NL8402764A - Schakeling voor het opwekken van een substraatvoorspanning. - Google Patents
Schakeling voor het opwekken van een substraatvoorspanning. Download PDFInfo
- Publication number
- NL8402764A NL8402764A NL8402764A NL8402764A NL8402764A NL 8402764 A NL8402764 A NL 8402764A NL 8402764 A NL8402764 A NL 8402764A NL 8402764 A NL8402764 A NL 8402764A NL 8402764 A NL8402764 A NL 8402764A
- Authority
- NL
- Netherlands
- Prior art keywords
- control
- circuit
- capacitance
- transistor
- electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
to i PHN 11.140 1 N.V. Philips1 Gloeilampenfabrieken te Eindhoven.
Schakeling voor het opwekken van een substxaatvcorspanning.
De uitvinding heeft betrekking op een schakeling voer het opwekken van een voorspanning voor een verdere op een halfgeleidersubr-straat geïntegreerde schakeling, waarbij de eerstgenoende schakeling een oscillator voor het opwekken van stuurpulsen en ten minste een 5 ladingsponp bevat, waaraan van de stuurpulsen afgeleide elektrische pulsen worden toegevoerd, welke ladingspanp een serieschakeling van een capaciteit en een diode bevat, waarbij de elektrische pulsen aan een eerste elektrode van de capaciteit worden toegevoerd, waarvan de tweede elektrode is verbonden net de bij de capaciteit beherende diode, waarbij 10 een uitgang van de ladingsponp naar het substraat is gevoerd en het verbindingspunt tussen de capaciteit en de diode van de ladingsponp via een geleidingskanaal van een schakeltransistor met geïsoleerde stuurêlektrode is verbonden met het massapunt voor de geïntegreerde schakeling, van welke schakeltransistor de stuurelektrode is verbonden 15 met een stuur schakeling, die de stuurpulsen ontvangt.
Een dergelijke schakeling is bekend uit het Amerikaanse octrooi-schrift 4.438.346. In de bekende schakeling is de stuurelektrode van de transistor , die het verbindingspunt tussen capaciteit en diode van de ladingsponp met het massapunt verbindt, verbonden met een knoop-20 punt tussen twee in serie staande als diode geschakelde transistoren, die het massapunt en een knooppunt waar de negatieve substraatspanning aanwezig is verbinden. De stuurelektrode ligt derhalve bij afwezigheid van stuurpulsen op een negatief potentiaal, zodat de transistor in sperrende toestand blijft indien de spanning op het verbindingspunt 25 in de ladingsponp tot meer dan de dreitpelspanning van die transistor beneden het massapotentiaal daalt. Met het voorgaande wordt tijdens een pompslag een efficiënte benutting van de in de capaciteit opgeslagen lading bereikt. Echter om de capaciteit qp te kunnen laden, dient de transistor geleidend gemaakt te worden. Hiervoor zijn in de genoemde 30 schakeling stuurpulsen nodig, die via een condensator aan de elektrode van de transistor worden toegevoerd en die boven die voedingsspanning uitstijgen ten einde de negatief voorgespannen transistor in geleiding te brengen. Voor het opwekken van der gelijke stuurpulsen is een relatief 8402764 Λ >* ΡΗΝ 11.140 2 gecompliceerde stuurschakeling nodig/ waarin met bootstraptechnieken de gewenste spanningsniveaus van de stuurpulsen zijn op te wekken.
In bet genoemde Amerikaanse octrooischrift zijn echter ook maatregelen aangegeven, waardoor deze door de relatief gecompliceerde 5 stuurschakeling opgewekte stuurpulsen niet meer nodig zijn. De stuur*-elektrode van de schakel transistor wordt naar het massapunt met bet verbindingspunt tussen capaciteit en diode van de ladingspoitp verbonden. Deze op zich bekende schakeling beeft echter bet nadeel dat de capaciteit tot maximaal VDD - 2^7^ wordt opgeladen (VDD is de voedingsspanning en 10 is de drempelspanning van de veideffect transistoren, de capaciteit wordt meestal gevormd door de hoofdelektroden van een veideffect transistor te verbinden). Echter zal nu bij een lage voedingsspanning de ladimgspatp weinig lading kunnen pompen (of zelf helemaal geen als VDD^ 2VTH^* 15 De uitvinding heeft tot doel om in een schakeling voor het opwekken van een substraatvoorspanning te voorzien, waarbij geen ingewikkelde stuurschakeling nodig is voor bet opwekken van stuurpulsen met relatief (bijvoorbeeld groter dan de voedingsspanning) hoge amplitude en waarbij ook bij relatief geringe voedingsspanning (bijvoor-20 beeld iets hoger dan 217^) toch een efficient werkende laïingspcmp is gerealiseerd.
De uitvinding heeft daartoe tot kenmerk, dat de schakeltransis- tor in serie staat met ten minste een verdere schakeltransistor, waarvan de geïsoleerde stuurelektrode de elektrische pulsen voor de ladingspomp 25 ontvangt, waarbij de stuurpulsen via de stuurschakeling geïnverteerd aan de stuurelektrode van de eerst, genoemde schakeltransistor worden toegevoerd, welke stuurschakeling de stuurelektrode van de eerstgenoemde schakeltransistor met diens hoofdelektrode (source) verbindt bij het toevoeren van een stuurpuls aan de stuurschakeling. Bij de schakeling 30 volgens de uitvinding wordt de- capaciteit van de ladingspomp opgeladen tot VDD - , hetgeen vooral bij een relatief lage voedingsspanning (grootte bijvoorbeeld 2 a 3 V^p) van voordeel is. Daarbij kan tijdens de pompslag van de ladingspomp een spanning tot gelijk aan -2V—J worden in opgewekt, daar twee gedurende de pompslag als diode geschakelde tran-35 sistoren in serie zijn gezet.
De uitvinding zal worden toegelicht aan de hand van een in tekening weergegeven voorbeeld, in welke tekening : figuur 1 een voorkeursuitvoeringsvorm van een 8402764 ΡΗΝ 11.140 3 *· η t schakeling volgens de uitvinding toont, en figuur 2 een verdere uitvoeringsvorm van een schakeling volgens de uitvinding toont.
Een schakeling voor het opwekken van een substraatvoorspanning, 5 zoals die in de figuur is weergegeven, bevat een oscillator 10 voor het opwekken van stuurpulsen, een eerste en een tweede ladingspamp _1 respectievelijk 2 en een stuurschakeling 3_. De oscillator 10 is een ringoscillator en bevat een zevental op zich bekende inverterende ver-sterkertrappen 10a, b, c, d, e, f en g, die elk uit twee complementaire veldeffect transistoren bestaan. De uitgang van de versterkertrap a is verbonden met een eerste elektrode van een capaciteit Cl van de eerste ladingspanp lr die verder een als diode geschakelde veldeffect transistor Nl bevat, waarvan de stuurelektrode (gate) met een hoofdelektrode (drain) en met een uitgang A is verbonden. De uitgang A van de schakeling, is 15 verbonden met het substraat (niet weergegeven), waarop een verdere geïntegreerde schakeling is aangebracht, waarvoor de op de uitgang A opgewekte negatieve substraatvoorspanning νβΒ wordt opgewekt. Het verbindingspunt B tussen de capaciteit Cl en de transistor Nl is verbonden met de uitgang van ladingspcmp 2, die een capaciteit C2 en een tran-20 sistor N2 bevat. De transistor N2 is op bekende wijze als diode geschakeld en de. capaciteit C2 ontvangt elektrische pulsen, die op de uitgang van versterker 10b worden opgewekt. De capaciteit Cl en C2 ontvangen derhalve (stuur-) pulsen, die nagenoeg in tegenfase met elkaar zijn.
Het verbindingspunt C tussen de capaciteit C2 en de transistor 25 N2 is via twee in serie geschakelde transistoren N3 en N4 met het massapunt M verbonden. Een bron elektrode (source) van de transistor N4 is met het massapunt M en de stuurelektrode (gate) is met de uitgang van versterker 10b verbonden. Een hoofdelektrode (drain) van de transistor N3 met het verbindingspunt C verbonden, waarbij de bron-3Q elektrode (source) van transistor N3 evenals de hoofdelektrode ..(drain) van de transistor N4 met een verbindingspunt D is verbonden. De stuurelektrode van de transistor N3 is met de uitgang van de stuurschakeling 3_, die een inverterende versterker van twee complementaire transistoren PI en N5 bevat, verbonden, waarvan de ingang met de uitgang van verster-35 ker 10a is verbonden. De bronelektrode (source) van de transistor PI is verbonden mat de voedingsspanning VBD, terwijl de bronelektrode (source) van de transistor N5 met het knooppunt D is verbonden.
De werkwijze van de in tekening weergegeven schakeling is als 8402754 i *- · < É PHN 11.140 4 volgt. Is. er op de uitgang van de. versterker 10a op een nul niveau (laag potentiaal), dan zullen de uitgang van, de stuurschakeling 3 en de uitgang van de versterker 10b een hoog potentiaal (net beneden V^) voeren.
De transistor N3 zal door het hoge potentiaal op diens stuurelektrode 5 geleidend zijn evenals de transistor N4, die op diens stuurelektrode het hoge uitgangspotentiaal van de versterker 10b ontvangt. Daar de transistoren N3 en N4 geleidend zijn zal de capaciteit C2 worden opgeladen. De capaciteit C2 is (evenals de capaciteit C1) op bekende wijze gevormd uit een veldeffect transistor waarvan de hoofdelektroden net elkaar 10 zijn verbonden. Tijdens het qpladen van capaciteit C2 wordt op de capaciteit C2 een lading Q opgeslagen Q = . (V^D - V^), waarbij C2 de grootte van de capaciteit C2 is, VDD de voedingsspanning is en de drempelspanning van de als capaciteit C2 geschakelde transistor is. De stuurelektroden van de als capaciteit C1 en C2 gebruikte transistoren 15 zijn bij voorkeur zoals weergegeven net de bijbehorende diode N2 respectievelijk N1 verbonden. Bij voorkeur is de capaciteit C2 (en C1) gevormd uit een P-kanaal transistor, waarbij bij de in tekening weergegeven wijze . van verbinden de parasitaire capaciteiten (die immers altijd aanwezig zijn) met de uitgang van de versterker 10b (respectievelijk 10a) en 20 derhalve niet met de verbindingspunten C (en B) en dus de ladingspomp 2 (en 2) niet belasten, hetgeen zeer nadelig zou zijn.
De oplaadperiode voor capaciteit C2 eindigt, zodra het uitgangsniveau van versterker 10a van een laag potentiaal toeneemt naar een hoog potentiaal. De transistor P1 respectievelijk N5 van stuur-25 schakeling 3, zal gaan sperren respectievelijk geleiden, waardoor de stuurelektrode van transistor N3 met diens bronelektrode (source) wordt doorverbonden, nadat, de stuurelektrode van de voedingsspanning is losgekoppeld. De ratio van de transistor P1 en N5 is zodanig gekozen (bijvoorbeeld.2,5/10 respectievelijk 2/2), dat eerst de stuurelektrode 30 van transistor N3 met de bronelektrode ervan wordt verbonden, voordat de pompslag van ladingspomp 2 begint. Het uitgangsniveau van versterker 10b zal van een hoog potentiaal afnemen naar een laag potentiaal en zal derhalve de stuurelektrode van transistor N4 als het ware met het massapunt M verbinden. Het knooppunt C van de ladingspomp 2 is nu via 35 twee als diode geschakelde transistoren N3 en N4 net het massapunt M verbonden. Tijdens de pompslag, die plaatsvindt als het potentiaal op de uitgang van versterker 10b van hoog naar laag daalt, zal het potentiaal op het verbindingspunt C tot beneden het massa potentiaal 8402764 ƒ PHN 11.140 5 (van het massapunt M) dalen, totdat de twee in serie staande diodes N3 en N4 gaan geleiden. De negatieve potentiaal cp het veribndingspunt C wordt daardoor tot begrensd, waarbij de drempelspanning van de N-kanaal transistoren N3 en N4 is. De ladingspampen 1_ en 2 5 wsrken verder cp een qp zich bekende wijze sarren en kunnen bij een voedingsspanning VppCi 2V een substraatvoorspanning van -2V opwekken.
In figuur 2 is een verdere uitvoeringsvorm van een schakeling volgens de uitvinding weergegeven, die met uitzondering van een deel-schakeling 3f geheel met de schakeling volgens figuur 1 overeenkomt.
10 Derhalve zijn in de figuren 1 en 2 voor overeenstemmende componenten dezelfde verwijzingscijfers gebruikt. In figuur 2 is tussen de schakeltransistoren N3 en N4 een extra schakeltransistor N3' aangebracht, die op dezelfde wijze als transistor N3 wordt gestuurd. Tijdens de qplaadperiode van capaciteit C2 zal de schakeltransistor N3' evenals 15 N3 en N4 geleidend zijn : de uitgang van versterker 10a voert een laag potentiaal, waardoor de stuurelektroden van de schakeltransistoren N3 en N3* via de P-kanaal transistor PI respectievelijk Pi' met de voedingsspanning Vpp zijn verbonden. Gaat de uitgang van versterker 10a van een laag naar een hoog niveau dan zullen de transistoren P1 en P11 20 gaan sperren en de transistoren N5 en N5' gaan geleiden. Het voorgaande heeft tot gevolg dat de stuurelektroden van de schakeltransistoren N3 en N3’ met de broneléktrode ervan wordt verbonden, zodat het verbindingspunt C via drie als diode geschakelde transistoren N3 en N3' en N4 met het massapunt M is verbonden. Het resultaat van. het toevoegen van de 25 deelschakeling 3’ is, dat bij de panpslag het potentiaal op verbindingspunt C tot -3 Yjjj beneden bet massapunt potentiaal (M) kan dalen. Het toevoegen van een dergelijke deelschakeling (of twee, drie etc.) heeft pas zin indien de voedingsspanning VDD zodanig is, dat | VDDJ·^ 3 j (4 of 5 VVg etc.), waarbij VDQ de voedingsspanning is en 30 3 ( 4 5 V^) de (maximale) negatieve spanning van punt C is waarbij de drie (vier, vijf, etc.) in serie staande, als diode geschakelde transistoren (N3, N4, ^,^311, N3'') tijdens de pompslag zullen gaan· geleiden.
Een schakeling voor het oprekken van een substraatvoorspanning 35 volgens de uitvinding wordt bij voorkeur toegepast bij een qp een
halfgeleidersubstraat geïntegreerde schakeling, die ten minste gedeeltelijk in een N-rell qp een P type halfgeleidersubstraat is gerealiseerd, welke schakeling ook bij een lage voedingsspanning van bijvoorbeeld 2V
8402764 « Λ.
* * j ! ΡΗΝ 11.140 6 moet blijven functioneren. Vooral bij geïntegreerde statische geheugen-schakelingen, waarin geheugencellen met hoogohmige weerstanden en met N-kanaal transistoren aanwezig zijn, is de toepassing van de schakeling volgens de uitvinding van voordeel, daar daardoor de informatieinhoud 5 van de betreffende geheugencel len niet wordt verstoord door ingangssignalen, die behept zijn met ongewenste negatieve spanningspieken (bijvoorbeeld tot -1 a -1,5V) zoals die bij TTL schakelingen optreden, die een ladingsinjektie in de N-well veroorzaken.
10 15 20 25 30 35 8402764
Claims (9)
1 A PHN 11.140 8 elektrode van de eerstgenoemde schakeltransistor en anderzijds met een voedingsspanningsklem, waarbij de stuurelektroden van de P-kanaal en N-kanaal transistor van de inverterendè versterker zijn verbonden met een eerste uitgang van de oscillator, die een ringoscillator is, welke 5 uit een oneven aantal inverterende versterkers die net complementaire transistoren met geïsoleerde stuurelektrode zijn opgebouwd, is gevormd, waarbij de elektrische pulsen door invertering van de stuurpulsen door een enkele complementaire versterker worden gevormd.
1. Schakeling voor het opwekken van een voorspanning voor een verdere op een halgeleidersubstraat geïntegreerde schakeling, waarbij de eerstgenoemde schakeling een oscillator voor het opwekken van stuur-pulsen en ten minste een ladingspamp bevat, waaraan van de stuurpulsen g afgeleide elektrische pulsen worden toegevoerd, welke ladingspamp een serieschakeling van een capaciteit en een diode bevat, waarbij de electrische pulsen aan een eerste elektrode van de capaciteit worden toegevoerd, waarvan de tweede elektrode is verbonden met de bij de capaciteit behorende diode waarbij een uitgang van de ladingspcmp naar 10 het substraat is gevoerd, het verbindingspunt tussen de capaciteit en de diode van de ladingspcmp via een geleidingskanaal van een schakel-transistor met geïsoleerde stuurelektrode is verbonden met het massapunt voor de geïntegreerde schakeling, van welke schakeltransistor de stuurelektrode is verbanden met een stuurschakeling, die de stuurpulsen 15 ontvangt, met het kenmerk, dat de schakeltransistor in serie staat met ten minste een verdere schakeltransistor, waarvan de geïsoleerde stuurelektrode de elektrische pulsen voor de ladingspcmp ontvangt, waarbij de stuurpulsen via de stuurschakeling geïnverteerd aan de stuurelektroden van de eerstgenoemde schakeltransistor worden toegevoerd, welke stuur-20 schakeling de stuurelektrode van de eerstgenoemde schakeltransistor met diens hoofdelektrode (source) verbindt bij het toevoeren van een stuurpuls aan de stuurschakeling.
2. Schakeling volgens conclusie 1, met het kenmerk, dat de capaciteit wordt gevormd door een transistor met geïsoleerde stuurelektrode, 25 die met de diode is verbonden, waarbij aan de met elkaar verbonden hoofdelektroden de pulsen worden toegevoerd.
3. Schakeling volgens conclusie 2, met het kenmerk, dat de capaciteit wordt gevormd door een transistor van het P-geleidingstype.
4. Schakeling volgens conclusie 1, 2 of 3, met het kenmerk, dat 30 de diode door een als diode geschakelde transistor is gevormd, en evenals de eerstgenoemde en verdere schakeltransistor van het N-gelei-dingstype zijn, waarbij de stuurschakeling een inverterende versterker is, waarbij een geleidingskanaal van een uitgangstrans is tor van het N-geleidingstype van de versterker de stuurelektrode met de hoofdelektrode i 35 van de eerstgenoemde schakeltransistor verbindt.
5. Schakeling volgens conclusie 4, met het kenmerk, dat de inverterende versterker verder een transistor van het P-geleidingstype bevat, waarvan het geleidingskanaal enerzijds verbonden is met de stuur- 8402764
6. Schakeling volgens een der voorgaande conclusies, met het IQ kenmerk, dat in een verdere ladlngsporp is voorzien, die een serie schakeling van een capaciteit en een diode bevat, waarvan het verbindingspunt tussen de diode en capaciteit is verbonden met de uitgang van de eerstgenoemde ladingspcmp, waarbij aan de capaciteit de stuurpulsen worden toegevoerd en de uitgang van de verdere ladingspcmp met 15 het substraat is verbonden.
7. Geïntegreerde schakeling op een halfgeleidersubstraat voorzien van een schakeling voor het opwekken van een substraatvoorspanning volgens een der voorgaande conclusies.
8. Geïntegreerde schakeling volgens conclusie 7, met het kenmerk, 2Q dat ten minste een deel van de schakeling is gerealiseerd in een N-type well (of N-type pocket) op een P-type halfgeleidersubstraat.
9. Geïntegreerde schakeling volgens conclusie 8, met het kenmerk, dat de geïntegreerde schakeling geheugencel len met laagohmige weerstanden en met transistoren van het N-kanaalgeleidingstype bevat. 25 * 30 35 8402764
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8402764A NL8402764A (nl) | 1984-09-11 | 1984-09-11 | Schakeling voor het opwekken van een substraatvoorspanning. |
US06/772,790 US4705966A (en) | 1984-09-11 | 1985-09-05 | Circuit for generating a substrate bias |
CA000490031A CA1232953A (en) | 1984-09-11 | 1985-09-05 | Circuit for generating a substrate bias |
EP85201406A EP0174694B1 (en) | 1984-09-11 | 1985-09-06 | Circuit for generating a substrate bias |
DE8585201406T DE3568648D1 (en) | 1984-09-11 | 1985-09-06 | Circuit for generating a substrate bias |
IE2213/85A IE57080B1 (en) | 1984-09-11 | 1985-09-09 | Circuit for generating a substrate bias |
JP60199618A JPH083765B2 (ja) | 1984-09-11 | 1985-09-11 | 基板バイアス発生回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8402764 | 1984-09-11 | ||
NL8402764A NL8402764A (nl) | 1984-09-11 | 1984-09-11 | Schakeling voor het opwekken van een substraatvoorspanning. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8402764A true NL8402764A (nl) | 1986-04-01 |
Family
ID=19844441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8402764A NL8402764A (nl) | 1984-09-11 | 1984-09-11 | Schakeling voor het opwekken van een substraatvoorspanning. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4705966A (nl) |
EP (1) | EP0174694B1 (nl) |
JP (1) | JPH083765B2 (nl) |
CA (1) | CA1232953A (nl) |
DE (1) | DE3568648D1 (nl) |
IE (1) | IE57080B1 (nl) |
NL (1) | NL8402764A (nl) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0217065B1 (de) * | 1985-08-26 | 1991-09-18 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator |
KR960012249B1 (ko) * | 1987-01-12 | 1996-09-18 | 지멘스 악티엔게젤샤프트 | 래치업 방지회로를 가진 cmos 집적회로장치 |
JPS63279491A (ja) * | 1987-05-12 | 1988-11-16 | Mitsubishi Electric Corp | 半導体ダイナミツクram |
FR2616602B1 (fr) * | 1987-06-12 | 1989-10-13 | Thomson Semiconducteurs | Circuit de remise sous tension pour circuit integre en technologie mos |
JP2501590B2 (ja) * | 1987-07-29 | 1996-05-29 | 沖電気工業株式会社 | 半導体装置の駆動回路 |
JPH0783254B2 (ja) * | 1989-03-22 | 1995-09-06 | 株式会社東芝 | 半導体集積回路 |
JP2645142B2 (ja) * | 1989-06-19 | 1997-08-25 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
JP2704459B2 (ja) * | 1989-10-21 | 1998-01-26 | 松下電子工業株式会社 | 半導体集積回路装置 |
JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
US5117125A (en) * | 1990-11-19 | 1992-05-26 | National Semiconductor Corp. | Logic level control for impact ionization sensitive processes |
JP2575956B2 (ja) * | 1991-01-29 | 1997-01-29 | 株式会社東芝 | 基板バイアス回路 |
JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
DE4130191C2 (de) * | 1991-09-30 | 1993-10-21 | Samsung Electronics Co Ltd | Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung |
JP2937591B2 (ja) * | 1991-12-09 | 1999-08-23 | 沖電気工業株式会社 | 基板バイアス発生回路 |
US5182529A (en) * | 1992-03-06 | 1993-01-26 | Micron Technology, Inc. | Zero crossing-current ring oscillator for substrate charge pump |
DE4221575C2 (de) * | 1992-07-01 | 1995-02-09 | Ibm | Integrierter CMOS-Halbleiterschaltkreis und Datenverarbeitungssystem mit integriertem CMOS-Halbleiterschaltkreis |
US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
US5461591A (en) * | 1993-12-02 | 1995-10-24 | Goldstar Electron Co., Ltd. | Voltage generator for semiconductor memory device |
US5528193A (en) * | 1994-11-21 | 1996-06-18 | National Semiconductor Corporation | Circuit for generating accurate voltage levels below substrate voltage |
US5874849A (en) * | 1996-07-19 | 1999-02-23 | Texas Instruments Incorporated | Low voltage, high current pump for flash memory |
US6064250A (en) | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4229667A (en) * | 1978-08-23 | 1980-10-21 | Rockwell International Corporation | Voltage boosting substrate bias generator |
JPS6038028B2 (ja) * | 1979-07-23 | 1985-08-29 | 三菱電機株式会社 | 基板電位発生装置 |
US4336466A (en) * | 1980-06-30 | 1982-06-22 | Inmos Corporation | Substrate bias generator |
JPS583328A (ja) * | 1981-06-29 | 1983-01-10 | Fujitsu Ltd | 基板電圧発生回路 |
JPS5840631A (ja) * | 1981-09-04 | 1983-03-09 | Hitachi Ltd | 電圧発生回路 |
US4438346A (en) * | 1981-10-15 | 1984-03-20 | Advanced Micro Devices, Inc. | Regulated substrate bias generator for random access memory |
US4585954A (en) * | 1983-07-08 | 1986-04-29 | Texas Instruments Incorporated | Substrate bias generator for dynamic RAM having variable pump current level |
-
1984
- 1984-09-11 NL NL8402764A patent/NL8402764A/nl not_active Application Discontinuation
-
1985
- 1985-09-05 CA CA000490031A patent/CA1232953A/en not_active Expired
- 1985-09-05 US US06/772,790 patent/US4705966A/en not_active Expired - Fee Related
- 1985-09-06 EP EP85201406A patent/EP0174694B1/en not_active Expired
- 1985-09-06 DE DE8585201406T patent/DE3568648D1/de not_active Expired
- 1985-09-09 IE IE2213/85A patent/IE57080B1/en not_active IP Right Cessation
- 1985-09-11 JP JP60199618A patent/JPH083765B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0174694B1 (en) | 1989-03-08 |
CA1232953A (en) | 1988-02-16 |
DE3568648D1 (en) | 1989-04-13 |
US4705966A (en) | 1987-11-10 |
JPH083765B2 (ja) | 1996-01-17 |
IE852213L (en) | 1986-03-11 |
JPS6171658A (ja) | 1986-04-12 |
EP0174694A1 (en) | 1986-03-19 |
IE57080B1 (en) | 1992-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8402764A (nl) | Schakeling voor het opwekken van een substraatvoorspanning. | |
US6819162B2 (en) | Charge pump for negative voltages | |
US5280420A (en) | Charge pump which operates on a low voltage power supply | |
JP2718375B2 (ja) | チャージポンプ回路 | |
KR950002726B1 (ko) | 기판전압 발생기의 전하 펌프 회로 | |
US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
US6445243B2 (en) | Charge-pump circuit and control method thereof | |
JPS60107857A (ja) | 集積回路チツプにおける電圧発生回路 | |
NL8702734A (nl) | Spanningsvermenigvuldigschakeling en gelijkrichtelement. | |
JPH01815A (ja) | Bifet論理回路 | |
EP0949750A2 (en) | Charge pump type booster circuit | |
US5930129A (en) | Power on reset circuit | |
EP0451870B1 (en) | Reference voltage generating circuit | |
JPH0830994B2 (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
US6297690B1 (en) | Booster circuit | |
JPH099612A (ja) | チャージポンプ形負電圧発生回路 | |
US5604671A (en) | Charge pump circuit for boosting voltage | |
US6992522B2 (en) | Negative voltage boosting circuit | |
NL8400523A (nl) | Geintegreerde logische bufferschakeling. | |
KR100745857B1 (ko) | 전자 회로 | |
US5563548A (en) | Output voltage controlling circuit in a negative charge pump | |
JPS60109269A (ja) | 集積回路チツプにおける発振器 | |
EP0380095A2 (en) | Logic circuit | |
US5341035A (en) | Substrate potential generator | |
US6791395B2 (en) | Boost circuit for providing constant pump voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |