JPH06196451A - 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 - Google Patents
非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法Info
- Publication number
- JPH06196451A JPH06196451A JP4343798A JP34379892A JPH06196451A JP H06196451 A JPH06196451 A JP H06196451A JP 4343798 A JP4343798 A JP 4343798A JP 34379892 A JP34379892 A JP 34379892A JP H06196451 A JPH06196451 A JP H06196451A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- dry etching
- etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】非晶質シリコン薄膜トランジスタ(a−Si・
TFT)におけるプラズマCVD法で成膜したa−Si
膜4をアイランド状に形成するエッチング工程におい
て、F,Cl原子を含むハロゲンガスと2〜20容量%の
範囲で添加したO2を混合したガスのプラズマ中でドラ
イエッチングを行った。 【効果】本発明により、a−Si膜4のテーパ角を30
〜60度の範囲の傾斜状に加工でき、a−Si膜4を乗
り越えるTFTのソース・ドレイン電極,ドレインバス
ラインの断線および高抵抗化による不良を減らし、a−
Si・TFTマトリクス基板の歩留りを向上させる。
TFT)におけるプラズマCVD法で成膜したa−Si
膜4をアイランド状に形成するエッチング工程におい
て、F,Cl原子を含むハロゲンガスと2〜20容量%の
範囲で添加したO2を混合したガスのプラズマ中でドラ
イエッチングを行った。 【効果】本発明により、a−Si膜4のテーパ角を30
〜60度の範囲の傾斜状に加工でき、a−Si膜4を乗
り越えるTFTのソース・ドレイン電極,ドレインバス
ラインの断線および高抵抗化による不良を減らし、a−
Si・TFTマトリクス基板の歩留りを向上させる。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示装置等のスイ
ッチング素子に搭載される薄膜トランジスタ(Thin-Fil
m Transistor,以下TFTと記す)の半導体活性層に用
いる非晶質シリコン(Amorphous Silicon,以下a−S
iと記す)のドライエッチング方法に関する。
ッチング素子に搭載される薄膜トランジスタ(Thin-Fil
m Transistor,以下TFTと記す)の半導体活性層に用
いる非晶質シリコン(Amorphous Silicon,以下a−S
iと記す)のドライエッチング方法に関する。
【0002】
【従来の技術】a−Siは比較的低温で成膜できること
から、安価なガラス基板上への膜形成が可能であり、液
晶表示装置等に用いられるTFT等の半導体装置の半導
体層として用いられている。
から、安価なガラス基板上への膜形成が可能であり、液
晶表示装置等に用いられるTFT等の半導体装置の半導
体層として用いられている。
【0003】以下、a−Siを用いたTFT(以下、a
−Si・TFTと記す)の一般的な構造を述べる。
−Si・TFTと記す)の一般的な構造を述べる。
【0004】図2に一般的なa−Si・TFTの断面図
を示す。1はガラス基板等の絶縁性基板、2はゲート電
極(例えばCr膜)、3はゲート絶縁層(例えば窒化シ
リコン膜、Silicon Nitride,以下SiN膜と記す)、
4は半導体層(a−Si膜)、5は半導体層と上部金属
電極(Al)とのオーミックコンタクトを得るためのリ
ンをドーピングしたn形a−Si膜、6はソース電極
(例えばAl膜)、7はドレイン電極(例えばAl膜)、
8は表示画素電極(例えばインジウムと錫の酸化膜、In
dium Tin Oxide,以下ITO膜と記す)をそれぞれ示
す。
を示す。1はガラス基板等の絶縁性基板、2はゲート電
極(例えばCr膜)、3はゲート絶縁層(例えば窒化シ
リコン膜、Silicon Nitride,以下SiN膜と記す)、
4は半導体層(a−Si膜)、5は半導体層と上部金属
電極(Al)とのオーミックコンタクトを得るためのリ
ンをドーピングしたn形a−Si膜、6はソース電極
(例えばAl膜)、7はドレイン電極(例えばAl膜)、
8は表示画素電極(例えばインジウムと錫の酸化膜、In
dium Tin Oxide,以下ITO膜と記す)をそれぞれ示
す。
【0005】図2で示したゲート絶縁層SiN膜3、半
導体層a−Si膜4、オーミックコンタクト層n形a−
Si膜5は、プラズマCVD(Chemical Vapor Deposit
ion)法により連続成膜し、通常のホトリソグラフィ工
程とドライエッチング工程により、SiN膜3上のa−
Si膜4とn形a−Si膜5をアイランド状に素子分離
する。このときのドライエッチング工程には、特開平1
−32627号に示されているようにエッチングガスと
してSF6とCCl4の混合ガスを用いる方法が知られて
いる。
導体層a−Si膜4、オーミックコンタクト層n形a−
Si膜5は、プラズマCVD(Chemical Vapor Deposit
ion)法により連続成膜し、通常のホトリソグラフィ工
程とドライエッチング工程により、SiN膜3上のa−
Si膜4とn形a−Si膜5をアイランド状に素子分離
する。このときのドライエッチング工程には、特開平1
−32627号に示されているようにエッチングガスと
してSF6とCCl4の混合ガスを用いる方法が知られて
いる。
【0006】
【発明が解決しようとする課題】上記従来技術であるS
F6とCCl4の混合ガスを用いたドライエッチングで
は、半導体層a−Si膜4(n形a−Si膜5を含む)
をアイランド状に形成したとき、その加工断面であるa
−Si膜のテーパ角は75〜85度と急峻になり、その
後アイランド状に形成された半導体層a−Si膜4の段
差を乗り越えるソース・ドレイン電極6,7と、TFT
を平面上に多数個配列し大画面の表示装置に用いるTF
Tマトリクス基板を作製するとき各ドレイン電極7を接
続するドレインバスライン(ここでは図示していない)の
a−Si膜4段差へのカバレッジが十分ではなくなり、
断線および高抵抗化の原因となり、TFTマトリクス基
板の歩留りが低下するという問題があった。
F6とCCl4の混合ガスを用いたドライエッチングで
は、半導体層a−Si膜4(n形a−Si膜5を含む)
をアイランド状に形成したとき、その加工断面であるa
−Si膜のテーパ角は75〜85度と急峻になり、その
後アイランド状に形成された半導体層a−Si膜4の段
差を乗り越えるソース・ドレイン電極6,7と、TFT
を平面上に多数個配列し大画面の表示装置に用いるTF
Tマトリクス基板を作製するとき各ドレイン電極7を接
続するドレインバスライン(ここでは図示していない)の
a−Si膜4段差へのカバレッジが十分ではなくなり、
断線および高抵抗化の原因となり、TFTマトリクス基
板の歩留りが低下するという問題があった。
【0007】本発明の目的は、スパッタリング等で成膜
する配線材料の非晶質シリコンアイランドへのカバレッ
ジを良好とするために、ドライエッチング加工される非
晶質シリコン膜のエッチング断面形状を緩やかとし、T
FTのソース・ドレイン電極,ドレインバスラインの断
線および高抵抗化による不良を発生させない非晶質シリ
コンのドライエッチング方法を提供することにある。
する配線材料の非晶質シリコンアイランドへのカバレッ
ジを良好とするために、ドライエッチング加工される非
晶質シリコン膜のエッチング断面形状を緩やかとし、T
FTのソース・ドレイン電極,ドレインバスラインの断
線および高抵抗化による不良を発生させない非晶質シリ
コンのドライエッチング方法を提供することにある。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するために、TFTのa−Si膜4(n形a−Si膜
5を含む)をアイランド状に形成するドライエッチング
工程に、F,Cl原子を含む単一もしくは複数のハロゲン
ガスとO2を混合したガス、特にO2添加量を2〜20容
量%の範囲としたガスを用いてドライエッチングしたも
のである。
成するために、TFTのa−Si膜4(n形a−Si膜
5を含む)をアイランド状に形成するドライエッチング
工程に、F,Cl原子を含む単一もしくは複数のハロゲン
ガスとO2を混合したガス、特にO2添加量を2〜20容
量%の範囲としたガスを用いてドライエッチングしたも
のである。
【0009】
【作用】一般的にa−Si膜4をプラズマを用いたドラ
イエッチング法でエッチングする場合、エッチングガス
としてF,Clを含むハロゲン系のガスを用いる。この場
合Fラジカルはエッチング形態が等方性になる性質を有
する反応種(Si+4F→SiF4↑)として、Clは陽
イオンとなり異方性を生じやすい性質を有する反応種
(Si+4Cl→SiCl4↑)として働く。
イエッチング法でエッチングする場合、エッチングガス
としてF,Clを含むハロゲン系のガスを用いる。この場
合Fラジカルはエッチング形態が等方性になる性質を有
する反応種(Si+4F→SiF4↑)として、Clは陽
イオンとなり異方性を生じやすい性質を有する反応種
(Si+4Cl→SiCl4↑)として働く。
【0010】上記ハロゲン系のガスにO2を添加する
と、等方性の反応種であるFラジカルが増加する。ま
た、a−Si膜4を所望の形状および寸法にパターニン
グするためにマスクとして使用するレジストをアッシン
グする。
と、等方性の反応種であるFラジカルが増加する。ま
た、a−Si膜4を所望の形状および寸法にパターニン
グするためにマスクとして使用するレジストをアッシン
グする。
【0011】図3にO2添加によってアッシングされる
レジスト20の後退とa−Si膜4のエッチングの様子
を示す。a−Si膜4のエッチングとレジスト20の後
退が同時に行われ、a−Si膜4のテーパ角を30〜6
0度程度の緩やかな傾斜状に加工することができる。
レジスト20の後退とa−Si膜4のエッチングの様子
を示す。a−Si膜4のエッチングとレジスト20の後
退が同時に行われ、a−Si膜4のテーパ角を30〜6
0度程度の緩やかな傾斜状に加工することができる。
【0012】ここで、O2の添加量が重要である。図4
に単一もしくは複数のハロゲンガスへのO2の添加量と
a−Si膜のテーパ角の関係を示す。図4でθ1はa−
Siと下地膜SiNと接する部分のテーパ角、θ2はa
−Si最上層とa−Siとレジストの接する部分の接線
のテーパ角を示す。この結果O2の添加量は上記ハロゲ
ンガスに対し2〜20容量%の範囲が望ましい。
に単一もしくは複数のハロゲンガスへのO2の添加量と
a−Si膜のテーパ角の関係を示す。図4でθ1はa−
Siと下地膜SiNと接する部分のテーパ角、θ2はa
−Si最上層とa−Siとレジストの接する部分の接線
のテーパ角を示す。この結果O2の添加量は上記ハロゲ
ンガスに対し2〜20容量%の範囲が望ましい。
【0013】O2の添加量が2容量%未満であると等方
性の反応種であるFラジカルの増加効果とレジスト後退
の効果が小さくa−Si膜4のテーパ角は60度より大
きくなり、緩やかな傾斜に加工することはできない。
性の反応種であるFラジカルの増加効果とレジスト後退
の効果が小さくa−Si膜4のテーパ角は60度より大
きくなり、緩やかな傾斜に加工することはできない。
【0014】また、O2の添加量が20容量%を超える
と図5に示すようなアンダーカットが生じてしまい、a
−Si膜4を乗り越えるTFTのソース・ドレイン電
極,ドレインバスラインの断線および高抵抗化による不
良が発生する。
と図5に示すようなアンダーカットが生じてしまい、a
−Si膜4を乗り越えるTFTのソース・ドレイン電
極,ドレインバスラインの断線および高抵抗化による不
良が発生する。
【0015】
【実施例】以下、本発明の一実施例を図1から図2によ
り説明する。図1は本発明であるF,Cl原子を含む単一
もしくは複数のハロゲンガスとO2の混合ガスでのエッ
チングを行う平行平板型反応性イオンエッチング装置の
主要部を模式的に示した断面図である。
り説明する。図1は本発明であるF,Cl原子を含む単一
もしくは複数のハロゲンガスとO2の混合ガスでのエッ
チングを行う平行平板型反応性イオンエッチング装置の
主要部を模式的に示した断面図である。
【0016】図1において、10はエッチング室、11
はアノード電極、12は基板ステージとなるカソード電
極、13はエッチングガスの導入管、14はガス排気
口、15は高周波電源(13.56MHz)を示す。エ
ッチングガスはエッチング室10外部に設置したガス供
給系より流量調節器を通じてエッチング室に導入され
る。また、カソード電極12は試料の温度上昇を防止す
るために水冷する構造になっている。
はアノード電極、12は基板ステージとなるカソード電
極、13はエッチングガスの導入管、14はガス排気
口、15は高周波電源(13.56MHz)を示す。エ
ッチングガスはエッチング室10外部に設置したガス供
給系より流量調節器を通じてエッチング室に導入され
る。また、カソード電極12は試料の温度上昇を防止す
るために水冷する構造になっている。
【0017】本実施例で用いた混合ガスは、SF6:2
5sccm,CClF3:25sccm,O2:5sccmで、ガス圧
力は30Pa、電力密度は0.5W/cm2である。エッチ
ングはカソード電極12の上に基板16(TFTマトリ
クス基板)を設置し、混合ガスの高周波プラズマ中で実
施した。図6に上記の条件でエッチングした場合のa−
Si膜の加工断面を示す。このときのa−Si膜のテー
パ角は40度であった。
5sccm,CClF3:25sccm,O2:5sccmで、ガス圧
力は30Pa、電力密度は0.5W/cm2である。エッチ
ングはカソード電極12の上に基板16(TFTマトリ
クス基板)を設置し、混合ガスの高周波プラズマ中で実
施した。図6に上記の条件でエッチングした場合のa−
Si膜の加工断面を示す。このときのa−Si膜のテー
パ角は40度であった。
【0018】本発明のドライエッチング方法を用いて、
図2に示す構造のa−Si・TFTを平面上に多数個配
列し大画面の表示装置に用いるa−Si・TFTマトリ
クス基板を、以下の手順で作製した。
図2に示す構造のa−Si・TFTを平面上に多数個配
列し大画面の表示装置に用いるa−Si・TFTマトリ
クス基板を、以下の手順で作製した。
【0019】(1)ガラス基板1上に、スパッタリング
法によりCr膜を成膜し、通常のホトリソグラフィ工程
と硝酸第2セリウムアンモニウムの水溶液によるエッチ
ングによりゲート電極2を形成する。
法によりCr膜を成膜し、通常のホトリソグラフィ工程
と硝酸第2セリウムアンモニウムの水溶液によるエッチ
ングによりゲート電極2を形成する。
【0020】(2)プラズマCVD法によりゲート絶縁
層SiN膜3,半導体層a−Si膜4,オーミックコン
タクト層n形a−Si膜5を連続成膜し、通常のホトリ
ソグラフィ工程と本発明であるドライエッチング方法に
より、a−Si膜4(n形a−Si膜5を含む)をアイ
ランド状に素子分離する。
層SiN膜3,半導体層a−Si膜4,オーミックコン
タクト層n形a−Si膜5を連続成膜し、通常のホトリ
ソグラフィ工程と本発明であるドライエッチング方法に
より、a−Si膜4(n形a−Si膜5を含む)をアイ
ランド状に素子分離する。
【0021】(3)外部のドライバと接続するためのゲ
ート配線端子部(ここでは図示していない)上のSiN
膜3を通常のホトリソグラフィ工程とSF6を用いたド
ライエッチングにより除去する。
ート配線端子部(ここでは図示していない)上のSiN
膜3を通常のホトリソグラフィ工程とSF6を用いたド
ライエッチングにより除去する。
【0022】(4)スパッタリング法によりITO膜を
成膜し、通常のホトリソグラフィ工程と塩酸・硝酸・水
の混合液によるエッチングにより表示画素電極8を形成
する。
成膜し、通常のホトリソグラフィ工程と塩酸・硝酸・水
の混合液によるエッチングにより表示画素電極8を形成
する。
【0023】(5)スパッタリング法によりAl膜を成
膜し、通常のホトリソグラフィ工程とリン酸・酢酸・硝
酸・水の混合液によるエッチングによりソース電極6,
ドレイン電極7を形成する。
膜し、通常のホトリソグラフィ工程とリン酸・酢酸・硝
酸・水の混合液によるエッチングによりソース電極6,
ドレイン電極7を形成する。
【0024】(6)ソース電極6,ドレイン電極7をマ
スクにTFTチャネル上のn形a−Si膜をCClF3を
用いたドライエッチングにより除去する。
スクにTFTチャネル上のn形a−Si膜をCClF3を
用いたドライエッチングにより除去する。
【0025】このようにして、a−Si・TFTマトリ
クス基板を作製することにより、本実施例では(2)の
a−Si素子分離工程でa−Si膜4を緩やかなテーパ
状に加工することができた(図7にa−Si膜40とし
て図示)。
クス基板を作製することにより、本実施例では(2)の
a−Si素子分離工程でa−Si膜4を緩やかなテーパ
状に加工することができた(図7にa−Si膜40とし
て図示)。
【0026】よって、a−Si膜4を乗り越えるソース
・ドレイン電極,ドレインバスラインの断線および高抵
抗化による不良を減らすことができ、a−Si・TFT
マトリクス基板の歩留りを向上させることができた。
・ドレイン電極,ドレインバスラインの断線および高抵
抗化による不良を減らすことができ、a−Si・TFT
マトリクス基板の歩留りを向上させることができた。
【0027】
【発明の効果】本発明によれば、a−Si・TFTマト
リクス基板作製時のa−Si膜のドライエッチングにお
いて、a−Si膜を30〜60度の範囲のテーパ角で加
工でき、従来a−Si膜の加工断面が急峻であったため
に発生していたa−Si膜を乗り越えるTFTのソース
・ドレイン電極,ドレインバスラインの断線および高抵
抗化による不良を減らすことができ、a−Si・TFT
マトリクス基板の歩留りを向上させる効果がある。
リクス基板作製時のa−Si膜のドライエッチングにお
いて、a−Si膜を30〜60度の範囲のテーパ角で加
工でき、従来a−Si膜の加工断面が急峻であったため
に発生していたa−Si膜を乗り越えるTFTのソース
・ドレイン電極,ドレインバスラインの断線および高抵
抗化による不良を減らすことができ、a−Si・TFT
マトリクス基板の歩留りを向上させる効果がある。
【図1】本発明のドライエッチング方法に用いる装置の
模式説明図である。
模式説明図である。
【図2】a−Si・TFTの断面図である。
【図3】レジストをマスクとしてa−Si膜をエッチン
グした場合の、レジスト後退の効果を示す図である。
グした場合の、レジスト後退の効果を示す図である。
【図4】ハロゲンガスへのO2の添加量とa−Si膜の
テーパ角の関係図である。
テーパ角の関係図である。
【図5】O2添加量が20容量%を超えた場合のアンダ
ーカットが生じたa−Siの加工断面図である。
ーカットが生じたa−Siの加工断面図である。
【図6】本発明のドライエッチング方法を用いて加工し
たa−Siの断面図である。
たa−Siの断面図である。
【図7】本発明のドライエッチング方法を用いて作製し
たa−Si・TFTの断面図である。
たa−Si・TFTの断面図である。
3…ゲート絶縁層SiN膜、4…半導体層a−Si膜、
5…オーミックコンタクト層n形a−Si膜、6…ソー
ス電極、7…ドレイン電極、10…エッチング室、11
…アノード電極、12…カソード電極、16…基板(a
−Si・TFTマトリクス基板)、20…レジスト、4
0…テーパ状に加工された半導体層a−Si膜。
5…オーミックコンタクト層n形a−Si膜、6…ソー
ス電極、7…ドレイン電極、10…エッチング室、11
…アノード電極、12…カソード電極、16…基板(a
−Si・TFTマトリクス基板)、20…レジスト、4
0…テーパ状に加工された半導体層a−Si膜。
Claims (3)
- 【請求項1】非晶質シリコン膜を、F,Cl原子を含む単
一もしくは複数のハロゲンガスとO2を混合したガスの
プラズマ中でドライエッチングすることを特徴とする非
晶質シリコンのドライエッチング方法。 - 【請求項2】請求項1において、F,Cl原子を含む単一
もしくは複数のハロゲンガスに対しO2を前記ハロゲン
ガスの2〜20容量%の範囲で添加して前記非晶質シリ
コン膜のエッチング断面を30〜60度の範囲のテーパ
角をなす傾斜状に加工することを特徴とする非晶質シリ
コンのドライエッチング方法。 - 【請求項3】絶縁性基板の上に、ゲート電極,ゲート絶
縁層,半導体層,ソース・ドレイン電極と順次積層する
構造の薄膜トランジスタにおいて、ゲート絶縁層窒化シ
リコン膜上の半導体層非晶質シリコン膜のエッチング
に、請求項1又は請求項2のドライエッチング方法を用
いたことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4343798A JPH06196451A (ja) | 1992-12-24 | 1992-12-24 | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4343798A JPH06196451A (ja) | 1992-12-24 | 1992-12-24 | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06196451A true JPH06196451A (ja) | 1994-07-15 |
Family
ID=18364324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4343798A Pending JPH06196451A (ja) | 1992-12-24 | 1992-12-24 | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06196451A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5728608A (en) * | 1995-10-11 | 1998-03-17 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
US5871659A (en) * | 1995-06-19 | 1999-02-16 | Nippondenso Co., Ltd. | Dry etching process for semiconductor |
JP2007115779A (ja) * | 2005-10-18 | 2007-05-10 | Mitsubishi Electric Corp | 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板 |
JP2011187988A (ja) * | 2003-06-13 | 2011-09-22 | Sumitomo Precision Prod Co Ltd | シリコンエッチング方法及び装置並びにエッチングシリコン体 |
JP2012114399A (ja) * | 2010-11-05 | 2012-06-14 | Mitsubishi Electric Corp | 半導体装置及び表示装置 |
JP2015056549A (ja) * | 2013-09-12 | 2015-03-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
JP2017112384A (ja) * | 2008-10-24 | 2017-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1992
- 1992-12-24 JP JP4343798A patent/JPH06196451A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5871659A (en) * | 1995-06-19 | 1999-02-16 | Nippondenso Co., Ltd. | Dry etching process for semiconductor |
US5728608A (en) * | 1995-10-11 | 1998-03-17 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
US5895937A (en) * | 1995-10-11 | 1999-04-20 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
JP2011187988A (ja) * | 2003-06-13 | 2011-09-22 | Sumitomo Precision Prod Co Ltd | シリコンエッチング方法及び装置並びにエッチングシリコン体 |
JP2007115779A (ja) * | 2005-10-18 | 2007-05-10 | Mitsubishi Electric Corp | 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板 |
JP2017112384A (ja) * | 2008-10-24 | 2017-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2012114399A (ja) * | 2010-11-05 | 2012-06-14 | Mitsubishi Electric Corp | 半導体装置及び表示装置 |
JP2015056549A (ja) * | 2013-09-12 | 2015-03-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
JPH08321623A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH08228011A (ja) | 半導体装置およびその製造方法 | |
JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
JPH06196451A (ja) | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 | |
JPH05283427A (ja) | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 | |
JPH0764112A (ja) | 液晶表示装置とその製造方法 | |
JP3296551B2 (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
JPH07106583A (ja) | 薄膜トランジスタの製造方法 | |
JP2678903B2 (ja) | 半導体装置の製造方法 | |
KR100590918B1 (ko) | 액정표시소자의 제조방법 | |
JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS59167021A (ja) | 半導体装置の製造方法 | |
JPS6315472A (ja) | 薄膜トランジスタの製造方法 | |
JPH05160079A (ja) | 非晶質シリコンのドライエッチング方法 | |
JP2004103680A (ja) | コンタクトホールの形成方法及び液晶表示装置 | |
JP3415537B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH07263417A (ja) | 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 | |
JPH07218929A (ja) | 薄膜トランジスターのアレイ構造 | |
KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
JPH06267983A (ja) | 薄膜トランジスタ及びその製法 | |
JPH04311032A (ja) | 非晶質シリコンのドライエッチング方法 | |
JPH05198814A (ja) | 半導体装置及びその製造方法 | |
JP2513664B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
A977 | Report on retrieval |
Effective date: 20050526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050621 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20051018 Free format text: JAPANESE INTERMEDIATE CODE: A02 |