JPH061893B2 - Load switchgear protection circuit - Google Patents
Load switchgear protection circuitInfo
- Publication number
- JPH061893B2 JPH061893B2 JP61241255A JP24125586A JPH061893B2 JP H061893 B2 JPH061893 B2 JP H061893B2 JP 61241255 A JP61241255 A JP 61241255A JP 24125586 A JP24125586 A JP 24125586A JP H061893 B2 JPH061893 B2 JP H061893B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- voltage
- semiconductor switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば半導体スイッチング素子を用いた負
荷開閉装置の保護回路、特に過負荷電流に対する保護に
関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protection circuit for a load switching device using, for example, a semiconductor switching element, and more particularly to protection against overload current.
第５図は従来の負荷開閉装置を示す回路図であり、図に
おいて(1)は例えばマイコン等で構成された制御回路、
(2a)〜(2d)は例えばトランジスタからなる半導体スイッ
チング素子、(3a)〜(3d)は制御回路(1)と複数の半導体
スイッチング素子(2a)〜(2d)とを接続する信号線、(4a)
〜(4d)は各半導体スイッチング素子(2a)〜(2d)に接続さ
れた負荷である。(5)は各負荷(4a)〜(4d)に電力を供給
する電源、(6)は速断ヒューズ等が用いられている保護
素子である。なお、図においては半導体スイッチング素
子(2a)〜(2d)の入力制御抵抗等は省略して示す。FIG. 5 is a circuit diagram showing a conventional load switchgear, in which (1) is a control circuit composed of, for example, a microcomputer,
(2a) ~ (2d) is a semiconductor switching element composed of, for example, a transistor, (3a) ~ (3d) is a signal line connecting the control circuit (1) and a plurality of semiconductor switching elements (2a) ~ (2d), 4a)
Reference numerals (4d) to (4d) denote loads connected to the semiconductor switching elements (2a) to (2d). (5) is a power supply that supplies electric power to the loads (4a) to (4d), and (6) is a protection element using a fast-acting fuse or the like. In the figure, the input control resistors and the like of the semiconductor switching elements (2a) to (2d) are omitted.
次に、上記のように構成された従来の負荷開閉装置の動
作を説明する。まず、制御回路(1)で選択した作動すべ
き負荷例えば負荷(4a)に接続した半導体スイッチング素
子(2a)に制御回路(1)から信号線(3a)を介して高レベル
信号が送られ、半導体スイッチング素子(2a)をオンとし
て負荷(4a)に電源(5)から電力を供給する。次に負荷(4
a)に供給している電力を遮断する場合は、半導体スイッ
チング素子(2a)に制御回路(1)から送られている高レベ
ルの信号を低レベルの信号に変えて半導体スイッチング
素子(2a)をオフとする。Next, the operation of the conventional load switchgear configured as described above will be described. First, a high-level signal is sent from the control circuit (1) via the signal line (3a) to the semiconductor switching element (2a) connected to the load to be activated, for example, the load (4a) selected in the control circuit (1), The semiconductor switching element (2a) is turned on and power is supplied from the power supply (5) to the load (4a). Then load (4
To shut off the power supplied to a), change the high level signal sent from the control circuit (1) to the semiconductor switching element (2a) to a low level signal and turn the semiconductor switching element (2a) on. Turn off.
上記のように負荷(4a)に電力が供給されているときにな
んらかの原因で負荷(4a)が短絡すると回路に過電流が流
れるがこの過電流により保護素子(6)が溶断して半導体
スイッチング素子(2a)が破損することを防止する。As described above, when the load (4a) is short-circuited for some reason while power is being supplied to the load (4a), an overcurrent flows in the circuit, but this overcurrent causes the protection element (6) to melt and the semiconductor switching element. Prevent (2a) from being damaged.
従来の負荷開閉装置の保護回路は上記のように１個の保
護素子(6)で構成されているため同じ特性の半導体スイ
ッチング素子(2a)〜(2d)を用い、かつ同時に２個以上の
半導体スイッチング素子を動作させない場合は保護素子
(6)で各半導体スイッチング素子(2a)〜(2d)を保護する
ことができる。Since the protection circuit of the conventional load switching device is composed of one protection element (6) as described above, semiconductor switching elements (2a) to (2d) having the same characteristics are used, and two or more semiconductors are simultaneously used. Protective element when switching element is not operated
The semiconductor switching elements (2a) to (2d) can be protected by (6).
しかし、２個以上の半導体スイッチング素子を同時に動
作させるときは、保護素子(6)の電流容量としては動作
すべき２個以上の半導体スイッチング素子に各々流れる
電流の和以上のものを選択する必要があり、この電流容
量の保護素子(6)を使用した場合には１個の半導体スイ
ッチング素子使用時の保護がなされていないという問題
があった。However, when operating two or more semiconductor switching elements at the same time, it is necessary to select a current capacity of the protection element (6) that is more than the sum of the currents flowing in the two or more semiconductor switching elements to be operated. However, when the protection element (6) of this current capacity is used, there is a problem that protection is not performed when one semiconductor switching element is used.
この発明はかかる問題点を解決するためになされたもの
であり、１個の半導体スイッチング素子の保護および２
個以上の半導体スイッチング素子の保護をともに可能と
した負荷開閉装置の保護回路を得ることを目的とするも
のである。The present invention has been made to solve such a problem, and protects one semiconductor switching element and
An object of the present invention is to obtain a protection circuit for a load switching device which can protect at least one semiconductor switching element.
この発明に係る負荷開閉装置の保護回路は、複数個の負
荷と、各負荷にそれぞれ直列接続された複数個のスイッ
チング回路とを有する負荷開閉装置において、上記複数
個のスイッチング回路のオン・オフを制御する制御信号
を出力すると共に、該制御信号により決まる負荷電流に
応じてあらかじめ定められたデジタル基準データを出力
する制御手段と、上記複数個のスイッチング回路に流れ
る負荷電流を電圧に変換する電流電圧変換回路と、上記
制御手段が出力するデジタル基準データをアナログ基準
電圧に変換するデジタル・アナログ変換器と、上記電流
電圧変換回路で得た電圧と、上記デジタル・アナログ変
換器の出力する基準電圧とを比較し、両電圧の差分を増
幅する差動増幅器回路と、該差動増幅回路の出力により
負荷に流れる電流を制限する制限回路とを備えたもので
ある。A protection circuit for a load switchgear according to the present invention is a load switchgear having a plurality of loads and a plurality of switching circuits connected in series to each load, and turning on / off the plurality of switching circuits. Control means for outputting a control signal for controlling, and outputting digital reference data predetermined according to the load current determined by the control signal, and a current voltage for converting the load current flowing through the plurality of switching circuits into a voltage A conversion circuit, a digital-analog converter that converts the digital reference data output by the control means into an analog reference voltage, a voltage obtained by the current-voltage conversion circuit, and a reference voltage output by the digital-analog converter. And a differential amplifier circuit that amplifies the difference between the two voltages and the current that flows through the load due to the output of the differential amplifier circuit. It is obtained by a limiting circuit limits for.
この発明においては、複数個の負荷と、各負荷にそれぞ
れ直列接続された複数個のスイッチング回路とを有する
負荷開閉装置において、制御手段は、上記複数個のスイ
ッチング回路のオン・オフを制御する制御信号を出力す
ると共に、該制御信号により決まる負荷電流に応じてあ
らかじめ定められたデジタル基準データを出力する。電
流電圧変換回路は、上記複数個のスイッチング回路に流
れる負荷電流を電圧に変換する。デジタル・アナログ変
換器は、上記制御手段が出力するデジタル基準データを
アナログ基準電圧に変換する。差動増幅回路は、上記電
流電圧変換回路で得た電圧と、上記デジタル・アナログ
変換回路の出力する基準電圧とを比較し、両電圧の差分
を増幅する。制御回路は上記差動増幅回路の出力により
負荷に流れる電流を制限する。According to the present invention, in a load switchgear having a plurality of loads and a plurality of switching circuits respectively connected in series to the respective loads, the control means controls the on / off of the plurality of switching circuits. In addition to outputting the signal, it outputs digital reference data that is predetermined according to the load current determined by the control signal. The current-voltage conversion circuit converts the load current flowing through the plurality of switching circuits into a voltage. The digital-analog converter converts the digital reference data output by the control means into an analog reference voltage. The differential amplifier circuit compares the voltage obtained by the current-voltage conversion circuit with the reference voltage output by the digital-analog conversion circuit, and amplifies the difference between the two voltages. The control circuit limits the current flowing to the load by the output of the differential amplifier circuit.
第１図は、この発明の一実施例を示す回路図であり、図
において(1)，(2a)〜(2d)，(3a)〜(3d)，(4a)〜(4d)及
び(5)は上記第５図に示した従来例と全く同じものであ
る。(7)は電源(5)と負荷(4a)〜(4d)間に接続し、各負荷
(4a)〜(4d)に流れた負荷電流を制限する制御回路であ
り、制限回路(7)は例えばトランジスタ(8)、ベース抵抗
(9)及びトランジスタ(8)のベースにコレクタを接続した
トランジスタ(10)からなる。(11)は例えばトランジスタ
からなる半導体スイッチング素子(2a)〜(2d)を介して各
負荷(4a)〜(4d)に流れる負荷電流を電圧(Vn)に変換する
抵抗、(12)は制御回路(1)から出力される各負荷電流に
応じて定められた基準電圧のデイジタル信号をアナログ
信号(En)に変換するＤ／Ａコンバータ、(13)は各基準電
圧(En)と各負荷電流を抵抗(11)により変換した電圧(Vn)
とを比較し、両電圧の差分を増幅する差動増幅回路であ
る。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the drawing, (1), (2a) to (2d), (3a) to (3d), (4a) to (4d) and (5 ) Is exactly the same as the conventional example shown in FIG. (7) is connected between the power supply (5) and loads (4a) to (4d),
(4a) ~ (4d) is a control circuit for limiting the load current flowing, the limiting circuit (7) is, for example, a transistor (8), base resistance
(9) and a transistor (10) having a collector connected to the base of the transistor (8). (11) is a resistor for converting the load current flowing into each load (4a) to (4d) through the semiconductor switching elements (2a) to (2d) formed of transistors into voltage (Vn), and (12) is a control circuit A D / A converter that converts a digital signal of a reference voltage determined according to each load current output from (1) into an analog signal (En), and (13) converts each reference voltage (En) and each load current. Voltage (Vn) converted by resistance (11)
It is a differential amplifier circuit that compares the voltage and the voltage and amplifies the difference between both voltages.
上記のように構成した負荷開閉装置の保護回路の動作を
説明するにあたり、第１図に示した負荷(4a)〜(4d)は第
２図の動作チャートに示すように負荷(4a)が動作した一
定時間(T)後に負荷(4b)、負荷(4c)が動作し、その後負
荷(4d)が動作するものとし、各負荷(4a)〜(4d)に流れる
負荷電流及び各負荷電流に対応した基準電圧を第１表の
ように定める。In explaining the operation of the protection circuit of the load switchgear configured as described above, the loads (4a) to (4d) shown in FIG. 1 are operated by the load (4a) as shown in the operation chart of FIG. The load (4b) and the load (4c) operate after a certain time (T), and then the load (4d) operates, and the load current and the load current flowing through each load (4a) to (4d) are supported. The reference voltage is set as shown in Table 1.
また抵抗(11)は抵抗値をＲ(Ω)とし、各負荷電流に対応
した基準電圧(Ea)〜(Ed)の設定にあたっては各負荷抵抗
のバラツキ等を考慮し、負荷(4a)〜(4d)に流れる負荷電
流(Ia)〜(Id)と抵抗(11)の抵抗値Ｒの積に一定係数を乗
算して各負荷電流と抵抗値Ｒの積より若干大きな値とす
る。 The resistance value of the resistor (11) is R (Ω), and when setting the reference voltage (Ea) to (Ed) corresponding to each load current, the load (4a) to ( 4d) load currents (Ia) to (Id) and the resistance value R of the resistor (11) are multiplied by a constant coefficient to make the value a little larger than the product of each load current and the resistance value R.
上記条件のもとでこの発明の保護回路の動作を第３図に
示すフローチャートに基いて説明する。The operation of the protection circuit of the present invention under the above conditions will be described with reference to the flowchart shown in FIG.
まず、スタート信号が制御回路(1)に入力されると（ス
テップ３０）制御回路(1)から第１の半導体スイッチン
グ素子(2a)に信号線(3a)を介して“高”信号が送られ半
導体スイッチング素子(2a)を導通させ、電源(5)から制
御回路(7)を介して負荷(4a)に負荷電流(Ia)を流す。同
時にＤ／Ａコンバータ(12)から基準電圧を得るために必
要なデイジタル信号が制御回路(1)からＤ／Ａコンバー
タ(12)に入力される。Ｄ／Ａコンバータ(12)はデイジタ
ル信号をアナログ信号に変換して基準電圧(Ea)を差動増
幅回路(13)に出力する（ステップ３１）。First, when a start signal is input to the control circuit (1) (step 30), a "high" signal is sent from the control circuit (1) to the first semiconductor switching element (2a) via the signal line (3a). The semiconductor switching element (2a) is turned on, and the load current (Ia) is passed from the power supply (5) to the load (4a) via the control circuit (7). At the same time, a digital signal required to obtain the reference voltage from the D / A converter (12) is input from the control circuit (1) to the D / A converter (12). The D / A converter (12) converts the digital signal into an analog signal and outputs the reference voltage (Ea) to the differential amplifier circuit (13) (step 31).
次に差動増幅回路(13)において基準電圧(Ea)と、抵抗(1
1)で生じる負荷電流(Ia)による電圧降下Ｖａ＝ＩａＲと
を比較し、Ｖａ−Ｅａ≦０であれば制御回路(1)から半
導体スイッチング素子(2a)に送られた信号を“低”信号
とするまで継続して負荷(4a)に負荷電流(Ia)が流され
る。（ステップ３２）。この状態で、もし負荷(4a)が何
等かの原因で短絡状態となったりして過電流が流れＶａ
−Ｅａ＞となると差動増幅回路(13)からＶａ−Ｅａに応
じた差信号ΔＥが制御回路(7)に出力される（ステップ
３３）。制御回路(7)では差信号ΔＥをトランジスタ(1
0)で増幅し、電流制御用のトランジスタ(8)のベース電
圧として送られる。電流制御用のトランジスタ(8)のエ
ミッタは上記ベース電圧に制限され、負荷(4a)の電源電
圧が低下して半導体スイッチング素子(2a)に流れる負荷
電流が減少する（ステップ３４）。Next, in the differential amplifier circuit (13), the reference voltage (Ea) and the resistance (1
The voltage drop due to the load current (Ia) generated in 1) is compared with Va = IaR, and if Va−Ea ≦ 0, the signal sent from the control circuit (1) to the semiconductor switching element (2a) is a “low” signal. The load current (Ia) is continuously supplied to the load (4a) until. (Step 32). In this state, if the load (4a) is short-circuited for some reason, an overcurrent flows and Va
When -Ea>, the differential signal (E) corresponding to Va-Ea is output from the differential amplifier circuit (13) to the control circuit (7) (step 33). The control circuit (7) outputs the difference signal ΔE to the transistor (1
It is amplified by 0) and sent as the base voltage of the current control transistor (8). The emitter of the current control transistor (8) is limited to the base voltage, the power supply voltage of the load (4a) is lowered, and the load current flowing through the semiconductor switching element (2a) is reduced (step 34).
次に負荷(4b)と負荷(4c)を同時に動作させる場合には上
記と同様に制御回路(1)から半導体スイッチング素子(2
b)，(2c)に信号線(3b)，(3c)を介して“高”信号が送ら
れ半導体スイッチング素子（２ｂ），（２ｃ）を導通さ
せ、負荷(4b)，(4c)に各々負荷電流(Ib)(Ic)を流す。こ
のときＤ／Ａコンバータ(12)には各負荷電流(Ib)，(Ic)
に対応した基準電圧(Eb)，(Ec)の合計電圧(En)を出力す
るようなデイジタル信号が制御回路(1)から送られる。Next, when operating the load (4b) and load (4c) at the same time, from the control circuit (1) to the semiconductor switching element (2
"High" signal is sent to b) and (2c) via signal lines (3b) and (3c) to turn on the semiconductor switching devices (2b) and (2c) to load (4b) and (4c) respectively. Apply load current (Ib) (Ic). At this time, each load current (Ib), (Ic) is applied to the D / A converter (12).
The control circuit (1) sends a digital signal that outputs the total voltage (En) of the reference voltages (Eb) and (Ec) corresponding to.
差動増幅回路(13)はＤ／Ａコンバータ(12)で出力する合
計の基準電圧Ｅｎ＝Ｅｂ＋Ｅｃと負荷電流(Ib)，(Ic)に
よる抵抗(11)における電圧降下Ｖｎ＝（Ｉｂ＋Ｉｃ）Ｒ
とを比較し、Ｖｎ−Ｅｎ≦０であれば負荷(4b)，(4c)の
動作を継続する。また負荷(4b)，(4c)のいずれか一方も
しくは両方に短絡等の原因で過電流が流れＶｎ−Ｅｎ＞
０となれば上記負荷(4a)の場合と同様に負荷(4b)，(4c)
の電源電圧が制御され半導体スイッチング素子（２
ｂ），（２ｃ）に流れる負荷電流が制限される。The differential amplifier circuit (13) outputs a total reference voltage En = Eb + Ec from the D / A converter (12) and a voltage drop Vn = (Ib + Ic) R in the resistor (11) due to the load currents (Ib) and (Ic).
And Vn−En ≦ 0, the loads (4b) and (4c) continue to operate. Further, an overcurrent flows due to a short circuit or the like in either or both of the loads (4b) and (4c), and Vn-En>
If it becomes 0, the loads (4b) and (4c) are the same as the case of the above load (4a).
The power supply voltage of the semiconductor switching device (2
The load current flowing in b) and (2c) is limited.
負荷(4d)を動作する場合も上記各負荷の動作と同様に半
導体スイッチング素子（２ｄ）の保護を図ることができ
る。When the load (4d) is operated, the semiconductor switching element (2d) can be protected similarly to the operation of each load.
なお、上記実施例においては１個または複数個の半導体
スイッチング素子を動作させた場合について説明した
が、複数個の半導体スイッチング素子(2a)〜(2d)を動作
させた場合、この半導体スイッチング素子(2a)〜(2d)の
いずれかに負荷が接続されていないときには、第４図に
示すように半導体スイッチング素子(2a)〜(2d)のコレク
タと制御回路(1)間に負荷(4a)〜(4d)の接続の有無を検
出する接続検出回路(14)を設け、この接続検出回路(14)
からの負荷接続有無の信号によりＤ／Ａコンバータ(12)
から出力する基準電圧(En)を修正することにより半導体
スイッチング素子(2a)〜(2d)の保護を図ることができ
る。In the above embodiment, the case where one or a plurality of semiconductor switching elements are operated has been described, but when a plurality of semiconductor switching elements (2a) to (2d) are operated, the semiconductor switching elements ( When the load is not connected to any of 2a) to (2d), the load (4a) to the collector of the semiconductor switching elements (2a) to (2d) and the control circuit (1) are connected as shown in FIG. A connection detection circuit (14) for detecting the presence or absence of the connection of (4d) is provided, and this connection detection circuit (14)
D / A converter (12) depending on the signal from load connection
The semiconductor switching devices (2a) to (2d) can be protected by modifying the reference voltage (En) output from the device.
また上記各実施例では直流回路の例を示したが、半導体
スイッチング素子(2a)〜(2d)及び制御回路(7)のトラン
ジスタ(8)の代わりにトライアックまたはサイリスタを
使用することにより交流回路に適用することもできる。Further, in each of the above embodiments, an example of the DC circuit is shown, but the semiconductor switching elements (2a) to (2d) and the control circuit (7) instead of the transistor (8) of the transistor (8) by using a triac or thyristor to the AC circuit. It can also be applied.
この発明は以上説明したように複数のスイッチング回路
に各々負荷を接続した負荷開閉装置において、各負荷ご
とに定めた基準電圧と各負荷に実際に流れる負荷電流を
変換した電圧とを比較し、各スイッチング回路に過電流
が流れた負荷電流を変換した電圧が基準電圧を越えたと
きに過電流に応じて負荷の電源電圧を低下させスイッチ
ング回路に流れる負荷電流を制限するようにしたので、
異なる電流容量のスイッチング回路の保護を行うことが
できる。In the load switchgear in which loads are connected to a plurality of switching circuits as described above, the present invention compares a reference voltage determined for each load with a voltage obtained by converting a load current actually flowing in each load, When the voltage converted from the load current in which the overcurrent flows in the switching circuit exceeds the reference voltage, the power supply voltage of the load is reduced according to the overcurrent so that the load current flowing in the switching circuit is limited.
It is possible to protect switching circuits having different current capacities.
また、異なる電流容量のスイッチング回路に各々負荷を
接続して動作させてもその都度負荷電流に応じた基準電
圧を設定できるものでスイッチング回路の事故発生前
に、該回路を有効に保護することができる効果を有す
る。Further, even if loads are connected to switching circuits having different current capacities and operated, a reference voltage corresponding to the load current can be set each time, so that the circuits can be effectively protected before they occur. Has the effect that can.
第１図はこの発明の実施例を示す回路図、第２図は上記
実施例の動作を示す波形図、第３図は上記実施例の動作
を示すフローチャート、第４図は他の実施例を示す回路
図、第５図は従来例を示す回路図である。 １…制御回路、2a〜2d…半導体スイッチング素子、4a〜
4d…負荷、５…電源、７…制限回路、１１…抵抗、１２
…Ｄ／Ａコンバータ、１３…差動増幅回路、１４…接続
検出回路。 なお、各図中同一符号は同一又は相当部分を示す。1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a waveform diagram showing the operation of the above embodiment, FIG. 3 is a flow chart showing the operation of the above embodiment, and FIG. 4 is another embodiment. The circuit diagram shown in FIG. 5 is a circuit diagram showing a conventional example. 1 ... Control circuit, 2a-2d ... Semiconductor switching element, 4a-
4d ... load, 5 ... power supply, 7 ... limiting circuit, 11 ... resistance, 12
... D / A converter, 13 ... Differential amplifier circuit, 14 ... Connection detection circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−202726（ＪＰ，Ａ) 特開 昭61−20422（ＪＰ，Ａ) 特開 昭58−134529（ＪＰ，Ａ) 特開 昭50−50020（ＪＰ，Ａ) 実開 昭49−8740（ＪＰ，Ｕ) 実公 昭53−35392（ＪＰ，Ｙ２) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-59-202726 (JP, A) JP-A 61-20422 (JP, A) JP-A 58-134529 (JP, A) JP-A 50- 50020 (JP, A) Actual development Sho 49-8740 (JP, U) Actual public Sho 53-35392 (JP, Y2)
Claims (1)
続された複数個のスイッチング回路とを有する負荷開閉
装置において、 上記複数個のスイッチング回路のオン・オフを制御する
制御信号を出力すると共に、該制御信号により決まる負
荷電流に応じてあらかじめ定められたデジタル基準デー
タを出力する制御手段と、 上記複数個のスイッチング回路に流れる負荷電流を電圧
に変換する電流電圧変換回路と、 上記制御手段が出力するデジタル基準データをアナログ
基準電圧に変換するデジタル・アナログ変換器と、 上記電流電圧変換回路で得た電圧と、上記デジタル・ア
ナログ変換器の出力する基準電圧とを比較し、両電圧の
差分を増幅する差動増幅器回路と、 該差動増幅回路の出力により負荷に流れる電流を制限す
る制限回路とを備えたことを特徴とする負荷開閉装置の
保護回路。1. A load switchgear having a plurality of loads and a plurality of switching circuits connected in series to the respective loads, and outputting a control signal for controlling ON / OFF of the plurality of switching circuits. At the same time, a control means for outputting predetermined digital reference data according to the load current determined by the control signal, a current-voltage conversion circuit for converting the load current flowing through the plurality of switching circuits into a voltage, and the control means. The digital-analog converter that converts the digital reference data that is output to the analog reference voltage, the voltage obtained by the current-voltage conversion circuit, and the reference voltage that is output by the digital-analog converter are compared, and both voltages are compared. A differential amplifier circuit for amplifying the difference and a limiting circuit for limiting the current flowing through the load by the output of the differential amplifier circuit are provided. Protection circuit of a load switchgear, characterized in that the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61241255A JPH061893B2 (en) | 1986-10-13 | 1986-10-13 | Load switchgear protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61241255A JPH061893B2 (en) | 1986-10-13 | 1986-10-13 | Load switchgear protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395721A JPS6395721A (en) | 1988-04-26 |
| JPH061893B2 true JPH061893B2 (en) | 1994-01-05 |
Family
ID=17071518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61241255A Expired - Lifetime JPH061893B2 (en) | 1986-10-13 | 1986-10-13 | Load switchgear protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061893B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02176576A (en) * | 1988-12-28 | 1990-07-09 | Toyota Motor Corp | Abnormality detector for load of intermittent current supply |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498740U (en) * | 1972-04-26 | 1974-01-25 | ||
| JPS5335392U (en) * | 1976-09-01 | 1978-03-28 | ||
| JPS5850020A (en) * | 1981-09-19 | 1983-03-24 | Omron Tateisi Electronics Co | Constant voltage circuit protected from short-circuit |
| JPS58134529A (en) * | 1982-02-05 | 1983-08-10 | Usac Electronics Ind Co Ltd | Fault detecting system of transistor |
| JPS59202726A (en) * | 1983-04-30 | 1984-11-16 | Fujitsu Ltd | Protecting system of switching circuit |
| JPS6120422A (en) * | 1984-07-06 | 1986-01-29 | Japan Steel Works Ltd:The | Protecting device for output short circuit of transistor array |
-
1986
- 1986-10-13 JP JP61241255A patent/JPH061893B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6395721A (en) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940843B2 (en) | Overcurrent protection method and device, and overcurrent detection device | |
| US4021701A (en) | Transistor protection circuit | |
| US7609498B2 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
| US6891736B2 (en) | Multiphase DC/DC converter | |
| US4914542A (en) | Current limited remote power controller | |
| JPH05336732A (en) | Igbt gate circuit | |
| US5737200A (en) | Semiconductor device protection method | |
| US4864214A (en) | Solid state power controller | |
| JPH06252720A (en) | Base current control circuit for output transistor and output driving stage circuit | |
| JPH061893B2 (en) | Load switchgear protection circuit | |
| AU2020316661B2 (en) | Overcurrent protection device for a direct current network | |
| US4740723A (en) | Semiconductor switch | |
| JPH0475533B2 (en) | ||
| JPH0714129B2 (en) | Power amplifier final stage protection device | |
| JP2000278958A (en) | Power converter | |
| JPH02260712A (en) | Switching circuit | |
| JP2006067660A (en) | Semiconductor device | |
| JPH061892B2 (en) | Load switchgear protection circuit | |
| JP2696270B2 (en) | Power semiconductor device current detection circuit and power conversion device using the same | |
| JPH08265121A (en) | Overcurrent limit circuit for power transistor | |
| JPH04295222A (en) | Stabilized power supply circuit | |
| JPH05189065A (en) | Detection system for overvoltage in parallel operation | |
| JP3538071B2 (en) | Constant voltage circuit | |
| JPS60106210A (en) | Shortcircuit preventing and proecting device | |
| JPH11127588A (en) | Power supply device for controlling dc motor |