JP2696270B2 - Power semiconductor device current detection circuit and power conversion device using the same - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パワー半導体素子の電流検出回路およびそ
の電流検出回路を用いたインバータ装置などの電力変換
装置に係り、特に電流検出レベルを２段階以上有する電
流検出回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current detection circuit of a power semiconductor device and a power conversion device such as an inverter device using the current detection circuit, and particularly to a two-stage current detection level. The present invention relates to a current detection circuit having the above.

〔従来の技術〕[Conventional technology]

パワー半導体素子を応用した回路では、パワー半導体
素子を流れる電流を検出し、この電流が素子の許容電流
値以上になると、電流を遮断して素子を保護する過電流
保護回路を設けることが多い。特に、インバータ回路や
コンバータ回路では、誤動作によって、直列に接続され
た上下アームの一対の素子が同時にオン状態になると、
アーム短絡を起こすことから、過電流保護回路が必要で
ある。In a circuit to which a power semiconductor element is applied, an overcurrent protection circuit is often provided which detects a current flowing through the power semiconductor element and, when the current exceeds an allowable current value of the element, interrupts the current to protect the element. In particular, in an inverter circuit or a converter circuit, if a pair of elements of the upper and lower arms connected in series are simultaneously turned on due to a malfunction,
Since an arm short circuit occurs, an overcurrent protection circuit is required.

このような過電流保護、或いはそれに必要な電流検出
回路を、パワー半導体素子とモノリシック集積回路化す
ることが検討されている。その一例として、特公昭62-6
0847号公報に記載のものが提案されている。これによれ
ば、一対のトランジスタにより差動増幅型の比較回路を
形成し、これによりパワー半導体素子のベース・エミッ
タ間電圧と基準電圧とを比較して過電流を検出するよう
にしている。つまり、差動増幅回路の一方のトランジス
タは、コレクタとベースをそれぞれパワーへ半導体素子
のコレクタとエミッタに接続され、他方のトランジスタ
は、コレクタを前記パワー半導体素子のベースに接続さ
れた制御トランジスタのベースに接続されるとともに、
ベースには基準トランジスタのエミッタから基準電圧が
入力されている。また、それら一対のトランジスタのエ
ミッタは共通接続され、基準トランジスタのベースはパ
ワー半導体素子のベースに接続されている。このように
構成されることから、パワー半導体素子が過電流になる
とベース・エミッタ間電圧が上昇するから、差動増幅回
路の一方のトランジスタの導通度が低下し、他方のトラ
ンジスタが導通する。これによりパワー半導体素子の制
御トランジスタが作動し、パワート半導体素子のベース
電流が減少して、パワー半導体素子が遮断される。It has been studied to form such overcurrent protection or a current detection circuit necessary for the overcurrent protection into a monolithic integrated circuit with a power semiconductor element. One example is the Japanese Patent Publication 62-6
The one described in Japanese Patent No. 0847 is proposed. According to this, a differential amplification type comparison circuit is formed by a pair of transistors, thereby comparing a base-emitter voltage of a power semiconductor element with a reference voltage to detect an overcurrent. In other words, one transistor of the differential amplifier circuit has the collector and the base connected to the power to the collector and the emitter of the semiconductor element, respectively, and the other transistor has the collector connected to the base of the control transistor having the collector connected to the base of the power semiconductor element. Connected to
A reference voltage is input to the base from the emitter of the reference transistor. The emitters of the pair of transistors are commonly connected, and the base of the reference transistor is connected to the base of the power semiconductor device. With this configuration, when the power semiconductor element becomes overcurrent, the base-emitter voltage increases, so that the conductivity of one transistor of the differential amplifier circuit decreases and the other transistor conducts. As a result, the control transistor of the power semiconductor element operates, the base current of the powered semiconductor element decreases, and the power semiconductor element is cut off.

また、上記公報の提案されたものによれば、差動増幅
型の比較回路を構成するトランジスタ等が、パワー半導
体素子とモノリシック集積回路により形成されているの
で、それらは熱的に結合されている。したがって、パワ
ー半導体素子のベース・エミッタ間電圧が温度により変
化しても、基準電圧源である基準トランジスタのベース
・エミッタ間電圧も同じ温度係数で変化する。このこと
から、上記比較回路は、温度に影響されずに、パワー半
導体素子の過電流を検出することができる。なお、上記
差動増幅型の比較回路は、一対のトランジスタのエミッ
タ面積を同じくした平衡型の他、一定の比をもたせて、
過電流保護レベルを上がた不平衡型も提案されている。Further, according to the proposal of the above publication, the transistors and the like constituting the differential amplification type comparison circuit are formed by the power semiconductor element and the monolithic integrated circuit, so that they are thermally coupled. . Therefore, even if the base-emitter voltage of the power semiconductor element changes with temperature, the base-emitter voltage of the reference transistor as the reference voltage source also changes with the same temperature coefficient. Thus, the comparison circuit can detect the overcurrent of the power semiconductor element without being affected by the temperature. Note that the differential amplification type comparison circuit has a fixed ratio in addition to a balanced type in which the emitter areas of a pair of transistors are the same.
Unbalanced types with increased overcurrent protection levels have also been proposed.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は、パワー半導体素子の過電流保護を目
的とした構成であるが、実際の用途では、そのような過
電流保護に加えて、例えば定電流制御などのような負荷
電流を制御することがあり、このような場合は２つのレ
ベルで電流を検出する必要がある。しかし、上記従来技
術では、こうした電流検出レベルを２段階にする点の検
出方法については何ら提案していない。The above prior art is a configuration for the purpose of overcurrent protection of a power semiconductor element, but in an actual application, in addition to such overcurrent protection, it is necessary to control a load current such as a constant current control. In such a case, it is necessary to detect the current at two levels. However, the above-mentioned prior art does not suggest any method for detecting such a point where the current detection level is set to two levels.

また、上記従来技術によれば、比較回路を形成するト
ランジスタがパワー半導体素子の電源と同一の電源に接
続する構成であることから、パワー半導体素子の電源電
圧が100Vを越えるような高電圧の場合、それら比較回路
のトランジスタにも同じ高電圧が印加されることにな
る。一方それらの比較回路のトランジスタ素子は、コレ
クア電圧に対してコレクタ電流が一定となるような定電
流特性を持つ活性領域で動作するため、高電圧の下では
通流している電流と印加される高電圧の積で大きな損失
を発生するという問題がある。したがって、高電圧の下
で２段階以上の検出レベルの電流検出回路を実現しよう
とすると、上記従来技術の電流検出回路をその検出レベ
ルの数に合わせてそれぞれ備える必要があり、発生損失
は非常に大きくなる。しかもそのような損失の増加は、
モノリシック集積回路にとっては最も影響が大きい問題
である。Further, according to the above-described conventional technology, since the transistor forming the comparison circuit is configured to be connected to the same power supply as the power supply of the power semiconductor element, when the power supply voltage of the power semiconductor element is higher than 100 V, , The same high voltage is applied to the transistors of these comparison circuits. On the other hand, the transistor elements of these comparison circuits operate in an active region having a constant current characteristic such that the collector current is constant with respect to the collector voltage. There is a problem that a large loss occurs in the product of the voltages. Therefore, in order to realize a current detection circuit having two or more detection levels under a high voltage, it is necessary to provide the above-described current detection circuits according to the prior art in accordance with the number of the detection levels. growing. Moreover, such an increase in loss
This is the most influential problem for monolithic integrated circuits.

本発明の第１の目的は、パワー半導体素子を流れる電
流を複数の検出レベルで検出でき、かつモノリシック集
積回路に適した低損失の電流検出回路を提供することに
ある。A first object of the present invention is to provide a low-loss current detection circuit that can detect a current flowing through a power semiconductor element at a plurality of detection levels and is suitable for a monolithic integrated circuit.

また、本発明の第２の目的は、パワー半導体素子の温
度変化に伴う特性変化に合わせて、パワー半導体素子を
流れる電流を１又は複数の検出レベルで検出でき、かつ
モノリシック集積回路に適した低損失の電流検出回路を
提供することにある。Further, a second object of the present invention is to detect a current flowing through a power semiconductor element at one or a plurality of detection levels in accordance with a change in characteristics of the power semiconductor element due to a temperature change, and to provide a low-level suitable for a monolithic integrated circuit. An object of the present invention is to provide a loss current detection circuit.

また、本発明の第３の目的は、パワー半導体素子の過
電流保護と負荷制御とを合わせて行なうことを可能にす
べく、パワー半導体素子を流れる電流を複数の検出レベ
ルで検出でき、モノリシック集積回路に適した低損失
で、しかも部品点数を削減した電流検出回路を具備して
なる電力変換装置を提供することにある。Further, a third object of the present invention is to detect a current flowing through a power semiconductor element at a plurality of detection levels so that overcurrent protection and load control of the power semiconductor element can be performed at the same time. An object of the present invention is to provide a power converter including a current detection circuit suitable for a circuit and having a low loss and a reduced number of components.

〔課題を解決するための手段〕[Means for solving the problem]

上記第１の目的を達成するために、本発明は、負荷電
流を制御するパワー半導体素子に流れる負荷電流を予め
定められた異なる複数の検出レベルを越えたとき、それ
ぞれ検出信号を出力するパワー半導体素子の電流検出回
路であつて、トランジスタと、このトランジスタの主回
路に前記検出レベルの１つに応じた値の基準電流を通流
する一方、前記トランジスタの制御回路に前記負荷電流
に相関したレベルの制御電流を通流し、前記トランジス
タと電流源との接続点電位を前記検出信号として出力す
る比較回路を複数有し、その各比較回路の前記基準電流
を前記検出レベルに応じて異なる値に設定してなること
を特徴とする。In order to achieve the first object, the present invention provides a power semiconductor which outputs a detection signal when a load current flowing through a power semiconductor element for controlling a load current exceeds a plurality of predetermined different detection levels. An element current detection circuit, wherein a transistor and a reference current having a value corresponding to one of the detection levels flow through a main circuit of the transistor, and a level correlated with the load current is supplied to a control circuit of the transistor. And a plurality of comparators that output the connection potential of the transistor and the current source as the detection signal, and set the reference current of each comparator to a different value according to the detection level. It is characterized by becoming.

前記比較回路は、直列接続された複数対の第１と第２
のトランジスタを制御電源に接続し、その各第１と第２
のトランジスタの各共通接続点の電位をそれぞれ前記検
出信号するのが望ましい。The comparison circuit includes a plurality of pairs of first and second pairs connected in series.
Are connected to the control power supply, and the first and second
It is preferable that the potential of each of the common connection points of the transistors is detected as the detection signal.

前記基準電流供給回路は、前記各比較回路の第１のト
ランジスタにカレントミラー結合されてなる第３のトラ
ンジスタを有し、この第３のトランジスタから各第１の
トランジスタを介して対応する第２のトランジスタの主
回路に、それぞれ前記検出レベルに応じた所定の基準電
流を通流するものとするのが望ましい。The reference current supply circuit has a third transistor which is current mirror-coupled to a first transistor of each of the comparison circuits, and a second transistor corresponding to the third transistor is connected to the first transistor via the first transistor. It is preferable that a predetermined reference current according to the detection level be passed through the main circuit of the transistor.

前記検出電流抽出回路は、前記各比較回路の第２のト
ランジスタにカレントミラー結合されてなる第４のトラ
ンジスタを有し、その各第２のトランジスタの制御回路
に、前記パワー半導体素子の負荷電流に相関したレベル
の制御電流を通流するものとするのが望ましい。The detection current extraction circuit has a fourth transistor that is current-mirror-coupled to a second transistor of each of the comparison circuits, and a control circuit for each of the second transistors has a control circuit for detecting a load current of the power semiconductor element. Preferably, a correlated level of control current is passed.

また、上記第２の目的は、上記比較回路に、周囲温度
に応じて抵抗値が変化する温度感応素子を有し、この温
度感応素子により前記基準電流を制御する制御補償回路
を設けることにより達成できる。Further, the second object is achieved by providing the control circuit with a temperature-sensitive element whose resistance value changes in accordance with an ambient temperature, and providing a control compensation circuit for controlling the reference current by the temperature-sensitive element. it can.

さらに、上記第３の目的を達成する本発明の電力変換
装置は、電流検出回路を、電力変換主回路の陰極側アー
ムの各パワー半導体素子に対応させてそれぞれ設けられ
た検出電流抽出回路および素子単位比較回路と、これら
の検出電流抽出回路および素子単位比較回路に対して共
通に設けられた基準電流供給回路および温度補償回路と
を含んで構成することができる。なお、検出電流抽出回
路、素子単位比較回路、基準電流供給回路および温度補
償回路は、上記本発明の電流検出回路と同一の構成であ
る。Furthermore, the power converter of the present invention that achieves the third object has a detection current extraction circuit and an element each provided with a current detection circuit corresponding to each power semiconductor element of the cathode side arm of the power conversion main circuit. It can be configured to include a unit comparison circuit, a reference current supply circuit and a temperature compensation circuit commonly provided for the detection current extraction circuit and the element unit comparison circuit. Note that the detection current extraction circuit, element unit comparison circuit, reference current supply circuit, and temperature compensation circuit have the same configuration as the current detection circuit of the present invention.

〔作用〕[Action]

このように構成されることから、本発明によれば、次
の作用により、上記目的が達成される。With such a configuration, according to the present invention, the above object is achieved by the following operations.

すなわち、比較回路の各トランジスタには、その主回
路に検出レベルの１つに応じた値の基準電流が通流さ
れ、一方制御回路には負荷電流に相関したレベルの制御
電流が通流される。したがって、制御電流が基準電流よ
り大きいと、そのトランジスタと電流源との接続点電位
がゼロ近くに低下するので、これにより負荷電流が所定
の検出レベルを越えたことを検出できる。また、上記ト
ランジスタに通流する基準電流のレベルを検出レベルに
対応させることにより、複数の検出レベルで負荷電流を
検出できる。That is, a reference current having a value corresponding to one of the detection levels is passed through each transistor of the comparison circuit to its main circuit, while a control current having a level correlated with the load current is passed through the control circuit. Therefore, if the control current is larger than the reference current, the potential at the connection point between the transistor and the current source drops to near zero, thereby detecting that the load current has exceeded a predetermined detection level. Also, by making the level of the reference current flowing through the transistor correspond to the detection level, the load current can be detected at a plurality of detection levels.

しかも、一般に、電流検出回路はアナログ回路であ
り、これを構成する素子の特性に依存する。本発明の複
数の比較回路は、同じ特性で、主回路の通流面積だけを
変えた素子を用いて検出レベルを調整、設定できるの
で、所望の複数の電流検出レベルの相対関係を高い精度
で補償できる。Moreover, in general, the current detection circuit is an analog circuit, and depends on the characteristics of elements constituting the current detection circuit. Since the plurality of comparison circuits of the present invention can adjust and set the detection level using the same characteristic and using the element in which only the flow area of the main circuit is changed, the relative relationship between the desired current detection levels can be determined with high accuracy. Can compensate.

また、本発明の電流検出回路をｎ相のインバータ回路
に適用する場合には、パワー半導体素子の過電流保護と
負荷制御とに応じて、上記の検出レベルを設定すれば、
それらを合わせて行なうことができる。つまり、パワー
半導体素子を流れる電流を複数の検出レベルで検出でき
る。Further, when the current detection circuit of the present invention is applied to an n-phase inverter circuit, if the detection level is set according to overcurrent protection and load control of the power semiconductor element,
They can be done together. That is, the current flowing through the power semiconductor element can be detected at a plurality of detection levels.

また、ｎ相のインバータに対してｋレベルの検出をし
ようとすれば、ｋ・ｎ個の比較回路が必要となる。しか
し、これらの比較回路に対して必要な他の手段、即ち、
パワー半導体素子に流れる電流に依存した微小電流を取
り出す検出電流抽出回路はｋ個に対して、また基準電流
供給回路及び温度補償回路等はｋ・ｎ個について、それ
ぞれ共通化して利用できるから、部品点数を削減するこ
とができる。If k-level detection is to be performed on an n-phase inverter, k · n comparison circuits are required. However, the other means required for these comparison circuits, namely,
Since the detection current extraction circuit for extracting a small current depending on the current flowing through the power semiconductor element can be used in common for k pieces, and the reference current supply circuit and the temperature compensation circuit can be used in common for k · n pieces, the components can be used in common. Points can be reduced.

また、インバータ回路などの電力変換装置の電流制御
においては、従来、マイコン等の制御手段を用いて行な
っていたが、こうした制御では、電流を検出した後デー
タ処理上の遅れが有り、高速な電流検出は困難であっ
た。しかしながら、本発明による制御検出回路によれ
ば、電流検出回路をパワー半導体素子とともにモノリシ
ック集積回路化可能であるため、電流検出を非常に高速
に行なうことが可能である。更に、本発明によれば、電
流制御回路もモノリシック集積回路化できることから、
電流の制御自体も高速化され、応答性の優れた電流制御
を提供できる。Conventionally, current control of a power conversion device such as an inverter circuit has been performed using a control means such as a microcomputer. However, such control has a delay in data processing after detecting a current, so that high-speed current Detection was difficult. However, according to the control detection circuit according to the present invention, since the current detection circuit can be formed into a monolithic integrated circuit together with the power semiconductor element, the current detection can be performed at a very high speed. Furthermore, according to the present invention, since the current control circuit can also be made into a monolithic integrated circuit,
The speed of current control itself is also increased, and current control with excellent responsiveness can be provided.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第１図に本発明の電流検出回路の一実施例を示す。第
１図で、電流検出対象のパワー半導体素子はＱ₁であ
り、その主回路が電源１と負荷２の間に挿入されてい
る。このＱ₁はIGBT（Insulated Gate Bipolar Transist
or）が適用され、駆動回路３からゲート、エミッタ間に
電圧を印加することにより、ターンオンする電圧駆動型
素子である。Ｑ₁のオン期間に負荷２に負荷電流ＩLが流
れる。電圧検出回路は、検出半導体素子としてのIGBT Q
₂とバイポーラトランジスタＱ含んでなる検出電流抽出
回路と、ｐチャンネルMOSFET M₂,M₃とバイポーラトラン
ジスタＱ₄,Q₅からなる比較回路と、ｐチャンネルMOSFET
M₁とバイポーラトランジスタＱ₇からなる基準電流供給
回路と、抵抗ＲとダイオードＤ₁〜Ｄ_nとバイポーラトラ
ンジスタＱ₆とからなる温度補償回路とを含んで形成さ
れている。FIG. 1 shows an embodiment of the current detection circuit of the present invention. In FIG. 1, the power semiconductor element to be subjected to current detection is Q ₁ , and its main circuit is inserted between the power supply 1 and the load 2. This Q ₁ is IGBT (Insulated Gate Bipolar Transist
or) is a voltage-driven element that is turned on by applying a voltage from the drive circuit 3 between the gate and the emitter. The load 2 to the ON period for Q ₁ through the load current IL. The voltage detection circuit uses an IGBT Q
₂ and the bipolar transistor Q comprising at detecting current extraction circuit, a comparison circuit consisting of p-channel MOSFET M _2, M ₃ and the bipolar transistor Q _4, Q _5, p-channel MOSFET
A reference current supply circuit composed of M ₁ and the bipolar transistor Q _7, are formed and a temperature compensation circuit composed of a resistor R and a diode D ₁ to D _n and the bipolar transistor Q ₆ Prefecture.

検出電流抽出回路のＱ₂は、Ｑ₁と同じ特性を有するIG
BTであり、それらＱ₂とＱ₁のエミッタ面積の比は、1:m
（ｍ＞１）に設定されている。そして、Ｑ₂のコレクタ
とゲート端子は、Ｑ₁のコレクタとゲート端子に、それ
ぞれ共通に接続されている。また、Ｑ₂のエミッタ端子
は、バイポーラトランジスタＱ₃のコレクタとベース端
子に接続されている。この接続とすることにより、負荷
電流ＩLの一部がＱ₂に分流され、この分流により抽出さ
れた検出電流IsはＱ₂とＱ₃を流れる。Q ₂ of the detection current extraction circuit, IG having the same characteristics as Q ₁
A BT, the ratio of the emitter area of their Q ₂ and Q _{1, 1:} m
(M> 1). Then, collector and gate terminals of Q ₂ are the collector and the gate terminal of Q _1, are respectively connected in common. The emitter terminal of Q ₂ is connected to the collector and base terminals of the bipolar transistor Q _3. With this connection, a portion of the load current IL is shunted to Q _2, the detection current Is extracted by the shunt flows through the Q ₂ and Q _3.

比較回路のバイポーラトランジスタＱ₄、Ｑ₅のベース
とエミッタ端子は、Ｑ₃のそれらと共通に接続され、こ
れによって、Ｑ₃、Ｑ₄、及びＱ₅はカレントミラー結合
されたカレントミラー回路になっている。なお、本実施
例では、Ｑ₄とＱ₅のエミッタ層の面積は、Ｑ₃のエミッ
タ層の面積にそれぞれ等しいものとしている。この結
果、Ｑ₄とＱ₅のコレクタ電流はそれぞれIsに等しくな
る。Ｑ₄とＱ₅のコレクタ端子には、それぞれｐチャンネ
ルMOSFET M₂、Ｍ₃のドレイン端子が接続され、Ｑ₄とＭ₂
の直列接続体、及びＱ₅とＭ₃の直列接続体は、それぞれ
制御電源（Vcc）４に対して閉回路が形成されている。
なお、制御電圧Vccは電源１の主電源電圧Ｅに比べ、低
い電圧値に設定されている。The base and emitter terminals of the bipolar transistors Q ₄ and Q ₅ of the comparison circuit are connected in common with those of Q ₃ , whereby Q ₃ , Q ₄ and Q ₅ become a current mirror circuit which is current mirror-coupled. ing. In this embodiment, the areas of the emitter layers of Q ₄ and Q ₅ are respectively equal to the areas of the emitter layers of Q ₃ . As a result, the collector current of Q ₄ and Q ₅ is equal to Is, respectively. The collector terminal of Q ₄ and Q _5, the drain terminal of the p-channel MOSFET M _2, M ₃ are connected respectively, Q ₄ and M ₂
Series connection, and Q ₅ and series connection of M ₃ is a closed circuit for each control power source (Vcc) 4 is formed.
The control voltage Vcc is set to a lower voltage value than the main power supply voltage E of the power supply 1.

一方、基準電流供給回路のＭ₁はｐチャンネルMOSFET
であり、ゲートとドレイン端子が共通に接続されてい
る。このＭ₁の主回路であるソースとドレイン間に流れ
る電流をIrとする。また、Ｍ₂、Ｍ₃のソースとゲート端
子は、それぞれＭ₁のソースとゲート端子と共通に接続
され、Ｍ₁に対してＭ₂、Ｍ₃はカレントミラー回路を構
成している。以上の構成は、文献IPEC-Tokyo'90 Procee
-dings PP878-885、1990“250V 1A Three-phase Monoli
thic Inverter IC for Brushless Motor Drives"に記載
された過電流検出回路にＱ₅とＭ₃の接続体からなる電流
比較回路を付加したものである。On the other hand, the reference current supply circuit M ₁ is a p-channel MOSFET
And the gate and drain terminals are commonly connected. The current flowing through the source and drain is the main circuit of the M ₁ and Ir. The source and the gate terminal of M _2, M ₃ are commonly connected to the source and the gate terminal of M _1, respectively, M _2, M ₃ with respect to M ₁ constitute a current mirror circuit. The above configuration is based on the literature IPEC-Tokyo'90 Procee
-dings PP878-885, 1990 “250V 1A Three-phase Monoli
thic Inverter IC for Brushless Motor Drives "is obtained by adding a current comparator circuit comprising a connection of Q ₅ and M ₃ in the overcurrent detection circuit described in the.

本実施例の第１の特徴は、負荷電流の２段階の電流検
出レベルＩ₁、Ｉ₂に対して、Ｍ₂、Ｍ₃のゲートの幅、す
なわちＭ₂,M₃の主回路電流にかかる通流面積をそれぞれ
Ａ₁、Ａ₂としたとき、それらの比を、 Ａ₁:A₂＝（Ｉ₁−Ｉ₀）：（Ｉ₂−Ｉ₀） ……（１） の関係になるように設定することにある。なお、（１）
式のＩ₀は、後述するが、Ｑ₁とＱ₃の特性で決まる定数
である。この結果、Ｍ₁のゲートの幅をＭ₃のそれに等し
くすれば、Ｍ₂、Ｍ₃にはそれぞれ次に示す電流Ir₂、Ir₃
が流れる。A first aspect of the present embodiment, with respect to the current detection level I _1, I ₂ 2 stage of the load current, M _2, M ₃ of the gate width, i.e. according to the main circuit current of M _2, M ₃ Assuming that the flow areas are A ₁ and A ₂ , respectively, the ratio is defined as A ₁ : A ₂ = (I ₁ −I ₀ ) :( I ₂ −I ₀ ) (1) It is to set to. (1)
As will be described later, I ₀ in the equation is a constant determined by the characteristics of Q ₁ and Q ₃ . As a result, if equal the width of the gate of M ₁ to that of M _3, M _2, current Ir ₂ shown below each of the M _3, Ir ₃
Flows.

Ir₂＝Ir・（Ｉ₁−Ｉ₀）／（Ｉ₂−Ｉ₀） ……（２） Ir₃＝Ir ……（３） このような条件に設定された電流比較回路において、
Ｑ₄とＭ₂、Ｑ₅とＭ₃のそれぞれの直列接続体の中間から
端子18と19を取り出し、それぞれの電圧をVs₁、Vs₂とす
る。このVs₁はIsがIr₂に比べて大きくなる際に、Vccに
等しいハイレベルからほぼゼロに近いローレベルに変化
する。そこで、Vs₁がローレベルになる際の負荷電流IL
の値が、検出レベルＩ₁に等しくなるように、Irの値を
設定すれと、Vs₂がハイレベルからローレベルに変化す
る際のILの値が、他の検出レベルＩ₂に等しくなる。し
たがって、ILに対して、Ｉ₁、Ｉ₂の２つのレベルを検知
することができる。Ir ₂ = Ir · (I ₁ −I ₀ ) / (I ₂ −I ₀ ) (2) Ir ₃ = Ir (3) In the current comparison circuit set under such conditions,
Q ₄ and M _2, Q ₅ and removed respectively from the middle of the series circuit and the terminal 18 19 of the M _3, the respective voltages between Vs _1, Vs _2. This Vs ₁ changes from a high level equal to Vcc to a low level close to zero when Is becomes larger than Ir ₂ . Therefore, the load current IL when the Vs ₁ becomes low level
Values, to be equal to the detection level I _1, the set value of Ir, the value of IL during Vs ₂ is changed from the high level to the low level is equal to other detection level I _2. Therefore, two levels of I ₁ and I ₂ can be detected for IL.

また、本実施例の第２の特徴は、温度補償回路を設け
た点にある。つまり、パワー半導体素子Ｑ₁の温度によ
るIsの変化量に等しい量だけ、Irを変化させる温度補償
機能を設け、Ｉ₁、Ｉ₂の検出レベルが温度に依存しない
ようにした点である。温度補償回路は、前述したように
抵抗Ｒ、ダイオードＤ₁〜Ｄ_n、バイポーラトランジスタ
Ｑ₇にカレントミラー結合されたバイポーラトランジス
タＱ₆からなる直列回路を、基準電圧源５に接続して構
成されている。この回路で、基準電圧源５の出力電圧を
VB、ダイオードの個数をｎ、そのオン電圧をVF、トラン
ジスタＱ₆のベース、エミッタ間電圧をVbe₆とすれば、I
rは次式で表現される。A second feature of the present embodiment is that a temperature compensation circuit is provided. That is, by an amount equal to the amount of change Is due to temperature of the power semiconductor elements Q _1, provided a temperature compensation function of changing the Ir, lies in that as the detection level I _1, I ₂ is independent of temperature. As described above, the temperature compensating circuit is configured by connecting a series circuit including the resistor R, the diodes D _{1 to} D _n , and the bipolar transistor Q ₆ current-mirror-coupled to the bipolar transistor Q ₇ to the reference voltage source 5. I have. With this circuit, the output voltage of the reference voltage source 5 is
VB, the number of diodes n, the ON voltage VF, the base of the transistor Q _6, if the emitter voltage and Vbe _6, I
r is represented by the following equation.

Ir＝（VB−ｎ・VF−Vbe₆）/R ……（４） ここで、本実施例の動作を、第２図と第３図を参照し
て説明する。まず、第２図に負荷電流ＩLと、Ｑ₂、Ｑ₃
を流れる電流Isの関係を示す。Ｉ₀は、IL＜Ｉ₀ではIsが
流れないオフセット電流であり、Ｉ₀は、IGBT Q₁のコレ
クタ、エミッタ間のオン抵抗Ronで生じる電圧降下がＱ₃
のベース・エミッタ間電圧Vbe₃（約0.7V）に等しくなる
ときの負荷電流として、次式で表わされる。Ir = (VB−n · VF−Vbe ₆ ) / R (4) Here, the operation of the present embodiment will be described with reference to FIG. 2 and FIG. First, FIG. 2 shows the load current IL, Q ₂ , Q ₃
Shows the relationship of the current Is flowing through. I ₀ is an offset current through which Is does not flow when IL <I ₀ , and I ₀ is a voltage drop caused by the on-resistance Ron between the collector and the emitter of the IGBT Q ₁ is Q _3.
The load current when it becomes equal to the base-emitter voltage Vbe ₃ (about 0.7 V) is expressed by the following equation.

Ｉ₀＝Vbe₃/Ron ……（５） 次に、IL＞Ｉ₀のとき、IsとILの関係は次式で表わされ
る。I ₀ = Vbe ₃ / Ron (5) Next, when IL> I ₀ , the relationship between Is and IL is expressed by the following equation.

Is＝｛1/（１＋ｍ＋Rb/Ron）｝・（IL−Ｉ₀） ……（６） ここで、ｍは前述したＱ₁とＱ₂のエミッタ面積の比であ
り、また、RbはＱ₃、Ｑ₄、Ｑ₅のベース・エミッタ間抵
抗の総和である。Is = {1 / (1 + m + Rb / Ron)} · (IL-I 0) ...... (6) where, m is the ratio of the emitter area of Q _1, Q ₂ to which the above-described, also, Rb is Q _3, It is the sum of the base-emitter resistances of Q ₄ and Q ₅ .

また、（６）式は、ｍ》（１＋Rb/Ron）とすれば、以下
のように簡略化される。The expression (6) is simplified as follows if m >> (1 + Rb / Ron).

Is＝（IL−Ｉ₀）/m ……（７） 上式からIL＞Ｉ₀では、IsはILに比例することがわか
る。（７）式を用いると検出しようとする２つの電流レ
ベルＩ₁、Ｉ₂に対するIsの値Is₁、Is₂は以下のようにな
る。Is = (IL−I ₀ ) / m (7) It can be seen from the above equation that if IL> I ₀ , Is is proportional to IL. Using the equation (7), the Is values Is ₁ and Is ₂ for the two current levels I ₁ and I ₂ to be detected are as follows.

Is₁＝（Ｉ₁−Ｉ₀）/m ……（８） Is₂＝（Ｉ₂−Ｉ₀）/m ……（９） なお、（８）式を以下のように表わすと、前述の（２）
式との対応が明確になる。Is ₁ = (I ₁ −I ₀ ) / m (8) Is ₂ = (I ₂ −I ₀ ) / m (9) In addition, when the equation (8) is expressed as follows, (2)
The correspondence with the expression becomes clear.

Is₁＝Is₂・（Ｉ₁−Ｉ₀）／（Ｉ₂−Ｉ₀ ……（10） （２）式と（10）式、及び（３）式と（９）式の対応
から、（４）式のIrがIs₂に等しくなるように設定すれ
ば、Is₁Ir₂のときにVs₁がローレベルとなり、ILが検出
レベルＩ₁に達したことがわかる。同様に、Is₂＝Ir₃の
ときにVs₂がローレベルとなり、ILが検出レベルＩ₂に達
したことがわかる。Is ₁ = Is ₂ · (I ₁ −I ₀ ) / (I ₂ −I ₀ ) (10) From the correspondence between the equations (2) and (10) and the equations (3) and (9), if 4) of Ir is set to be equal to is _2, Vs ₁ becomes a low level when the is ₁ Ir _2, it can be seen that IL reaches a detection level I _1. Similarly, is ₂ = It can be seen that Vs ₂ goes low at Ir ₃ and IL reaches the detection level I ₂ .

第３図は、温度をパラメータとしたときのIsとILの関
係を示す。図示のように、温度がＴ₁からＴ₂に上昇する
と、Ｑ₁のオン抵抗Ronは増加する。一方、Ｑ₃のベース
・エミッタ間電圧Vbe₃は減少する。この影響で同図に示
すように温度上昇に対してＩ₀が減少し、これに依存し
てIsとILの関係は、Is（Ｔ₁）からIs（Ｔ₂）に示すよう
に左に平行移動し、同じILの値に対して温度が高いほど
Isは大きくなる。また、このような温度特性を持つIsと
一定なIrを比較すると、温度上昇に依存してIs＝Irとな
る際の検出レベルが減少することになる。そこで、本実
施例では、Isの温度による変化量に等しい量だけIrを変
化させ、両者の温度依存性を相殺することで、電流検出
レベルＩ₁、Ｉ₂を温度に拘りなく、一定に保つことがで
きる。第１図の実施例では、Irを温度に依存して変化さ
せるため、ｎ個のダイオードを用いた例である。即ち、
温度の上昇に依存してダイオードＤ₁〜Ｄ_nのオン電圧VF
が減少することから、（４）式で定義したIrが増加する
ことがわかる。このダイオードの個数ｎと抵抗Ｒの値は
（４）〜（６）式を温度に関して微分した次の連立方程
式より求めることができる。FIG. 3 shows the relationship between Is and IL when temperature is used as a parameter. As shown, the temperature rises from T ₁ to T _2, the on-resistance Ron Q ₁ increases. On the other hand, the base-emitter voltage Vbe ₃ of Q ₃ are reduced. Due to this effect, I ₀ decreases with increasing temperature as shown in the same figure, and the relationship between Is and IL depends on this, as shown from Is (T ₁ ) to Is (T ₂ ). Move and the higher the temperature for the same IL value
Is increases. Further, when Is having such a temperature characteristic is compared with a constant Ir, the detection level when Is = Ir decreases depending on the temperature rise. Therefore, in this embodiment, the current detection levels I ₁ and I ₂ are kept constant regardless of the temperature by changing Ir by an amount equal to the amount of change of Is by temperature and canceling out the temperature dependence of both. be able to. The embodiment shown in FIG. 1 is an example in which n diodes are used to change Ir depending on the temperature. That is,
The on voltage VF of the diodes D _{1 to} D _n depends on the temperature rise.
Decreases, it can be seen that Ir defined by equation (4) increases. The number n of the diodes and the value of the resistor R can be obtained from the following simultaneous equations obtained by differentiating the equations (4) to (6) with respect to the temperature.

Is₂＝Ir ……（11） ∂Is/∂Ｔ＝∂Is/∂Ｔ（at IL＝Ｉ₂） ……（12） このようにして、第１図のＭ₂、Ｍ₃に流れる電流I
r₂、Ir₃は、温度上昇に依存して第３図ではIr₂（Ｔ₁）
からIr₂（Ｔ₂）へ、或いはIr₃（Ｔ₁）からIr₃（Ｔ₂）に
増加し、その結果電流検出レベルＩ₁、Ｉ₂を温度に依存
させず一定に保つことができる。Is ₂ = Ir (11) ∂Is / ∂T = ∂Is / ∂T (at IL = I ₂ ) (12) Thus, the current I flowing through M ₂ and M ₃ in FIG.
r ₂ and Ir ₃ depend on the temperature rise, and in FIG. 3, Ir ₂ (T ₁ )
To Ir ₂ (T ₂ ) or from Ir ₃ (T ₁ ) to Ir ₃ (T ₂ ). As a result, the current detection levels I ₁ and I ₂ can be kept constant independently of temperature.

上述したように、第１図実施例によれば、ゲートの幅
を所定の比に設定したＭ₂、Ｍ₃をそれぞれ用いた電流比
較回路と、基準電流Irを温度に応じて変化させる温度補
償手段を備えることにより、負荷電流ＩLについて所望
する２つの電流検出レベルＩ₁、Ｉ₂を精度良く、かつ温
度に依存せず検出することができる。As described above, according to the embodiment of FIG. 1, the current comparison circuit using M ₂ and M _{3 in} which the gate width is set to a predetermined ratio, and the temperature compensation for changing the reference current Ir according to the temperature. By providing the means, two desired current detection levels I ₁ and I ₂ for the load current IL can be detected accurately and independently of the temperature.

第４図に、本発明の電流検出回路の他の実施例を示
す。本実施例は、第１図の実施例におけるMOSFET M₁、
Ｍ₂、Ｍ₃を、それぞれpnpトランジスタＱ₈、Ｑ₉、Ｑ₁₀
で置き換え、それぞれのエミッタ面積を等しくしたもの
である。また、これらのトランジスタには同じ値の基準
電流Irを流すが、Irの設定はＱ₈に直列に接続されたダ
イオードＤ₁〜Ｄ_nと抵抗Ｒで行い、第１図の実施例と同
様な方法でIrを温度に依存して変化させる温度補償機能
を有する。FIG. 4 shows another embodiment of the current detection circuit of the present invention. This embodiment, MOSFET M ₁ in the embodiment of Figure 1,
The M _2, M _3, respectively pnp transistor Q _8, Q _9, Q ₁₀
And the emitter areas are equalized. A reference current Ir having the same value flows through these transistors. Ir is set by diodes D _{1 to} D _n and a resistor R connected in series to Q ₈ , and the same as in the embodiment of FIG. It has a temperature compensation function to change Ir in a manner dependent on temperature.

一方、Ｑ₉、Ｑ₁₀とにそれぞれ直列に接続され、電流
比較回路を構成するＱ₄、Ｑ₅については、第１図の実施
例ではこれらのエミッタ面積は等しくしたが、本実施例
ではこれらのエミッタ面積をそれぞれＢ₁、Ｂ₂とし、こ
れらの比を負荷電流の２段階の電流検出レベルＩ₁、Ｉ₂
に対して Ｂ₁:B₂＝（Ｉ₂−Ｉ₀）：（Ｉ₁−Ｉ₀） ……（13） の関係になるように設定したものである。On the other hand, Q ₄ and Q _5, which are connected in series with Q ₉ and Q ₁₀ , respectively, and constitute a current comparison circuit, have the same emitter area in the embodiment of FIG. The emitter areas are B ₁ and B ₂ , respectively, and these ratios are defined by two levels of current detection levels I ₁ and I _{2 of the} load current.
B ₁ : B ₂ = (I ₂ −I ₀ ) :( I ₁ −I ₀ ) (13)

なお、本実施例では、第１図実施例におけるIGBT
Q₁、Ｑ₂を、MOSFET M₄、Ｍ₅で置き換えている。すなわ
ち、本発明はパワー半導体素子としてIGBTだけでなく、
MOSFETのような電圧駆動型素子にも広く適用できること
を示すものである。In this embodiment, the IGBT of the embodiment shown in FIG.
Q ₁ and Q ₂ are replaced by MOSFETs M ₄ and M ₅ . That is, the present invention is not limited to IGBTs as power semiconductor elements,
This shows that it can be widely applied to voltage-driven devices such as MOSFETs.

本実施例では、Ｍ₄、Ｍ₅を駆動する駆動回路３の電源
として制御電源４を利用するが、Ｑ₉とＱ₄、Ｑ₁₀とＱ₅
からなる電流比較回路と、Ｑ₈からなる基準電流供給回
路と、ダイオード及び抵抗Ｒからなる温度補償回路と制
御回路６は、第１図実施例と異なり、基準電圧源５をそ
れぞれ電源としている。これにより、基準電圧源５の電
圧値を制御電源４の電圧値に比べて小さくすれば、電流
検出回路の損失を一層低くすることができる。In the present embodiment, the control power supply 4 is used as the power supply of the drive circuit 3 for driving M ₄ and M ₅ , but Q ₉ and Q ₄ , Q ₁₀ and Q ₅
A current comparison circuit consisting of the reference current supply circuit comprising a Q _8, a temperature compensation circuit and a control circuit 6 consisting of a diode and a resistor R, unlike the Figure 1 embodiment, and the reference voltage source 5 and the power source respectively. Accordingly, if the voltage value of the reference voltage source 5 is made smaller than the voltage value of the control power supply 4, the loss of the current detection circuit can be further reduced.

また、本実施例においても、２つの電流検出レベルＩ
₁、Ｉ₂に対してＱ₃を流れるIsの値は、前述の（８），
（９）式に示したIs₁、Is₂のようになる。ここで、Ｑ₃
のエミッタ面積をＱ₄のエミッタ面積Ｂ₁に等しくなるよ
うに設定すると、カレントミラー回路の動作原理から、
Ｑ₄、Ｑ₅に流れる電流はそれぞれのエミッタ面積に比例
する。この結果、Isの値がIs₁に達したときＱ₅を流れる
電流Ic₅は次の式で表わされる。Also in this embodiment, two current detection levels I
The value of Is flowing through Q ₃ with respect to ₁ and I ₂ is the value of (8),
(9) becomes as Is _1, Is ₂ shown in expression. Where Q ₃
Is set to be equal to the emitter area B ₁ of Q ₄ ,
The current flowing through Q ₄ and Q ₅ is proportional to the area of each emitter. As a result, the value of Is is the current Ic ₅ flowing through Q ₅ when it reaches the Is ₁ is expressed by the following equation.

Ic₅＝Is₁・Ｂ₂/B₁ ＝Is₁・（Ｉ₁−Ｉ₀）／（Ｉ₂−Ｉ₀） ……（14） ここで、本実施例ではpnpトランジスタＱ₈、Ｑ₉、Ｑ
₁₀にはそれぞれ、ダイオードＤ₁〜Ｄ_nと抵抗Ｒで設定さ
れた同じ値の基準電流Irを流すが、Irは上述のIs₁の値
に等しくなるように設定する。この結果、負荷電流の増
加に応じてIsが増加し、Is＝Is₁に達した時、Ｑ₉を流れ
る基準電流Irと、Ｑ₄が流そうとする電流Is₁がちょうど
等しくなり、Isがさらに増加しようとするとＱ₄とＱ₉か
らなる電流比較回路の出力Vs₁がローレベルとなり、IL
が検出レベルＩ₁に達したことがわかる。Ic ₅ = Is ₁ · B ₂ / B ₁ = Is ₁ · (I ₁ −I ₀ ) / (I ₂ −I ₀ ) (14) In this embodiment, the pnp transistors Q ₈ , Q ₉ , Q
Each of the _10, but flows a reference current Ir of the same value that is set by the diode D ₁ to D _n and the resistor R, Ir is set to be equal to the above value of Is _1. Consequently, Is increases with an increase in load current, upon reaching Is = Is _1, and a reference current Ir flowing through Q _9, a current Is ₁ exactly equals to be Q ₄ is to flow, Is is If the output is further increased, the output Vs _{1 of the} current comparison circuit including Q ₄ and Q ₉ becomes low level, and IL
Has reached the detection level I ₁ .

次に、Isが増加しIs−Is₂に達したとき、Ｑ₅が流そう
とする電流は（14）式の関係からIs₁に等しくなり、こ
の電流がＱ₁₀を流れる基準電流Irと比較される。そし
て、Isがさらに増加しようとすると、Ｑ₅とＱ₁₀からな
る電流比較回路の出力Vs₂がローレベルとなり、ILが検
出レベルＩ₂に達したことがわかる。また、Isの温度依
存性は、第３図で説明したのと同様、その温度依存性を
相殺し、電流検出レベルＩ₁、Ｉ₂が温度に依存せず一定
となるようにするため、ダイオードの個数ｎと抵抗Ｒの
値は、第１図の実施例と同様に次の連立方程式より求め
ることができる。Then, when the Is reaches Is-Is ₂ increases, the current made to flow is Q ₅ is equal to Is ₁ from the relation of equation (14), the current and the reference current Ir flowing through Q ₁₀ Comparative Is done. Then, an attempt to increase Is further output Vs ₂ of the current comparison circuit consisting of Q ₅ and Q ₁₀ goes low, it can be seen that IL reaches a detection level I _2. In addition, the temperature dependency of Is is offset by the diode as described with reference to FIG. 3 so that the current detection levels I ₁ and I ₂ become constant independently of the temperature. The value n and the value of the resistor R can be obtained from the following simultaneous equations, as in the embodiment of FIG.

Is₁＝Ir ……（15） ∂Is/∂Ｔ＝∂Is/∂Ｔ（at IL＝Ｉ₁） ……（16） 本実施例では、前述のように電流検出回路の電源は制
御電源に比べて電源電圧の低い基準電源を用いており、
更に、第１図でＭ₁とＭ₃を流れる基準電流Irの値はIs₂
に等しかったが、本実施例では基準電流を低減すべく、
IrをIs₁（Is₁＜Is₂）に等しくしている。これらのこと
から、本実施例によれば、電流検出回路の低損失化が一
層高められる。Is ₁ = Ir (15) ∂Is / ∂T = ∂Is / ∂T (at IL = I ₁ ) (16) In this embodiment, the power supply of the current detection circuit is the control power supply as described above. It uses a reference power supply with a lower power supply voltage,
Further, in FIG. ₁ , the value of the reference current Ir flowing through M ₁ and M ₃ is Is ₂
In this embodiment, in order to reduce the reference current,
Ir is equal to Is ₁ (Is ₁ <Is ₂ ). From these facts, according to the present embodiment, it is possible to further reduce the loss of the current detection circuit.

第５図に本発明の電流検出回路の他の実施例を示す。
本実施例のパワー半導体素子Ｑ₁と、検出電流抽出回路
のＱ₂、Ｑ₃は、第１図の実施例と同じである。また、こ
のＱ₃とベースとエミッタ端子が共通に接続されたＱ₄、
Ｑ₅は、それぞれのエミッタ面積をＢ₁、Ｂ₂としたと
き、前記（13）式に示す比に設定されている点、および
Ｑ₄、Ｑ₅とそれぞれ直列に接続され電流比較回路を構成
するｐチャンネルMOSFET M₂、Ｍ₃、及びこれらのMOSFET
とカレントミラー回路を構成し、ゲート電圧を設定する
Ｍ₁は、それぞれゲートの幅を等しく同じ基準電流Irを
流す点についても、第４図と同じである。端子18、及び
19はそれぞれ電流比較回路の検出信号である出力電圧Vs
₁、Vs₂を取り出す端子であり、第１図の実施例と同様
に、Vs₁がローレベルになると負荷電流ＩLが電流検出レ
ベルＩ₁を越えたことが検知でき、同様にして、Vs₂から
ＩLが電流検出レベルＩ₂を越えたことが検知できる。基
準電流Irは、Ｑ₆、Ｑ₇からなるカレントミラー回路、ｎ
個のダイオード、抵抗Ｒ、及び基準電圧源５で設定さ
れ、前述のように温度が上昇するとIrを変化させる温度
補償機能を有している。FIG. 5 shows another embodiment of the current detection circuit of the present invention.
A power semiconductor element to Q ₁ embodiment, Q _2, Q ₃ of the detected current extraction circuit is the same as the embodiment of Figure 1. Further, the Q ₃ and the base and Q ₄ whose emitter terminals are commonly connected,
Q ₅ is when the respective emitter areas and B _1, B _2, wherein (13) that is set to the ratio shown in the expression, and Q _4, Q ₅ and are connected in series forming the current comparator circuit P-channel MOSFETs M ₂ and M ₃ and their MOSFETs
And a current mirror circuit, M ₁ to set the gate voltage, the point passing the same reference current Ir equal the width of the gate, respectively are also the same as Figure 4. Terminal 18, and
19 is the output voltage Vs which is the detection signal of the current comparison circuit
_1, a terminal for taking out the Vs _2, like the embodiment of Figure 1, Vs ₁ becomes low level and the load current IL can be detected that exceeds the current detection level I _1, in a similar manner, Vs ₂ IL can be detected that exceeds the current detection level I ₂ from. The reference current Ir is a current mirror circuit composed of Q ₆ and Q ₇ , n
It is set by the diodes, the resistor R, and the reference voltage source 5, and has a temperature compensation function of changing Ir when the temperature rises as described above.

本実施例の特徴点は、トランジスタＱ₁₁をスイッチ手
段８を介してＱ₅に並列に接続し、このスイッチ手段８
を過熱検出回路10によりオンオフするようにした点にあ
る。Ｑ₁₁のベースとエミッタ端子はＱ₃のそれらの端子
と共通になっている。過熱検出回路10の構成は、公知技
術によるものであり、本発明の特徴ではない。本実施例
の過熱検出回路10は、コンパレータ11、抵抗Ｒ₁、Ｒ₂、
Ｒ₃、ダイオードDa〜Dnで構成されている。この回路10
は、温度が上昇し、予め設定された温度を越えると、そ
の出力がハイレベルになるものである。この出力信号は
配線12によってスイッチ手段８に伝えられ、これをター
ンオンさせる。これにより、Ｑ₁₁がＱ₅に並列に接続さ
れ、Ｑ₅のエミッタ面積が実質的に増加され、検出レベ
ルを変更することができる。Aspect of this embodiment is formed by connecting the transistor Q ₁₁ in parallel to the Q ₅ through the switch unit 8, the switching means 8
Is turned on and off by the overheat detection circuit 10. The base and the emitter terminal of Q ₁₁ is made in common with those of the terminals of Q _3. The configuration of the overheat detection circuit 10 is based on a known technique, and is not a feature of the present invention. Overheat detection circuit 10 of this embodiment, the comparator 11, resistors R _1, R _2,
R ₃ is composed of diodes Da to Dn. This circuit 10
When the temperature rises and exceeds a preset temperature, the output goes high. This output signal is transmitted to the switch means 8 by the wiring 12, and is turned on. Thus, Q ₁₁ is connected in parallel to the Q _5, the emitter area of Q ₅ is substantially increased, it is possible to change the detection level.

すなわち、本実施例は、前記第１図及び第４図実施例
と同様に、負荷電流ＩLを所望の２段階レベルで検出す
ることに加え、パワー半導体素子が所定の温度以上にな
った際、２段階の電流検出レベルの内、一方を自動的に
下げ、温度に対してディレーティング機能を持った電流
検出を行うようにしたことを特徴とする。That is, in the present embodiment, in addition to the detection of the load current IL at a desired two-stage level, similarly to the case of the above-described FIG. 1 and FIG. 4, when the power semiconductor element reaches a predetermined temperature or higher, One of the two current detection levels is automatically lowered, and current detection having a derating function with respect to temperature is performed.

本実施例の動作を第６図で説明する。まず、第６図
（ａ）は、温度Ｔをパラメータとして、Ｑ₅に流れる電
流Ic₅及び、スイッチ手段８がターンオンした後、Ｑ₅と
Ｑ₁₁に流れる電流（Ic₅＋Ic₁₁）と負荷電流ILの関係を
示している。同図で、温度がＴ₁、Ｔ₂においては前述の
過熱検出回路10の出力はローレベルとし、スイッチ８は
オフ状態を保っている。ここまでのところ、Ic₅は第２
図及び第３図に示したように、ILとＴに依存して変化す
る。また、温度補償回路の効果で、基準電流IrはIc₅の
温度依存性を相殺するように増加し、Ic₅とIrが等しく
なるときのILは、温度上昇に依存せず所望する電流検出
レベルＩ₂を保っている。また、温度がＴ₃に達したとき
過熱検出回路10が働きスイッチ８をターンオンしてＱ₁₁
をＱ₅に並列に接続するものとする。Ｑ₁₁が接続された
後、Ｑ₅とＱ₁₁に流れる電流の和（Ic₅＋Ic₁₁）はILに対
して比例するが、その値は図中に一点鎖線で示すIc₅だ
けの場合に比べて大きくなる。この結果、温度Ｔ₃にお
ける基準電流Ir（Ｔ₃）とＱ₅とＱ₁₁の電流の和（Ic₅＋I
c₁₁）が等しくなるときのILは、Ｉ₂から下がりＩ₃とな
る。一方第６図（ｂ）は、（ａ）図を書き改めたもので
あり、Ic₅或いは（Ic₅＋Ic₁₁）とIrが等しくなり、Vs₂
がローレベルになる際のILの検出レベルトと、温度の関
係を示したものである。この図で、検出レベルは温度が
Ｔ₃以下では温度に依存せず、Ｉ₂で一定であるが、温度
がＴ₃に達した時点で検出レベルはＩ₃に低下する。その
後、更に温度が上昇すると検出レベルはＩ₃から減少し
てゆく。The operation of this embodiment will be described with reference to FIG. First, FIG. 6 (a), the temperature T as a parameter, the current flowing to the Q ₅ Ic ₅ and, after the switch means 8 is turned on, the current flowing through the Q ₅ and _{Q 11 (Ic 5 + Ic 11} ) and the load current This shows the relationship between IL. In the figure, when the temperatures are T ₁ and T ₂ , the output of the overheat detection circuit 10 is at a low level, and the switch 8 is kept off. So far, Ic ₅ is the second
As shown in FIG. 3 and FIG. 3, it changes depending on IL and T. Further, the effect of the temperature compensation circuit, the reference current Ir is increased so as to cancel the temperature dependence of Ic _5, the IL when Ic ₅ and Ir are equal, desired current detection level without depending on the temperature rise and keeping the I _2. When the temperature reaches T ₃ , the overheat detection circuit 10 operates to turn on the switch 8 and turn on Q ₁₁
The assumed to be connected in parallel to the Q _5. After the Q ₁₁ is connected, but the sum of the current flowing through Q ₅ and _{Q 11 (Ic 5 + Ic 11} ) is proportional to IL, the value is compared with the case of only Ic ₅ indicated by the chain line in FIG. It becomes bigger. As a result, the reference current Ir (T ₃ ) at the temperature T ₃ and the sum of the currents of Q ₅ and Q ₁₁ (Ic ₅ + I
When c ₁₁ ) becomes equal, IL falls from I ₂ to I ₃ . On the other hand, FIG. 6 (b) is a rewrite of FIG. 6 (a), where Ic ₅ or (Ic ₅ + Ic ₁₁ ) is equal to Ir and Vs ₂
FIG. 4 shows a relationship between a detection level of IL when the signal goes low and a temperature. In this figure, the detection level does not depend on the temperature at the temperature T ₃ below, is constant at I _2, the detection level when the temperature reaches T ₃ is reduced to I _3. Thereafter, further detection level and temperature increases slide into decreases from I _3.

このように本実施例は、所定の温度以上になると、２
段階の電流検出レベルの内、一方を下げることが可能と
なり、温度に対してディレーティング機能を持った電流
検出を行うことができる。この特徴を用いれば、出力段
素子の過電流保護レベルを高温において減少させること
ができ、素子の安全動作領域を越えることのない過電流
保護が実現でき、安全性を一層向上させる効果がある。As described above, in this embodiment, when the temperature exceeds a predetermined temperature, 2
It becomes possible to lower one of the current detection levels in stages, and it is possible to perform current detection having a derating function with respect to temperature. If this feature is used, the overcurrent protection level of the output stage element can be reduced at a high temperature, overcurrent protection without exceeding the safe operation area of the element can be realized, and there is an effect of further improving safety.

第７図に、本発明の電流検出装置を適用してなる電力
変換装置の実施例を示す。すなわち、第１図の実施例に
示した構成の電流検出回路を、３相インバータの各相の
下アーム（陰極側アーム）に備えたものである。破線で
囲んだ領域21A〜21Cは、それぞれ下アームのパワー半導
体素子ごとに設けられた素子単位比較回路であり、第１
図の実施例に示した比較回路と同一の構成である。各素
子単位比較回路21A〜21Cの端子18A〜Ｃは、負荷電流IL
が所望する電流レベルＩ₁を越えるとローレベルとなる
検出信号Vs₁であり、同様に、端子19A〜ＣはILが他の電
流レベルＩ₂を越えるとローレベルとなる検出信号Vs₂で
ある。そして、端子18A〜ＣはNAND回路22に入力され、
端子19A〜ＣはNAND回路23に入力され、それぞれいずれ
かの端子がローレベルになると、制御回路６に信号が伝
達され、これによりパワー半導体素子の遮断や負荷電流
の制御等の必要な制御が行われる。FIG. 7 shows an embodiment of a power conversion device to which the current detection device of the present invention is applied. That is, the current detection circuit having the configuration shown in the embodiment of FIG. 1 is provided in the lower arm (cathode side arm) of each phase of the three-phase inverter. Areas 21A to 21C surrounded by broken lines are element-unit comparison circuits provided for the respective power semiconductor elements of the lower arm.
The configuration is the same as that of the comparison circuit shown in the embodiment of FIG. Terminals 18A to 18C of the respective element unit comparison circuits 21A to 21C are connected to the load current IL.
There is a detection signal Vs ₁ comprising exceeds the current level I ₁ the desired low level, similarly, the terminal 19A~C is a detection signal Vs ₂ of IL becomes low level exceeds the other current level I ₂ . Then, the terminals 18A to 18C are input to the NAND circuit 22,
The terminals 19A to 19C are input to the NAND circuit 23, and when any one of the terminals goes to a low level, a signal is transmitted to the control circuit 6, whereby necessary control such as shutting off the power semiconductor element and controlling the load current is performed. Done.

図示のように、本実施例では、検出電流抽出回路と素
子単位比較回路は、それぞれ下アームのパワー半導体素
子に対応させて設け、一方MOSFET M₁とＱ₇からなる基準
電流供給回路と、Ｑ₇とカレントミラー回路を構成する
Ｑ₆とダイオードＤ₁〜Ｄ_nと抵抗Ｒから構成される温度
補償回路は、素子単位比較回路21A〜Ｃに対して、共通
に１つ設けられている点である。それぞれの比較回路21
A〜ＣのＭ₂,M₃にはＭ₁と等しいゲート、ソース電圧が印
加される。したがって、本実施例によれば、基準電流供
給回路と温度補償回路を共通にできるので、回路構成を
簡単にできるとともに、低損失化を一層図ることができ
る。As illustrated, in this embodiment, the detection current extraction circuit and the element unit comparison circuit, provided corresponding to the power semiconductor elements of each lower arm, whereas the reference current supply circuit composed of MOSFET M ₁ and Q _7, Q temperature compensation circuit composed of ₇ and a Q ₆ and the diode D ₁ to D _n which constitute the current mirror circuit resistance R is the element unit comparison circuits 21a-c, in that it is provided one common to the is there. Each comparison circuit 21
The M _2, M ₃ of A~C gate equal to M _1, the source voltage is applied. Therefore, according to the present embodiment, since the reference current supply circuit and the temperature compensation circuit can be shared, the circuit configuration can be simplified and the loss can be further reduced.

第８図に、本発明の電流検出回路を適用してなる電力
変換装置の実施例を示す。本実施例は、モータ駆動装置
としてのインバータ装置であり、第５図実施例と同様な
構成の電流検出回路を、３相インバータの各相の下アー
ムに設けたものである。破線で囲んだ領域25A〜Ｃは素
子単位比較回路であり、第５図の実施例に示した電流比
較回路とほぼ同一の構成である。つまり、MOSFET M₂、
Ｍ₃をpnpトランジスタＱ₉、₁₀で置き換えたものであ
る。それらのエミッタ面積はいずれもpnpトランジスタ
Ｑ₈に等しい。トランジスタＱ₉、Ｑ₁₀とそれぞれ電流比
較回路を構成するnpnトランジスタＱ₄、Ｑ₅のエミッタ
面積は（13）式に示した比Ｂ₁:B₂に設定する。また、ト
ランジスタＱ₄のエミッタ面積はトランジスタＱ₃のエミ
ッタ面積と等しいものとする。更に、トランジスタＱ₅
には、第５図の実施例と同様にトランジスタＱ₁₁がスイ
ッチ手段８を介して並列に設けられている。他の相につ
いても同様である。各素子単位比較回路25A〜Ｃにおい
て、端子18A〜ＣはＩLが所望する電流検出レベルＩ₁を
越えるとローレベルとなる比較回路の出力Vs₁であり、
同様に、端子19A〜Ｃは、ILが他の電流レベルＩ₂を越え
るとローレベルとなる、比較回路の出力Vs₂である。FIG. 8 shows an embodiment of a power conversion device to which the current detection circuit of the present invention is applied. The present embodiment is an inverter device as a motor drive device, in which a current detection circuit having the same configuration as that of the embodiment of FIG. 5 is provided in the lower arm of each phase of a three-phase inverter. Areas 25A to 25C surrounded by broken lines are element-by-element comparison circuits, which have almost the same configuration as the current comparison circuit shown in the embodiment of FIG. That is, MOSFET M ₂ ,
The M ₃ is replaced by a pnp transistor Q _{9, 10.} Both their emitter area is equal to the pnp transistor Q _8. The emitter areas of the npn transistors Q ₄ and Q ₅ constituting the current comparison circuit with the transistors Q ₉ and Q ₁₀ are set to the ratio B ₁ : B ₂ shown in the equation (13). The emitter area of the transistor Q ₄ are assumed to be equal to the emitter area of the transistor Q _3. Further, the transistor Q ₅
, The transistor Q ₁₁ similarly to the embodiment of Figure 5 is provided in parallel via switching means 8. The same applies to other phases. In each element unit comparison circuits 25a-c, terminal 18A~C is the output Vs ₁ of the comparator circuit as a low level exceeds the current detection level I ₁ the IL desires,
Similarly, the terminal 19A~C may, IL becomes low level exceeds the other current level I _2, which is the output Vs ₂ of the comparator circuit.

なお、本実施例では、pnpトランジスタＱ₈、ダイオー
ドＤ₁〜ｎ、抵抗Ｒ及び基準電圧源５から構成される温
度補償回路を備えた基準電流供給回路と、抵抗Ｒ₁〜
Ｒ₃、ダイオードDa,Db及びコンパレータ11からなる過熱
検出回路10は、各素子単位比較回路にたいして共通に１
つ設けられている。In this embodiment, a reference current supply circuit including a temperature compensation circuit including a pnp transistor Q ₈ , diodes D _{1 to} n, a resistor R, and a reference voltage source 5 is connected to the resistors R ₁ to R ₁ .
An overheat detection circuit 10 including R ₃ , diodes Da and Db, and a comparator 11 is commonly used for each element-unit comparison circuit.
One is provided.

本実施例の電流検出回路にかかる基本的機能は、第５
図の実施例と同様に、負荷電流ＩLを所望する２段階レ
ベルで検出できるとともに、所定の温度以上になると、
上記２段階の電流検出レベルの内、一方を自動的に下
げ、温度に対してディレーティング機能を持った電流検
出を行うことであり、その原理は前述と同様であるから
説明は省略する。The basic function of the current detection circuit of this embodiment is
As in the embodiment shown in the figure, the load current IL can be detected at a desired two-step level, and when the temperature becomes equal to or higher than a predetermined temperature,
One of the two levels of current detection is automatically lowered to perform current detection having a derating function with respect to temperature. The principle is the same as that described above, and a description thereof will be omitted.

本実施例の特徴は、端子18A〜Ｃで検出される電流レ
ベルＩ₁を、アンドゲート22を介して制御回路６に伝達
し、これをインバータの負荷電流の制御に用いる用にし
た点にある。また、端子19A〜Ｃで検出される電流レベ
ルＩ₂は、アンドゲート26を介してフリップフロップ27
に入力する。フリップフロップ27では、ILがＩ₂を越え
ると制御回路６に信号を送り、各相の上下アームの出力
段素子を全てオフ状態にする。また、フリップフロップ
27のリセット端子Ｒには、クロックパルス28が印加さ
れ、上述のオフ状態をリセットする。このように、本実
施例では、電流検出を行う２段階のレベルの内、小さい
方のＩ₁をインバータの負荷電流の制御用に用い、大き
い方のＩ₂を過電流保護用に用いることが特徴である。The feature of this embodiment is that the current level I ₁ detected by the terminal 18A-C, and transmitted to the control circuit 6 through the AND gate 22, which in that the use for use in the control of the inverter in the load current . The current level I ₂ detected by the terminal 19A~C the flip-flop 27 through the AND gate 26
To enter. In the flip-flop 27, IL signals the control circuit 6 exceeds I _2, to all of the output stage element of each phase of the upper and lower arm-off state. Also flip-flop
A clock pulse 28 is applied to a reset terminal R of 27 to reset the above-mentioned off state. Thus, in this embodiment, among the two levels performing current detection, using I ₁ smaller for controlling the inverter load current, the use of I ₂ larger for overcurrent protection It is a feature.

第７図又は第８図実施例によれば、基本的な特徴であ
る２段階のレベルで電流検出できることから、これを用
いて第９図又は第10図に示すような負荷電流の制御をす
ることができる。まず、第９図では２段階のレベルの
内、小さい方のＩ₁を負荷電流の定電流制御に用い、大
きい方のＩ₂を負荷短絡或いはアーム短絡保護用に用い
るようにした例である。この場合、第７図又は第８図実
施例の制御回路６は、ILが負荷制御レベルＩ₁を越える
と下アームの出力段素子を一旦オフし、その後ある期間
中オフ状態を維持した後、オン状態に復帰させるという
チョッピング制御を行い、ILのピーク値がＩ₁を越えな
いようにする、一方、負荷短絡が発生すると、負荷電流
の上昇は急激でり、一気にＩ₁、Ｉ₂のレベルを越え、出
力段素子の飽和電流値に達する。そこで、ILがＩ₂を越
えた場合、短絡が発生したものとして、制御回路６は各
相の上下アームの出力段素子を全て遮断状態にして、各
出力段素子を保護する。すなわち、従来のように、１つ
のレベルしか電流を検出できない場合、定電流制御に電
流検出回路を適用すると、負荷短絡が発生しても、決め
られた周波数でチョッピング制御を繰り返してしまうこ
とになる。この点、本実施例のように２段階レベルの電
流検出回路を用いて、負荷制御と短絡保護を併用するこ
とにより、短絡時にはインバータを即座にオフ状態にす
ることができ、素子と負荷の破壊を防ぐことができる効
果がある。According to the embodiment shown in FIG. 7 or FIG. 8, since the current can be detected at two levels, which is a basic feature, the load current is controlled as shown in FIG. 9 or FIG. be able to. First, in the FIG. 9 of the two stages of level, using I ₁ smaller in the constant current control of the load current, an example in which to use a I ₂ of greater load short circuit or arm short-circuit protection. In this case, the control circuit 6 of FIG. 7 or FIG. 8 embodiment, once turns off the output stage elements of the lower arm when the IL exceeds the load control level I _1, and maintained a period during the off state in then, perform chopping control that is returned to the oN state, the peak value of IL is not exceed I _1, whereas, when the load short-circuit occurs, rises sharply deli load current, once the level of I _1, I ₂ And reaches the saturation current value of the output stage element. Accordingly, if the IL exceeds I _2, as a short circuit occurs, the control circuit 6 are all disconnected state output stage element of each phase of the upper and lower arms, to protect each output stage element. That is, when a current can be detected only at one level as in the related art, if the current detection circuit is applied to the constant current control, the chopping control is repeated at a determined frequency even if a load short circuit occurs. . In this regard, by using the two-level current detection circuit as in the present embodiment and using both load control and short-circuit protection, the inverter can be immediately turned off when a short-circuit occurs, and the device and the load are destroyed. There is an effect that can be prevented.

一方、第10図では、Ｉ₁を過負荷状態の計測に用い、
Ｉ₂を第９図と同様に短絡保護用に用いることが特徴で
ある。過負荷状態の計測は、ILが過負荷時の電流レベル
Ｉ₁を越える期間を制御回路で計測し、この長さが所定
の期間以上続くことをもって、過負荷状態であることを
検知することができる。一方、負荷短絡の保護について
は前述と同様である。本実施例の制御方式によれば、持
続的な過負荷状態を検出して対応できるとともに、瞬間
的な負荷短絡に対しては瞬時に動作する保護手段を備え
ることで、出力段素子並びに負荷の破壊を防ぐことがで
きる効果がある。On the other hand, in FIG. 10, I ₁ is used for measuring the overload state,
It is characterized by using the I ₂ for short-circuit protection as with Figure 9. Measurement of overload conditions, IL is measured by the control circuit the period exceeding the current level I ₁ the overload, this length with that last more than a predetermined period of time, it is possible to detect that it is overloaded it can. On the other hand, protection against load short-circuit is the same as described above. According to the control method of the present embodiment, it is possible to detect and respond to a continuous overload state, and to provide a protection means that operates instantaneously in response to an instantaneous load short-circuit. This has the effect of preventing destruction.

なお、上記各実施例は、検出レベルを２段階にしたも
のについて示したが、本発明はこれに限らず、必要に応
じて複数段の検出レベルの電流検出回路を含むことはい
うまでもない。その場合は、例えば第１図実施例のＭ₂
（第１のトランジスタ）とＱ₄（第２のトランジスタ）
からなる比較回路を複数設け、第１のトランジスタ又は
第２のトランジスタの主回路電流の通流面積を、所望の
検出レベルに応じて設定すればよい。In each of the above embodiments, the detection level is set to two levels. However, the present invention is not limited to this, and needless to say, includes a current detection circuit having a plurality of detection levels as necessary. . In that case, for example, M _{2 in the} embodiment of FIG.
(First transistor) and Q ₄ (second transistor)
May be provided, and the main circuit current flowing area of the first transistor or the second transistor may be set according to a desired detection level.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、次ぎに述べる
ような効果がある。As described above, the present invention has the following effects.

本発明の電流検出回路によれば、出力段のパワー半導
体素子を流れる電流を、複数の検出レベルで精度良く検
出できる。According to the current detection circuit of the present invention, the current flowing through the power semiconductor element at the output stage can be accurately detected at a plurality of detection levels.

また、温度補償回路を設けたことから、パワー半導体
素子の温度に依存しないで制度よく電流を検出できる。Further, since the temperature compensation circuit is provided, the current can be detected accurately without depending on the temperature of the power semiconductor element.

また、過熱検出回路を設け、所定の温度以上になる
と、比較回路の電流検出レベルの少なくとも１つの検出
レベルを変更するようにしていることから、過熱検出に
より電流検出レベルを自動的に下げるようにすれば、温
度に対してディレーティング機能を持った電流検出を行
うこともできる。Further, since an overheat detection circuit is provided, and at least one of the current detection levels of the comparison circuit is changed when the temperature exceeds a predetermined temperature, the current detection level is automatically reduced by the overheat detection. This makes it possible to perform current detection having a derating function with respect to temperature.

さらに、本発明の電流検出回路を、インバータ等の電
力変換装置の電流検出回路に適用することにより、検出
に必須な機能である温度補償回路と基準電流供給手段
を、各相の電流比較回路に対して共通に１つ設けられば
良く、回路構成を簡単にできるとともに、低損失化を図
ることができる。Furthermore, by applying the current detection circuit of the present invention to a current detection circuit of a power conversion device such as an inverter, a temperature compensation circuit and a reference current supply unit, which are essential functions for detection, are added to a current comparison circuit of each phase. In this case, it is sufficient to provide one in common, so that the circuit configuration can be simplified and the loss can be reduced.

また、電流レベルを２段階とし、小さい方のＩ₁を負
荷電流の定電流制御或いは過負荷の検知等の制御用途に
用い、大きい方のＩ₂を短絡時等の急激な過電流からの
保護用に用いれば、信頼性の高い電力変換装置を実現で
きる。In addition, the current level is set to two levels, and the smaller I ₁ is used for control purposes such as constant current control of load current or detection of overload, and the larger I ₂ is protected from sudden overcurrent such as short circuit. If it is used for a power converter, a highly reliable power converter can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１の実施例の全体構成図、第２図と
第３図は第１図実施例の動作原理を説明するための線
図、第４図は本発明の第２の実施例の全体構成図、第５
図は本発明の第３の実施例の全体構成図、第６図は第５
図実施例の動作原理を説明する線図、第７図は本発明の
第４の実施例の電力変換装置の全体構成図、第８図は本
発明の第５の実施例の電力変換装置の全体構成図、第９
図は第７図又は第８図を用いた負荷電流の制御方法の説
明図、第10図は第７図又は第８図を用いた過負荷状態の
検出方法の説明図である。 １……電源、２……負荷（モータ）、３……駆動回路、
４……制御電源、５……基準電圧回路、６……制御回
路、８……スイッチ手段、10……過熱検出回路、21A〜
Ｃ、25A〜Ｃ……素子単位比較回路、22,23,26……アン
ドゲート、27……フリップフロップ、Ｑ₁……IGBT（パ
ワー半導体素子）、Ｑ₂……IGBT（検出半導体素子）、
Ｑ₃、Ｑ₄、Ｑ₅、Ｑ₆、Ｑ₇、Ｑ₈、Ｑ₉、Ｑ₁₀、Ｑ₁₁……
バイポーラトランジスタ、Ｍ₁、Ｍ₂、Ｍ₃……MOSFET、
Ｄ₁〜Ｄ_n、Da〜Db……ダイオード。1 is an overall configuration diagram of a first embodiment of the present invention, FIGS. 2 and 3 are diagrams for explaining the operation principle of the embodiment of FIG. 1, and FIG. 4 is a second embodiment of the present invention. FIG.
FIG. 6 is an overall configuration diagram of a third embodiment of the present invention, and FIG.
FIG. 7 is a diagram illustrating the operation principle of the embodiment, FIG. 7 is an overall configuration diagram of a power converter of a fourth embodiment of the present invention, and FIG. 8 is a diagram of a power converter of a fifth embodiment of the present invention. Overall configuration diagram, ninth
FIG. 10 is an explanatory diagram of a method of controlling a load current using FIG. 7 or FIG. 8, and FIG. 10 is an explanatory diagram of a method of detecting an overload state using FIG. 7 or FIG. 1 ... power supply, 2 ... load (motor), 3 ... drive circuit,
4 ... Control power supply, 5 ... Reference voltage circuit, 6 ... Control circuit, 8 ... Switch means, 10 ... Overheat detection circuit, 21A ~
C, 25a-c ...... element unit comparison circuit, 22, 23, 26 ...... AND gates, 27 ...... flip-flop, Q ₁ ...... IGBT (power semiconductor device), Q ₂ ...... IGBT (detecting semiconductor element)
_{Q 3, Q 4, Q 5} , Q 6, Q 7, Q 8, Q 9, Q 10, Q 11 ......
Bipolar transistors, M ₁ , M ₂ , M ₃ ... MOSFET
D _{1 to} D _n , Da to Db... Diodes.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 知行 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭55−9243（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Tomoyuki Tanaka 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (56) References JP-A-55-9243 (JP, A)

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】主電源（Ｅ）間に負荷（２）と共に接続し
たパワー半導体素子（Q1）に流れる負荷電流（Ｉ_L）に
応じて変化する第２の電流（Is）を検出する手段（Q2,Q
3）と、基準電流（Ir）を流す手段（Q7,M1）と、制御電
源（Vcc）に接続され前記第２の電流と前記基準電流を
比較する比較手段（Q4とM2,或はQ5とM3）を備えたパワ
ー半導体素子の電流検出回路において、 前記比較手段は複数対の第１のトランジスタと第２のト
ランジスタを前記制御電源に直列接続し、その各第１と
第２のトランジスタの各共通接続点の電位をそれぞれ前
記負荷電流の検出信号としてなる複数の比較手段とする
ともに、 前記複数の第１又は第２トランジスタに流れる電流にか
かる通流面積の比が、その各トランジスタを含む前記比
較手段で検出すべき前記負荷電流の値から前記第２の電
流が通流するに必要な負荷電流値を引いた値の比に応じ
て設定されてなることを特徴とするパワー半導体素子の
電流検出回路。A means for detecting a second current (Is) that varies according to a load current (I _L ) flowing through a power semiconductor element (Q1) connected between a main power supply (E) and a load (2). Q2, Q
3), means (Q7, M1) for flowing a reference current (Ir), and comparison means (Q4 and M2 or Q5 connected to a control power supply (Vcc) for comparing the second current with the reference current. M3), wherein the comparing means connects a plurality of pairs of the first transistor and the second transistor in series to the control power source, and each of the first and second transistors A plurality of comparison means each using the potential of a common connection point as a detection signal of the load current, and a ratio of a flow area applied to a current flowing through the plurality of first or second transistors includes the respective transistors. The current of the power semiconductor element is set according to a ratio of a value obtained by subtracting a load current value required for the second current to flow from the value of the load current to be detected by the comparing means. Detection circuit. 【請求項２】請求項１に記載のパワー半導体素子の電流
検出回路において、 前記複数の第１トランジスタに流れる電流にかかる通流
面積の比が、その各トランジスタを含む前記比較手段で
検出すべき前記負荷電流の値から前記第２の電流が通流
するに必要な負荷電流値を引いた値の比に合わせて設定
され、前記各第２トランジスタに流れる電流にかかる通
流面積が同一に設定されてなることを特徴とするパワー
半導体素子の電流検出回路。2. The current detection circuit for a power semiconductor device according to claim 1, wherein a ratio of a current flowing area to a current flowing through the plurality of first transistors is to be detected by the comparing means including each of the transistors. It is set in accordance with a ratio of a value obtained by subtracting a load current value required for the second current to flow from the value of the load current, and a flow area applied to a current flowing in each of the second transistors is set to be the same. A current detection circuit for a power semiconductor device, comprising: 【請求項３】請求項１に記載のパワー半導体素子の電流
検出回路において、 前記複数の第１のトランジスタに流れる電流にかかる通
流面積が同一に設定され、前記各第２のトランジスタに
流れる電流にかかる通流面積の比が、その各第２トラン
ジスタを含む前記比較手段で検出すべき前記負荷電流の
値から前記第２の電流が通流するに必要な負荷電流値を
引いた値の比の逆数に合わせて設定されてなることを特
徴とするパワー半導体素子の電流検出回路。3. The current detection circuit for a power semiconductor device according to claim 1, wherein a current flowing area of the current flowing through the plurality of first transistors is set to be the same, and a current flowing through each of the second transistors is set. Is a ratio of a value obtained by subtracting a load current value required for the second current to flow from the value of the load current to be detected by the comparing means including the respective second transistors. A current detection circuit for a power semiconductor device, wherein the current detection circuit is set according to the reciprocal of 【請求項４】主電源（Ｅ）間に負荷（２）と共に接続し
たパワー半導体素子（Q1）に流れる負荷電流（Ｉ_L）に
応じて変化する第２の電流（Is）を検出する手段（Q2,Q
3）と、基準電流（Ir）を流す手段（Q7,M1）と、制御電
源（Vcc）に接続された前記第２の電流と前記基準電流
を比較する比較手段（Q4とM2,或はQ5とM3）を備えたパ
ワー半導体素子の電流検出回路において、 温度に応じて抵抗値が変化する音度感応素子を有し、該
素子を用いて前記基準電流を温度変化に対して予め設定
した電流値だけ変化させる温度補償手段を備えるととも
に、 前記比較手段は、前記第２の電流と上記温度補償手段を
用いて変更した基準電流とを比較することを特徴とする
パワー半導体素子の電流検出回路。4. A means for detecting a second current (Is) that varies according to a load current (I _L ) flowing through a power semiconductor element (Q1) connected between a main power supply (E) and a load (2). Q2, Q
3), means (Q7, M1) for flowing a reference current (Ir), and comparison means (Q4 and M2 or Q5) for comparing the second current connected to a control power supply (Vcc) with the reference current. And a current detection circuit for a power semiconductor device comprising M3), comprising a tone-sensitive element whose resistance value changes according to temperature, and using the element to set the reference current to a preset current with respect to temperature change. A current detecting circuit for a power semiconductor device, comprising: a temperature compensating means for changing only a value; and the comparing means comparing the second current with a reference current changed by using the temperature compensating means. 【請求項５】請求項４に記載のパワー半導体素子の電流
検出回路において、 前記温度補償手段は、前記第２の電流が通流するに必要
な負荷電流値が温度に依存して変化する値に比例して、
前記基準電流を変化させることを特徴とするパワー半導
体素子の電流検出回路。5. The current detection circuit for a power semiconductor device according to claim 4, wherein said temperature compensating means is a value for changing a load current value required for passing said second current to vary depending on temperature. In proportion to
A current detection circuit for a power semiconductor device, wherein the reference current is changed. 【請求項６】主電源（Ｅ）間に負荷（２）と共に接続し
たパワー半導体素子（Q1）に流れる負荷電流（Ｉ_L）に
応じて変化する第２の電流（Is）を検出する手段（Q2,Q
3）と、基準電流（Ir）を流す手段（Q7,M1）と、制御電
源（Vcc）に接続された前記第２の電流と前記基準電流
を比較する比較手段（Q4とM2,或はQ5とM3）を備えたパ
ワー半導体素子の電流検出回路において、 前記比較手段は前記第２の電流に応じた電流を流す第１
のトランジスタと前記基準電流に応じた電流を流す第２
のトランジスタを直列接続し、前記第１と第２のトラン
ジスタの共通接続点の電位を前記負荷電流の検出信号と
して出力するとともに、 上記第１と第２のトランジスタの共通接続点と前記制御
電源の一方の電極間にスイッチ手段を含む電流通電手段
を備えるとともに、 前記パワー半導体素子の温度に相当する温度を検出して
その温度が予め設定した温度以上の時に前記スイッチ手
段をオン、或はオフする過熱検出手段を設けたことを特
徴とするパワー半導体素子の電流検出回路。6. A means for detecting a second current (Is) that changes in accordance with a load current (I _L ) flowing through a power semiconductor element (Q1) connected between a main power supply (E) and a load (2). Q2, Q
3), means (Q7, M1) for flowing a reference current (Ir), and comparison means (Q4 and M2 or Q5) for comparing the second current connected to a control power supply (Vcc) with the reference current. And M3), wherein the comparing means includes a first current flowing a current corresponding to the second current.
And a second transistor for supplying a current corresponding to the reference current.
Are connected in series, and the potential of the common connection point of the first and second transistors is output as a detection signal of the load current, and the common connection point of the first and second transistors is connected to the control power supply. A current passing means including a switch means is provided between one of the electrodes, and a temperature corresponding to the temperature of the power semiconductor element is detected, and when the temperature is equal to or higher than a preset temperature, the switch means is turned on or off. A current detection circuit for a power semiconductor element, comprising overheat detection means. 【請求項７】請求項６に記載のパワー半導体素子の電流
検出回路において、 前記電流通電手段を前記第１のトランジスタに並列に備
えるとともに、前記過熱検出手段は温度が予め設定した
温度以上の時に前記スイッチ手段をオンして、前記第２
の電流と比較すべき前記基準電流の一部をバイパスさせ
ることを特徴とするパワー半導体素子の電流検出回路。7. A current detection circuit for a power semiconductor device according to claim 6, wherein said current supply means is provided in parallel with said first transistor, and said overheat detection means is provided when the temperature is higher than a preset temperature. Turning on the switch means,
A current detection circuit for a power semiconductor device, wherein a part of the reference current to be compared with the current is bypassed. 【請求項８】請求項６に記載のパワー半導体素子の電流
検出回路において、 前記電流通電手段は前記スイッチ手段と定電流手段を直
列に接続してなるとともに、該電流通電手段を前記第２
のトランジスタに並列に備え、前記比較手段は前記基準
電流に上記定電流手段が流す電流を加えた電流値と前記
第２の電流を比較するとともに、 前記過熱検出手段は温度が予め設定した温度以上の時に
前記スイッチ手段をオフすることを特徴とするパワー半
導体素子の電流検出回路。8. The current detection circuit for a power semiconductor device according to claim 6, wherein said current supply means comprises a series connection of said switch means and a constant current means, and said current supply means is connected to said second current supply means.
The comparing means compares the second current with a current value obtained by adding the current flowing by the constant current means to the reference current, and the overheat detecting means has a temperature equal to or higher than a preset temperature. A current detecting circuit for a power semiconductor element, wherein the switching means is turned off at the time of (i). 【請求項９】複数のパワー半導体素子をブリッジ接続し
てなる電力変換主回路と、前記各パワー半導体素子と同
一の半導体基板上に形成された電流検出回路とを備えて
なり、この電流検出回路により前記各パワー半導体素子
に流れる負荷電流を検出し、この検出電流が予め定めら
れた過負荷レベルと負荷制御レベルを越えたとき、それ
ぞれ検出信号を出力するようにしてなる電力変換装置に
おいて、 前記電流検出回路が、前記電力変換主回路の陰極側アー
ムの各パワー半導体素子に対応させてそれぞれ設けられ
た検出電流抽出回路および素子単位比較回路と、これら
の検出電流抽出回路および素子単位比較回路に対して共
通に設けられた基準電流供給回路および温度補償回路と
を含んでなり、 前記各素子単位比較回路が、直列接続された複数対の第
１と第２のトランジスタを制御電源に接続し、その第１
と第２のトランジスタの共通接続点の電位を前記検出信
号としてなる複数の比較回路からなり、 前記各検出電流抽出回路が、前記陰極側アームのパワー
半導体素子と同一特性を有する検出用半導体素子と、前
記各比較回路の第２のトランジスタにカレントミラー結
合されてなる第４のトランジスタとを有し、この第４の
トランジスタの主回路を前記検出用半導体素子の主回路
を介して前記パワー半導体素子に並列接続し、前記第４
のトランジスタの制御電極をこのトランジスタと前記検
出用半導体素子との接続点に接続し、前記検出用半導体
素子の制御電極を前記パワー半導体素子の制御電極に接
続してなり、 前記基準電流供給回路が、前記各素子単位比較回路の第
１のトランジスタにカレントミラー結合されてなる第３
のトランジスタを有し、この第３のトランジスタから各
第１のトランジスタを介して対応する第２のトランジス
タの主回路に、それぞれ前記過負荷レベルと負荷制御レ
ベルとに応じた所定の基準電流を通流するものとしてな
り、 前記温度補償回路が、前記第３のトランジスタの主回路
に挿入接続された第５のトランジスタと、この第５のト
ランジスタにカレントミラー結合された第６のトランジ
スタとを含んでなり、この第６のトランジスタの主回路
を周囲温度に応じて抵抗値が変化する温度感応素子を介
して定電圧源に接続してなり、 前記各素子単位比較回路の２個の第１のトランジスタの
主回路電流にかかる通流面積の比が、その各トランジス
タにかかる前記過負荷レベルと負荷制御レベルから、そ
れぞれ前記第４のトランジスタがオンするに必要なオフ
セット電流を引いた値の比に合わせて設定され、前記第
２のトランジスタの主回路電流にかかる通流面積が同一
に設定されてなることを特徴とする電力変換装置。9. A power conversion main circuit comprising a plurality of power semiconductor elements connected in a bridge, and a current detection circuit formed on the same semiconductor substrate as the power semiconductor elements. A power converter that detects a load current flowing through each of the power semiconductor elements, and outputs a detection signal when the detected current exceeds a predetermined overload level and a predetermined load control level. A current detection circuit includes a detection current extraction circuit and an element unit comparison circuit provided corresponding to each power semiconductor element of the cathode side arm of the power conversion main circuit, and a detection current extraction circuit and an element unit comparison circuit. A reference current supply circuit and a temperature compensation circuit provided in common with each other, wherein each of the element unit comparison circuits is connected in series. It connects the first and second transistors of the pair to the control power supply, a first
And a plurality of comparison circuits that use the potential of a common connection point of the second transistor as the detection signal, wherein each of the detection current extraction circuits has a detection semiconductor element having the same characteristics as the power semiconductor element of the cathode side arm. A fourth transistor which is current-mirror-coupled to a second transistor of each of the comparison circuits. Connected in parallel to the fourth
A control electrode of the transistor is connected to a connection point between the transistor and the semiconductor element for detection, and a control electrode of the semiconductor element for detection is connected to a control electrode of the power semiconductor element. A third transistor which is current-mirror-coupled to the first transistor of each element-unit comparison circuit.
A predetermined reference current corresponding to the overload level and the load control level is passed from the third transistor to the main circuit of the corresponding second transistor via each first transistor. The temperature compensation circuit includes a fifth transistor inserted and connected to a main circuit of the third transistor, and a sixth transistor current mirror-coupled to the fifth transistor. The main circuit of the sixth transistor is connected to a constant voltage source via a temperature-sensitive element whose resistance value changes according to the ambient temperature, and the two first transistors of each element unit comparison circuit The ratio of the area of the current flowing to the main circuit current is determined by the overload level and the load control level applied to each transistor. It is set according to the ratio of the value obtained by subtracting the offset current required to power conversion apparatus characterized by flowing area according to the main circuit current of the second transistor is set to the same. 【請求項１０】請求項９に記載の電力変換装置におい
て、前記過負荷レベルが前記アーム短絡保護に対応する
値であり、前記負荷制御レベルがチョッパー制御にかか
る定電流値であることを特徴とする電力変換装置。10. The power converter according to claim 9, wherein said overload level is a value corresponding to said arm short-circuit protection, and said load control level is a constant current value for chopper control. Power converter. 【請求項１１】請求項９に記載の電力変換装置におい
て、前記過負荷レベルが前記アーム短絡保護に対応する
値であり、前記負荷制御レベルがチョッパー制御電流が
一定回数以上所定の電流レベルを越えたときに過負荷と
判定する値であることを特徴とする電力変換装置。11. The power converter according to claim 9, wherein the overload level is a value corresponding to the arm short-circuit protection, and the load control level is such that the chopper control current exceeds a predetermined current level for a certain number of times or more. A power converter characterized in that the value is determined to be an overload when the power conversion is performed.