JPH06165062A - オンスクリーンディスプレイ装置 - Google Patents
オンスクリーンディスプレイ装置Info
- Publication number
- JPH06165062A JPH06165062A JP4337878A JP33787892A JPH06165062A JP H06165062 A JPH06165062 A JP H06165062A JP 4337878 A JP4337878 A JP 4337878A JP 33787892 A JP33787892 A JP 33787892A JP H06165062 A JPH06165062 A JP H06165062A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- shift clock
- clock
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 オンスクリーンディスプレイ装置に設けられ
るシフトレジスタのシフトクロックを高速化することな
くフォントデータの送り出しを2倍にする。 【構成】 シフトクロックSCが入力され、このシフト
クロックに同期してフォントデータD1を送り出す第1
のシフトレジスタ11と、シフトクロックSCをインバ
ータ14で反転した信号SC′が入力され、この反転シ
フトクロックに同期してフォントデータD2を送り出す
第2のシフトレジスタ11と、第1及び第2の各シフト
レジスタから出力される出力画像信号を合成して出力画
像信号DOを出力する出力合成回路13とを備え、シフ
トクロックSCの1周期で2倍のフォントデータの送り
出しを可能とする。
るシフトレジスタのシフトクロックを高速化することな
くフォントデータの送り出しを2倍にする。 【構成】 シフトクロックSCが入力され、このシフト
クロックに同期してフォントデータD1を送り出す第1
のシフトレジスタ11と、シフトクロックSCをインバ
ータ14で反転した信号SC′が入力され、この反転シ
フトクロックに同期してフォントデータD2を送り出す
第2のシフトレジスタ11と、第1及び第2の各シフト
レジスタから出力される出力画像信号を合成して出力画
像信号DOを出力する出力合成回路13とを備え、シフ
トクロックSCの1周期で2倍のフォントデータの送り
出しを可能とする。
Description
【0001】
【産業上の利用分野】本発明はテレビジョン等の走査型
画像表示装置にチャンネル番号等の異種画像を表示する
ためのオンスクリーンディスプレイ装置(以下、OSD
と称する)に関する。
画像表示装置にチャンネル番号等の異種画像を表示する
ためのオンスクリーンディスプレイ装置(以下、OSD
と称する)に関する。
【0002】
【従来の技術】テレビジョン等の走査形画像表示装置に
異種画像を表示させるためのOSDには、画像データに
対して異種画像データを送り出すためのシフトレジスタ
が設けられる。従来、この種のシフトレジスタは、図3
のようにシフトレジスタ21に対してシフトクロックS
Cを入力させ、かつこのシフトレジスタ21に対して異
種画像のフォントデータDを送り出すことで、シフトク
ロックSCに同期したデータを出力画像信号DOとして
出力するように構成されている。したがって、このシフ
トレジスタにおいては、シフトクロックSCの1周期で
1フォントデータDの1ドットに対応する1ビットデー
タを送り出している。
異種画像を表示させるためのOSDには、画像データに
対して異種画像データを送り出すためのシフトレジスタ
が設けられる。従来、この種のシフトレジスタは、図3
のようにシフトレジスタ21に対してシフトクロックS
Cを入力させ、かつこのシフトレジスタ21に対して異
種画像のフォントデータDを送り出すことで、シフトク
ロックSCに同期したデータを出力画像信号DOとして
出力するように構成されている。したがって、このシフ
トレジスタにおいては、シフトクロックSCの1周期で
1フォントデータDの1ドットに対応する1ビットデー
タを送り出している。
【0003】
【発明が解決しようとする課題】このように従来のOS
Dのシフトレジスタでは、1ビットデータの送り出しに
シフトクロックの1周期が必要とされるため、フォント
データによる画像精度を高める場合、例えばフォントの
ドットを1/2にするような場合には、シフトクロック
の周期を1/2にしなければならない。このため、高速
なシフトクロックが要求され、この高速化を満たすため
にはシフトクロック回路の高精度化が必要となり、回路
構成が複雑になってデバイスの面積の増大をまねき、か
つ低電圧動作への移行が難しくなるという問題がある。
本発明の目的は、シフトクロックを高速化することなく
データの送り出し速度を高めることが可能なOSDを提
供することにある。
Dのシフトレジスタでは、1ビットデータの送り出しに
シフトクロックの1周期が必要とされるため、フォント
データによる画像精度を高める場合、例えばフォントの
ドットを1/2にするような場合には、シフトクロック
の周期を1/2にしなければならない。このため、高速
なシフトクロックが要求され、この高速化を満たすため
にはシフトクロック回路の高精度化が必要となり、回路
構成が複雑になってデバイスの面積の増大をまねき、か
つ低電圧動作への移行が難しくなるという問題がある。
本発明の目的は、シフトクロックを高速化することなく
データの送り出し速度を高めることが可能なOSDを提
供することにある。
【0004】
【課題を解決するための手段】本発明は、シフトクロッ
クが入力され、このシフトクロックに同期してフォント
データを送り出す第1のシフトレジスタと、前記シフト
クロックの反転信号が入力され、この反転シフトクロッ
クに同期してフォントデータを送り出す第2のシフトレ
ジスタと、第1及び第2の各シフトレジスタから出力さ
れる出力画像信号を合成する出力合成回路とを備える。
クが入力され、このシフトクロックに同期してフォント
データを送り出す第1のシフトレジスタと、前記シフト
クロックの反転信号が入力され、この反転シフトクロッ
クに同期してフォントデータを送り出す第2のシフトレ
ジスタと、第1及び第2の各シフトレジスタから出力さ
れる出力画像信号を合成する出力合成回路とを備える。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の構成を示すブロック図で
ある。第1のシフトレジスタ11と第2のシフトレジス
タ12を並列に配置し、各シフトレジスタ11,12の
出力を出力合成回路13において合成し、出力画像信号
DOを得るようにする。前記第1及び第2のシフトレジ
スタ11,12にはそれぞれフォントデータDがセット
される。更に、第1のシフトレジスタ11にはシフトク
ロックSCが入力され、第2のシフトレジスタ12には
前記シフトクロックSCがインバータ14で反転された
クロックSC′が入力される。また、前記出力合成回路
13では第1及び第2の各シフトレジスタ11,12か
らの出力信号の排他的論理和がとられ、出力画像信号D
Oとして出力される。
る。図1は本発明の一実施例の構成を示すブロック図で
ある。第1のシフトレジスタ11と第2のシフトレジス
タ12を並列に配置し、各シフトレジスタ11,12の
出力を出力合成回路13において合成し、出力画像信号
DOを得るようにする。前記第1及び第2のシフトレジ
スタ11,12にはそれぞれフォントデータDがセット
される。更に、第1のシフトレジスタ11にはシフトク
ロックSCが入力され、第2のシフトレジスタ12には
前記シフトクロックSCがインバータ14で反転された
クロックSC′が入力される。また、前記出力合成回路
13では第1及び第2の各シフトレジスタ11,12か
らの出力信号の排他的論理和がとられ、出力画像信号D
Oとして出力される。
【0006】図2は図1の構成の動作を説明するための
タイミングチャートである。シフトクロックSCの波形
の立ち下がりで第1のシフトレジスタ11から出力され
るデータD1が図のようにA〜Fと変化されるとする。
これらのデータD1は例えば、波形D1′であるとす
る。一方、第2のシフトレジスタ12にはシフトクロッ
クSCの反転信号SC′が加わり、その立ち下がりで第
2のシフトレジスタ12のデータD2がA′〜G′のよ
うに変化するものとする。これらのデータD2は例えば
波形D2′のようになるとする。そして、これらの出力
データの波形D1′とD2′とが出力合成回路13で排
他的論理和されると、出力画像信号DOは波形DOのよ
うになる。
タイミングチャートである。シフトクロックSCの波形
の立ち下がりで第1のシフトレジスタ11から出力され
るデータD1が図のようにA〜Fと変化されるとする。
これらのデータD1は例えば、波形D1′であるとす
る。一方、第2のシフトレジスタ12にはシフトクロッ
クSCの反転信号SC′が加わり、その立ち下がりで第
2のシフトレジスタ12のデータD2がA′〜G′のよ
うに変化するものとする。これらのデータD2は例えば
波形D2′のようになるとする。そして、これらの出力
データの波形D1′とD2′とが出力合成回路13で排
他的論理和されると、出力画像信号DOは波形DOのよ
うになる。
【0007】これにより、得られる波形DOの出力画像
信号は、結果としてシフトクロックSCの立ち下がり
と、立ち上がり(シフトクロック反転信号の立ち下が
り)のそれぞれにおいてデータを送り出すことになるた
め、1クロックに対し2ビットのデータを送ることが可
能となる。したがって、シフトクロックを高速化するこ
となく、即ちデバイスの速度を上げずに2倍のデータを
送り出すことが可能となる。
信号は、結果としてシフトクロックSCの立ち下がり
と、立ち上がり(シフトクロック反転信号の立ち下が
り)のそれぞれにおいてデータを送り出すことになるた
め、1クロックに対し2ビットのデータを送ることが可
能となる。したがって、シフトクロックを高速化するこ
となく、即ちデバイスの速度を上げずに2倍のデータを
送り出すことが可能となる。
【0008】
【発明の効果】以上説明したように本発明は、シフトク
ロックに同期する第1のシフトレジスタと、シフトクロ
ックの反転信号に同期する第2のシフトレジスタと、こ
れらシフトレジスタの出力を合成する回路とを備えるこ
とで、シフトクロックの1周期に2ビットの異種画像の
データを送り出すことが可能となり、シフトクロックを
高速化しなくとも2倍の密度のデータを得ることがで
き、OSDの構成を複雑化することなくデータの送り出
し速度を高めることができる効果がある。
ロックに同期する第1のシフトレジスタと、シフトクロ
ックの反転信号に同期する第2のシフトレジスタと、こ
れらシフトレジスタの出力を合成する回路とを備えるこ
とで、シフトクロックの1周期に2ビットの異種画像の
データを送り出すことが可能となり、シフトクロックを
高速化しなくとも2倍の密度のデータを得ることがで
き、OSDの構成を複雑化することなくデータの送り出
し速度を高めることができる効果がある。
【図面の簡単な説明】
【図1】本発明のOSDの要部の構成を示すブロック回
路図である。
路図である。
【図2】図1の回路の動作を説明するためのタイミング
図である。
図である。
【図3】従来のOSDの一部の構成を示すブロック回路
図である。
図である。
【符号の説明】 11 第1のシフトレジスタ 12 第2のシフトレジスタ 13 出力合成回路 14 インバータ SC シフトクロック D フォントデータ DO 出力画像信号
Claims (1)
- 【請求項1】 シフトレジスタに入力されるシフトクロ
ックに同期して異種画像のフォントデータを出力画像信
号として送り出すオンスクリーンディスプレイ装置にお
いて、前記シフトクロックが入力され、このシフトクロ
ックに同期して前記フォントデータを送り出す第1のシ
フトレジスタと、前記シフトクロックの反転信号が入力
され、この反転シフトクロックに同期して前記フォント
データを送り出す第2のシフトレジスタと、前記第1及
び第2の各シフトレジスタから出力される出力画像信号
を合成する出力合成回路とを備えることを特徴とするオ
ンスクリーンディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4337878A JPH06165062A (ja) | 1992-11-26 | 1992-11-26 | オンスクリーンディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4337878A JPH06165062A (ja) | 1992-11-26 | 1992-11-26 | オンスクリーンディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06165062A true JPH06165062A (ja) | 1994-06-10 |
Family
ID=18312845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4337878A Pending JPH06165062A (ja) | 1992-11-26 | 1992-11-26 | オンスクリーンディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06165062A (ja) |
-
1992
- 1992-11-26 JP JP4337878A patent/JPH06165062A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920000455B1 (ko) | 인터페이스 장치 | |
EP0125768B1 (en) | Method and apparatus for generating phase locked digital clock signals | |
JPH06165062A (ja) | オンスクリーンディスプレイ装置 | |
JPH01175374A (ja) | 画像情報連携表示方式 | |
JPH08179747A (ja) | 字体生成装置 | |
KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
JP3909965B2 (ja) | 映像信号周波数変換装置 | |
KR920009008B1 (ko) | 온 스크린 표시 시스템 | |
JP2811195B2 (ja) | 表示装置 | |
JP4239475B2 (ja) | 走査線変換装置 | |
GB2151824A (en) | Video display control apparatus | |
JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
KR100874644B1 (ko) | 데이터 전송장치 및 방법 | |
JP2521651Y2 (ja) | 画像表示装置の表示回路 | |
SU711569A1 (ru) | Устройство дл выделени кода | |
JPS6212284A (ja) | 信号処理回路 | |
JPH05341750A (ja) | データ処理装置用ディスプレイの表示制御装置 | |
KR930000996B1 (ko) | 그래픽 콘트롤러 | |
JPS6012634B2 (ja) | Crtデイスプレイ制御装置 | |
JPS6276869A (ja) | 同期分離回路 | |
RU1795445C (ru) | Устройство дл отображени информации на экране электронно-лучевого индикатора | |
KR940010429B1 (ko) | 동기신호 발생장치 | |
KR0143124B1 (ko) | 타이밍의 조정 가능한 비디오 신호 생성기 | |
JPS60588A (ja) | コピ−装置の制御方式 | |
JP2631221B2 (ja) | Crt表示制御装置 |