JP3058103B2 - 映像ミュート信号発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パーソナルコン
ピュータやエンジニアリングワークステーション等のＶ
ＧＡ、ＸＧＡ等と称される映像信号を、液晶やブラウン
管等の表示装置に表示する際に、垂直帰線期間に不要な
信号が表示されないようにするためのミュート信号を発
生する場合等に用いて好適な映像ミュート信号発生回路
に関する。

【０００２】

【従来の技術】従来の映像信号処理では、垂直帰線期間
に不要信号が表示されないようにするために、一般に垂
直同期信号を利用して映像信号にミュート処理を施して
いる。これにより例えば表示画面上の上部や下部を黒色
表示としたりして、不要信号の表示を避けて使用者へ与
える違和感を回避するようにしている。

【０００３】このようなミュート処理は、パーソナルコ
ンピュータやエンジニアリングワークステーション等の
ＶＧＡ、ＸＧＡ等と称される映像信号は通常のテレビジ
ョン信号のように統一規格化されておらず、例えば表示
ドット数が６４０×４８０、８００×６００、１０２４
×７６８、１２８０×１０２４等のように種々の方式が
存在しており、水平走査線数や水平及び垂直の同期周波
数、表示画像の縦横比等も各方式間で異なるために必要
となっている。

【０００４】また、映像ミュート信号の発生方法として
は種々の方法が提案されており、例えば、特開昭６３−
９３８４号公報、特開昭６３−９３８３号公報、特開昭
６２−２００８８１号公報に開示される技術があるが、
いずれも画像蓄積媒体の未記録時や記録媒体の回転数不
安定期間に映像ミュートを行うというものであり、垂直
同期信号が伝送路上で遅延した場合に垂直帰線期間の映
像ミュート処理を良好に行う提案はなされていない。

【０００５】次に従来の垂直帰線期間の映像ミュート信
号発生回路の一例を図面を用いて説明する。図４は従来
の垂直帰線期間の映像ミュート信号発生回路の回路構成
図、図５は上記映像ミュート信号発生回路の動作タイミ
ング図である。

【０００６】図４において、ＶＤ信号９と表示している
のが垂直同期信号、ＨＤ信号１０と表示しているのが水
平同期信号（以下、同様）である。ＶＤ信号９は判別回
路２１により電圧レベルの高低を判定することにより信
号の有無を認識し、判別後ＶＤ信号２４として出力す
る。

【０００７】この判別後ＶＤ信号２４は、遅延回路２２
とＨＤ信号１０とによって１水平同期期間または１水平
同期期間以上に遅延させ、遅延ＶＤ信号２５として次段
のＯＲ回路２３へ出力する。ＯＲ回路２３は判別後ＶＤ
信号２４と遅延ＶＤ信号２５とのＯＲをとり、映像ミュ
ート信号２６として出力する。このように構成する理由
は、映像ミュート信号２６が判別後ＶＤ信号２４の終了
後もしばらく継続するようにして映像ミュート動作に余
裕を持たせ、不要信号の表示を充分に抑圧するためであ
る。

【０００８】次に上記のように構成された映像ミュート
信号発生回路の動作タイミングを図５を用いて説明す
る。図５において、（ａ）はＨＤ信号１０、（ｂ）はＶ
Ｄ信号９であり、このＶＤ信号９は図示のように、判別
回路２１により電圧レベルの高低を判定するしきい値Ｖ
ｔｈで判別して（ｃ）の判別後ＶＤ信号２４を生成す
る。

【０００９】この図５では遅延回路２２の遅延時間量が
１水平同期期間の場合を例示しているが、遅延回路２２
とＨＤ信号１０とにより遅延ＶＤ信号２５を（ｄ）のご
とく生成する。次に、ＯＲ回路２３によって、判別後Ｖ
Ｄ信号２４と遅延ＶＤ信号２５とのＯＲがとられ、図５
（ｅ）に示すように映像ミュート信号２６を得ている。

【００１０】このように従来の方法では、ＶＤ信号９と
ＨＤ信号１０とから生成した映像ミュート信号２６は、
図５に示すようにＶＤ信号９の終了後もｔｄ２の期間は
継続するようにして、映像ミュート動作に余裕を持た
せ、不要信号の表示を充分に抑圧するように構成してい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た従来の垂直帰線期間の映像ミュート信号発生回路で
は、垂直同期信号の終了時に映像ミュート動作に余裕を
持たせ不要信号の表示を充分に抑圧するように構成して
いるが、以下に述べる問題点があった。

【００１２】その問題点とは、一般に液晶やブラウン管
等の映像表示装置とパーソナルコンピュータやエンジニ
アリングワークステーション等のＶＧＡ、ＸＧＡ等の映
像信号源は接続ケーブル等に代表される伝送路によって
接続されるが、この伝送路上での信号の時間遅延劣化に
対して、良好な映像ミュート特性が得られないというこ
とである。

【００１３】ＶＧＡ、ＸＧＡ等の映像信号源は、一般に
映像情報であるＲＧＢ信号と水平同期信号、垂直同期信
号で構成され、ＲＧＢ信号は比較的ランダムな信号、水
平同期信号は約１５ＫＨｚから４０ＫＨｚ程度の比較的
くり返し周期が短い信号であるが、垂直同期信号はくり
返し周期が約６０Ｈｚから１５０Ｈｚ程度と長く、しか
も垂直帰線期間のみに現れる休み期間の長いパルス信号
であるため、伝送路上での時間遅延劣化の影響を最も大
きく受ける。

【００１４】伝送路上での時間遅延劣化は、例えば接続
ケーブル等の接続距離が長くなった場合等に、浮遊容量
や信号線の抵抗値および誘導成分の影響が増加していき
時間遅延劣化も増加する。次に、この劣化に対して従来
では良好な映像ミュート特性が得られないということを
図５を用いて説明する。

【００１５】伝送路上での時間遅延劣化を受けたＶＤ信
号９は図５（ｂ）に示すように立上がりと立ち下がりが
なまったパルス波形となり、この信号を判別回路２１に
より電圧レベルの高低を判定するしきい値Ｖｔｈで判別
して（ｃ）の判別後ＶＤ信号２４を生成する。

【００１６】この判別結果である判別後ＶＤ信号２４は
図５（ｃ）のような波形となり、図示から明らかなよう
に、ＶＤ信号９終了後はｔｄ２の期間の映像ミュート動
作余裕を持っているが、ＶＤ信号９の開始時点ではｔ６
からｔ７の期間、すなわちｔｄ１の遅延を生じてしま
い、このｔｄ１の期間は映像ミュート処理が行われず、
不要信号の表示を充分に抑圧することができない。

【００１７】ここで、しきい値Ｖｔｈの判定電圧レベル
を低く設定して判別回路２１の動作速度を早くすること
も考えられるが、原理的に時間遅延劣化の影響を皆無と
することはできず、従来の映像ミュート信号発生回路で
は、この問題の根本的な解決策を得ることは困難であ
る。

【００１８】また、ＶＤ信号９とＨＤ信号１０から固定
長のパルス信号を生成して、ＶＤ信号９の開始時と終了
時の両方に時間余裕を持たせた映像ミュート信号を得る
ことも可能ではあるが、前に述べたようにＶＧＡ、ＸＧ
Ａ等の映像信号は通常のテレビジョン信号のように統一
規格化されておらず、種々の方式が存在しており、水平
走査線数も各方式間で異なるために、上記の方法では全
てのＶＧＡ、ＸＧＡ信号に対応することは困難である。

【００１９】そこで本発明の目的は、垂直同期信号終了
時点において映像ミュート信号を継続してミュート余裕
を持つのみでなく、垂直同期信号開始時点以前にも映像
ミュート信号を発生させて垂直同期信号の時間遅延劣化
に対して常に良好な映像ミュート動作が可能で、なおか
つ映像信号の水平走査線数に依存せず全てのＶＧＡ、Ｘ
ＧＡ信号に対応することが可能な映像信号垂直帰線期間
の映像ミュート信号発生回路を提供することにある。

【００２０】

【課題を解決するための手段】本発明においては、上記
目的を達成するために請求項１記載の発明は、映像信号
における垂直同期期間にハイレベルとなる垂直同期信号
（ＶＤ信号）と水平同期期間にハイレベルとなる水平同
期信号（ＨＤ信号）が入力され、ＶＤ信号をＨＤ信号の
立ち上がり時刻ｔ０で１水平同期期間遅延させこの時刻
ｔ０で立ち上がる第１ミュート信号を生成し、第１ミュ
ート信号をさらにＨＤ信号の時刻ｔ０の次の時刻の立ち
下がり時刻ｔ１で遅延および反転させた波形ｄを生成
し、第１のミュート信号と波形ｄのＮＡＮＤ論理をとっ
たラッチタイミング信号を生成し、時刻ｔ１の次時刻に
来るＨＤ信号の立ち上がり時刻ｔ２で波形ｄを遅延させ
た波形ｇを生成し、この波形ｇをさらにＨＤ信号の時刻
ｔ２の次時刻の立ち下がり時刻ｔ３で遅延および反転し
た波形ｉを生成し、波形ｇと該波形ｉのＡＮＤ論理をと
ったクリアタイミング信号を生成し、ＨＤ信号をカウン
トし、クリアタイミング信号によってクリアされるｎビ
ット２進数の第１のカウンタ手段と、ＨＤ信号をカウン
トし、ラッチタイミング信号によってｎビットの２進数
が時刻ｔ３でプリセットされるよう構成したｎビット２
進数の第２のカウンタ手段と、第２のカウンタ手段のカ
ウント値に基き、ＶＤ信号の開始時刻以前の時点で立ち
上がり時刻ｔ３で立ち下がる第２ミュート信号を発生す
るように構成した論理手段と、第１ミュート信号と第２
ミュート信号とのＯＲ論理合成により映像ミュート信号
を発生する合成手段と、第２のカウンタ手段にプリセッ
トする所定のｎビットの２進数は時刻ｔ０においての第
１のカウンタ手段の２進数カウンタ値の反転値がプリセ
ット値として入力されるように構成した論理反転手段と
を備え、映像ミュート信号発生動作を巡回的に繰り返す
ことを特徴としている。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１は本発明による映像ミュート信
号発生回路の回路構成図、図２は動作タイミング図、図
３は部分的動作タイミング図である。

【００２２】図１において、ＶＤ信号９とＨＤ信号１０
とを遅延論理回路１に入力し、この遅延論理回路１の出
力として図２の（ｃ）ラッチタイミング信号１１、
（ｄ）クリアタイミング信号１２、（ｋ）第１ミュート
信号２０を得るが、遅延論理回路１がこれらの信号を得
る過程を、以下に図３を用いて説明する。

【００２３】図３において（ｂ）ＶＤ信号９を（ａ）Ｈ
Ｄ信号１０の立上がりで１水平同期期間遅延させた波形
が、図３のｔ０で立上がる（ｃ）第１ミュート信号２０
である。この（ｃ）第１ミュート信号２０をさらに
（ａ）ＨＤ信号１０の立ち下がりで遅延させた波形がｔ
１で立上がる（ｄ）である。また、（ｅ）はｔ１で立ち
下がる（ｄ）を反転した波形であり、この（ｅ）と
（ｃ）第１ミュート信号２０とのＮＡＮＤ論理をとるこ
とによって、（ｆ）ラッチタイミング信号１１を得る。

【００２４】次に、ｔ２で立上がる（ｇ）は、（ｄ）を
（ａ）ＨＤ信号１０の立上がりで遅延させた波形であ
り、ｔ３で立上がる（ｈ）は（ａ）ＨＤ信号１０の立下
がりで遅延させた波形、ｔ３で立ち下がる（ｉ）は
（ｈ）を反転した波形である。

【００２５】ここで（ｉ）と（ｇ）のＡＮＤ論理をとる
ことにより、（ｊ）クリアタイミング信号１２を得る。
以上の論理で（ｆ）ラッチタイミング信号１１は（ｊ）
クリアタイミング信号１２よりもＶＤ信号９内で時間的
に１水平同期期間分早く出力するように構成している。

【００２６】次に、図１と図２により本発明の動作説明
を続ける。クリア機能付カウンタ２は、クリアタイミン
グ信号１２が０（０＝ローレベル、以下同様）の間はＨ
Ｄ信号１０の立上がりで通常通りカウンタを進め、クリ
アタイミング信号１２が１（１＝ハイレベル、以下同
様）になるとクリアタイミング信号１２の立上がりでカ
ウント値を全て０にクリアする構成になっている。

【００２７】一方、プリセット型カウンタ６は、ロード
信号１６が１の間はＨＤ信号１０の立下がりで通常通り
カウンタを進めるが、ロード信号１６が０になると、ロ
ード信号１６が０である期間中のＨＤ信号１０の立下が
りでプリセット値１５のデータをカウント値としてプリ
セットする構成になっている。

【００２８】クリア機能付カウンタ２とプリセット型カ
ウンタ６とはいずれもｎビットの２進アップカウンタで
あり、クリア機能付カウンタ出力１３およびプリセット
型カウンタ出力１７とプリセット値１５、そしてラッチ
回路３の出力であるラッチ回路出力１４はいずれもｎ本
の信号線数である。

【００２９】ｎビットのｎの具体的数値は、２の（ｎ−
１）乗の１０進数値が種々のＶＧＡ、ＸＧＡ信号の最大
水平走査線数よりも大きければいくつでも良いが、ここ
では説明を容易にするために仮に１１ビットとする。ま
た現在入力されている映像信号の水平走査線数が５２５
本であると仮定し、図２における（ｅ）クリア機能付カ
ウンタ出力１３と（ｉ）プリセット型カウンタ出力１７
のカウント値と（ｆ）ラッチ回路出力１４および（ｇ）
プリセット値１５の値（１０進数変換値）に関する各記
載もこの仮定に基づき記している。

【００３０】ここで、図１の回路にＶＤ信号９とＨＤ信
号１０とを入力すると、前に説明したタイミング動作に
より、まず、図２の（ｄ）クリアタイミング信号１２が
時刻ｔ２の時点でクリア機能付カウンタ２をクリアする
ことにより、クリア機能付カウンタ出力１３は１１本の
データ全てが０にクリアされ、時刻ｔ４の時点から新た
にＨＤ信号１０の立上がりによってクリア機能付カウン
タ２はカウント動作を行う。

【００３１】クリア機能付カウンタ２のカウント動作が
１巡して再びｔ０の時点に至ると、入力されている映像
信号の水平走査線数が５２５本であると仮定しているの
でクリア機能付カウンタ出力１３の２進数のデータ値は
ＬＳＢから順に０、０、１、１、０、０、０、０、０、
１、０となり、この値を１０進数に換算すると５２４と
なる。

【００３２】このクリア機能付カウンタ出力１３の２進
数の値は図２の時刻ｔ１の時点のラッチタイミング信号
１１の立上がりによってラッチ回路３にラッチされラッ
チ回路出力１４は次にラッチタイミング信号１１の立上
がりが来るまで上記０、０、１、１、０、０、０、０、
０、１、０の値が固定される。

【００３３】このラッチ回路出力１４を反転回路４によ
って反転しプリセット値１５となるが、ここでプリセッ
ト値１５の２進数のデータ値はＬＳＢから順に１、１、
０、０、１、１、１、１、１、０、１となり、この値を
１０進数に換算すると１５２３となる。

【００３４】次に図２の時刻ｔ２の時点で（ｄ）クリア
タイミング信号１２がクリア機能付カウンタ２をクリア
してクリア機能付カウンタ出力１３は１１本のデータ全
てが再び０にクリアされるが、クリア機能付カウンタ出
力１３は図１のＯＲ回路Ａ５にも入力しており、１１本
のデータ全てが再び０にクリアされるのでＯＲ回路出力
であるロード信号１６は図２の時刻ｔ２からｔ４の期間
０（ローレベル）となる。

【００３５】従って、ロード信号１６が０である図２の
時刻ｔ２からｔ４の期間の間の時刻ｔ３の時点のＨＤ信
号１０の立ち下がりによって、プリセット型カウンタ６
はそのカウント値、即ちプリセット型カウンタ出力１７
に、１０進数換算の値が１５２３であるプリセット値１
５がプリセットされる。そしてプリセット型カウンタ６
は、時刻ｔ５以後に到来するＨＤ信号１０の立ち下がり
によって１０進数換算値の１５２３に順次１を加算して
いく形でカウント動作を行う。

【００３６】さらにカウント動作が一巡して、図２のｔ
１の時点でのプリセット型カウンタ出力１７は、入力さ
れている映像信号の水平走査線数が５２５本であると仮
定しているので、１５２３＋５２４＝２０４７となり、
これを２進数表示にすれば１１ビットのデータが全て１
（ハイレベル）である。

【００３７】ここで通常であれば、図２のｔ３時点でプ
リセット型カウンタ出力１７はクリアされて全て０（ロ
ーレベル）となるところであるが、前の説明と同じよう
に、この時点ではクリア機能付カウンタ出力１３は１１
本のデータ全てが再び０にクリアされ、ロード信号１６
が０である図２の時刻ｔ２からｔ４の期間の間の時刻ｔ
３の時点のＨＤ信号１０の立ち下がりによって、再びプ
リセット型カウンタ出力１７に１０進数換算の値が１５
２３であるプリセット値１５がプリセットされる。

【００３８】この結果、プリセット型カウンタ６は時刻
ｔ５以後に到来するＨＤ信号１０の立ち下がりによって
１０進数換算値の１５２３に順次１を加算していく形で
カウント動作を再び繰り返し、以後この動作を順次巡回
的に繰り返す。

【００３９】次に、プリセット型カウンタ出力１７は論
理回路７を介して第２ミュート信号１８を発生させる。
この論理回路７はＡＮＤ、ＯＲ、ＮＡＮＤ等の論理の組
合わせによるが、これによってＶＤ信号９の開始以前の
任意の時点から第２ミュート信号１８を発生させること
が可能である。例えば、プリセット型カウンタ出力１７
のＬＳＢから３ビット目から１１ビット目までのＡＮＤ
論理をとれば、図２（ｊ）に示すように時刻ｔ−３から
時刻ｔ３までの期間ハイレベルを出力する第２ミュート
信号１８を得ることができる。

【００４０】そして、次段のＯＲ回路Ｂ８によって、図
２の（ｂ）ＶＤ信号９と（ｋ）第１ミュート信号２０と
（ｊ）第２ミュート信号１８とのＯＲ論理をとることに
より、図２の（ｌ）映像ミュート信号１９が得られる。
図２から判るように（ｌ）映像ミュート信号１９は
（ｂ）ＶＤ信号９の開始以前の時刻ｔ−３に立上がり、
（ｂ）ＶＤ信号９の終了以後も継続した後に時刻ｔ４で
終了する。

【００４１】従って、この（ｌ）映像ミュート出力１９
を映像ミュートに使用すれば垂直同期信号終了以後、開
始以前いずれにおいても映像ミュート信号を継続してミ
ュート余裕を持ち、垂直同期信号の時間遅延劣化に対し
て常に良好な映像ミュート動作が可能であり、なおかつ
水平走査線数に依存せず全てのＶＧＡ、ＸＧＡ信号に対
応することが可能な映像信号垂直帰線期間の映像ミュー
ト処理が可能となる。

【００４２】以上の動作説明は説明を容易にするため
に、クリア機能付カウンタ２とプリセット型カウンタ６
はいずれも１１ビット、入力されている映像信号の水平
走査線数が５２５本であると仮定したが、本発明は原理
的には、プリセット型カウンタ６にクリア機能付カウン
タ２のカウント値の反転値をプリセットする構成なの
で、入力映像信号の水平走査線数２の１０乗＝２０４８
本以下であればどのようなＶＧＡ、ＸＧＡ信号にも対応
可能である。

【００４３】言い換えれば本発明では、入力映像信号の
水平同期信号と垂直同期信号に一定の巡回的な時間関係
がある水平走査線数２０４８本以下の信号であれば、ど
のようなＶＧＡ、ＸＧＡ信号であっても、クリア機能付
カウンタ２とプリセット型カウンタ６が１１ビットの場
合は、プリセット型カウンタ６のカウント値は必ず図２
の時刻ｔ−３において２０４４、ｔ１の時刻において２
０４７となり、垂直同期信号以前の時間関係がこれによ
って特定されるので、垂直同期信号開始時点以前に映像
ミュート信号を発生させることが可能になる。

【００４４】また、水平走査線数２０４８本以上の信号
に対しては、単純にクリア機能付カウンタ２とプリセッ
ト型カウンタ６を１１ビット以上にすれば、簡単に対応
可能なことは今までの説明から明白である。

【００４５】さらに今までの説明では、各信号論理のハ
イレベル、ローレベル、１、０そして信号の立上がり、
立ち下がりを特定して説明したが、これらは説明を容易
にするためであって、各々の信号の一部または全てが逆
の論理であっても本発明の動作としては何ら支障なく動
作させることが可能である。

【００４６】

【発明の効果】以上説明したように本発明は、水平同期
信号をカウントする第１、第２のカウンタ手段を設け、
第１のカウンタ手段を垂直同期信号期間に発生させたク
リアタイミング信号でクリアさせると共に、この第１の
カウンタ手段のカウント値の反転値で第２のカウンタ手
段をプリセットし、垂直同期信号を水平同期期間以上遅
延させた第１のミュート信号と、上記第２のカウンタ手
段のカウント値に基づいて発生させた垂直同期期間の開
始点以前の第２のミュート信号と、垂直同期信号とを合
成して映像ミュート信号を得るように構成した。

【００４７】上記のように構成された本発明によれば、
垂直同期信号終了時点において映像ミュート信号を継続
してミュート余裕を持つのみでなく、垂直同期信号開始
時点以前にも映像ミュート信号を発生させているので、
従来方式では困難であった垂直同期信号の時間遅延劣化
に対して常に良好な映像ミュート動作を得ることができ
る効果が得られる。

【００４８】また、水平走査線数に依存せず動作できる
ので、水平同期信号と垂直同期信号に一定の巡回的な時
間関係がある全てのＶＧＡ、ＸＧＡ信号に対応すること
ができる。

【００４９】また、第２のカウンタ手段の出力値をデコ
ードする論理手段の構成を変えることにより、垂直同期
信号の開始以前の任意の時点から映像ミュート信号を発
生することができる効果が得られる。

【００５０】第１、第２のカウンタ手段のビット数を増
加させることのみで、非常に多くの水平走査線数を持つ
映像信号にも対応できる効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態による映像ミュート発生回
路のブロック図である。

【図２】本発明の実施の形態による動作タイミング図で
ある。

【図３】本発明の実施の形態の部分的動作タイミング図
である。

【図４】従来の垂直帰線期間の映像ミュート信号発生回
路の一例を示すブロック図である。

【図５】従来の垂直帰線期間の映像ミュート信号発生回
路の動作タイミング図である。

【符号の説明】

１ 遅延論理回路 ２ クリア機能付カウンタ ３ ラッチ回路 ４ 反転回路 ５ ＯＲ回路Ａ ６ プリセット型カウンタ ７ 論理回路 ８ ＯＲ回路Ｂ ９ ＶＤ信号 １０ ＨＤ信号 １１ ラッチタイミング信号 １２ クリアタイミング信号 １３ クリア機能付カウンタ出力 １４ ラッチ回路出力 １５ プリセット値 １６ ロード信号 １７ プリセット型カウンタ出力 １８ 第２ミュート信号 １９ 映像ミュート信号 ２０ 第１ミュート信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 映像信号における垂直同期期間にハイレ
   ベルとなる垂直同期信号（ＶＤ信号）と水平同期期間に
   ハイレベルとなる水平同期信号（ＨＤ信号）が入力さ
   れ、 前記ＶＤ信号を前記ＨＤ信号の立ち上がり時刻ｔ０で１
   水平同期期間遅延させ該時刻ｔ０で立ち上がる第１ミュ
   ート信号を生成し、第１ミュート信号をさらに前記ＨＤ
   信号の時刻ｔ０の次の時刻の立ち下がり時刻ｔ１で遅延
   および反転させた波形ｄを生成し、前記第１のミュート
   信号と波形ｄのＮＡＮＤ論理をとったラッチタイミング
   信号を生成し、 前記時刻ｔ１の次時刻に来るＨＤ信号の立ち上がり時刻
   ｔ２で波形ｄを遅延させた波形ｇを生成し、該波形ｇを
   さらに前記ＨＤ信号の時刻ｔ２の次時刻の立ち下がり時
   刻ｔ３で遅延および反転した波形ｉを生成し、前記波形
   ｇと該波形ｉのＡＮＤ論理をとったクリアタイミング信
   号を生成し、 前記ＨＤ信号をカウントし、前記クリアタイミング信号
   によってクリアされるｎビット２進数の第１のカウンタ
   手段と、 前記ＨＤ信号をカウントし、前記ラッチタイミング信号
   によって前記ｎビットの２進数が時刻ｔ３でプリセット
   されるよう構成したｎビット２進数の第２のカウンタ手
   段と、 前記第２のカウンタ手段のカウント値に基き、前記ＶＤ
   信号の開始時刻以前の時点で立ち上がり時刻ｔ３で立ち
   下がる第２ミュート信号を発生するように構成した論理
   手段と、 前記第１ミュート信号と前記第２ミュート信号とのＯＲ
   論理合成により映像ミュート信号を発生する合成手段
   と、 前記第２のカウンタ手段にプリセットする所定のｎビッ
   トの２進数は時刻ｔ０においての前記第１のカウンタ手
   段の２進数カウンタ値の反転値がプリセット値として入
   力されるように構成した論理反転手段とを備え、 前記映像ミュート信号発生動作を巡回的に繰り返すこと
   を特徴とする映像ミュート信号発生回路。