JPH0547764A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0547764A JPH0547764A JP22340391A JP22340391A JPH0547764A JP H0547764 A JPH0547764 A JP H0547764A JP 22340391 A JP22340391 A JP 22340391A JP 22340391 A JP22340391 A JP 22340391A JP H0547764 A JPH0547764 A JP H0547764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層メタル配線で上層メタル配線の断線を防
止する。 【構成】 下地２上のメタルパターン１４，１４ｄは隣
接するメタルパターン間のスペース幅Ｗが一定になるよ
うに形成されている。メタル配線を形成しない部分では
ダミーメタルパターン１４ｄを残する。層間絶縁膜１６
はメタルパターン１４や１４ｄの隣接するものの間のス
ペース上で融合して表面が平坦になる厚さに堆積されて
いる。
止する。 【構成】 下地２上のメタルパターン１４，１４ｄは隣
接するメタルパターン間のスペース幅Ｗが一定になるよ
うに形成されている。メタル配線を形成しない部分では
ダミーメタルパターン１４ｄを残する。層間絶縁膜１６
はメタルパターン１４や１４ｄの隣接するものの間のス
ペース上で融合して表面が平坦になる厚さに堆積されて
いる。
Description
【０００１】
【産業上の利用分野】本発明はメタル配線をもつ半導体
装置とその製造方法に関するものである。
装置とその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置のメタル配線は、素子が形成
されたシリコン基板上に絶縁膜が形成され、その絶縁膜
にコンタクトホールを形成した後、全面にメタル膜を堆
積し、写真製版とエッチングによりそのメタル膜をパタ
ーン化して配線を形成する。その際隣接するメタル配線
間のスペース幅は任意に設定されており、同一層のメタ
ル配線にあっても場所によってスペース幅が異なってい
る。また配線を必要としない領域ではメタル膜を殆ど除
去している。メタル配線としてはアルミニウムやアルミ
ニウムにわずかなシリコンを含んだアルミニウム−シリ
コン合金などのアルミニウム系配線が主流を占めてい
る。シリコン基板と接続する配線としてもアルミニウム
系配線が用いられている。
されたシリコン基板上に絶縁膜が形成され、その絶縁膜
にコンタクトホールを形成した後、全面にメタル膜を堆
積し、写真製版とエッチングによりそのメタル膜をパタ
ーン化して配線を形成する。その際隣接するメタル配線
間のスペース幅は任意に設定されており、同一層のメタ
ル配線にあっても場所によってスペース幅が異なってい
る。また配線を必要としない領域ではメタル膜を殆ど除
去している。メタル配線としてはアルミニウムやアルミ
ニウムにわずかなシリコンを含んだアルミニウム−シリ
コン合金などのアルミニウム系配線が主流を占めてい
る。シリコン基板と接続する配線としてもアルミニウム
系配線が用いられている。
【０００３】
【発明が解決しようとする課題】半導体装置を高集積化
する目的でメタル配線が多層構造になりつつある。そし
て第１層目のメタル配線自身も高集積化の目的で隣接メ
タル配線間のスペース幅も小さくなる傾向にある。ここ
で、問題となるのは、第１層目メタル配線層と第２層目
メタル配線層の間を絶縁するために形成される層間絶縁
膜の平坦性が悪くなり、第２層目メタル配線が断線する
不良が発生する問題である。図１（Ａ）に示されるよう
に、下地２上に形成された第１層目メタル配線４はスペ
ース幅Ｗが場所により異なって形成されている。１層目
メタル配線を被う層間絶縁膜６は例えばＣＶＤ法により
堆積したＢＰＳＧ膜などであるが、この層間絶縁膜６が
薄い場合には、図１（Ａ）のようにメタル配線間のスペ
ース幅の小さい部分で段差が大きくなって層間絶縁膜６
上に形成される第２層目メタル配線８に断線部分ａが発
生する。
する目的でメタル配線が多層構造になりつつある。そし
て第１層目のメタル配線自身も高集積化の目的で隣接メ
タル配線間のスペース幅も小さくなる傾向にある。ここ
で、問題となるのは、第１層目メタル配線層と第２層目
メタル配線層の間を絶縁するために形成される層間絶縁
膜の平坦性が悪くなり、第２層目メタル配線が断線する
不良が発生する問題である。図１（Ａ）に示されるよう
に、下地２上に形成された第１層目メタル配線４はスペ
ース幅Ｗが場所により異なって形成されている。１層目
メタル配線を被う層間絶縁膜６は例えばＣＶＤ法により
堆積したＢＰＳＧ膜などであるが、この層間絶縁膜６が
薄い場合には、図１（Ａ）のようにメタル配線間のスペ
ース幅の小さい部分で段差が大きくなって層間絶縁膜６
上に形成される第２層目メタル配線８に断線部分ａが発
生する。
【０００４】そこで、層間絶縁膜の平坦性をよくするた
めに層間絶縁膜６の膜厚を厚くしていくと、図１（Ｂ）
に示されるようにメタル配線間のスペース幅の狭いとこ
ろでは層間絶縁膜６の上方どおしが融合して下方に鬆１
０を残した状態となって表面が平坦化される。しかし、
１層目メタル配線のスペース幅の広い部分では層間絶縁
膜の上方どおしが融合するような現象が起こらず、かえ
って平坦性が悪くなり、今度はスペース幅の広い部分で
第１層目メタル配線８の断線ａが発生する。そこで、本
発明の第１の目的は多層メタル配線で上層メタル配線の
断線を防止することである。
めに層間絶縁膜６の膜厚を厚くしていくと、図１（Ｂ）
に示されるようにメタル配線間のスペース幅の狭いとこ
ろでは層間絶縁膜６の上方どおしが融合して下方に鬆１
０を残した状態となって表面が平坦化される。しかし、
１層目メタル配線のスペース幅の広い部分では層間絶縁
膜の上方どおしが融合するような現象が起こらず、かえ
って平坦性が悪くなり、今度はスペース幅の広い部分で
第１層目メタル配線８の断線ａが発生する。そこで、本
発明の第１の目的は多層メタル配線で上層メタル配線の
断線を防止することである。
【０００５】シリコン基板と接続されるメタル配線にア
ルミニウム系配線を使用した場合、そのメタル配線とシ
リコン基板の素子とのオーミックコンタクトを形成する
目的で配線形成後に熱処理を施す。この熱処理の際に基
板ではシリコンがメタル配線のアルミニウム中へ溶解
し、熱処理後の冷却時にメタル配線中で過飽和となった
シリコンが再び基板表面へ析出してくる。この析出した
シリコンは基板シリコンよりも不純物濃度が低いものと
なり、素子とメタル配線間の電気抵抗が増大して半導体
装置の特性が劣化する問題がある。そこで、本発明の第
２の目的はアルミニウム系配線とシリコン基板との境界
にシリコンが析出するのを抑えてコンタクトの電気抵抗
の増大を防ぐことである。本発明の第３の目的はそのよ
うなコンタクトでの電気抵抗の増大を抑える半導体装置
の製造方法を提供することである。
ルミニウム系配線を使用した場合、そのメタル配線とシ
リコン基板の素子とのオーミックコンタクトを形成する
目的で配線形成後に熱処理を施す。この熱処理の際に基
板ではシリコンがメタル配線のアルミニウム中へ溶解
し、熱処理後の冷却時にメタル配線中で過飽和となった
シリコンが再び基板表面へ析出してくる。この析出した
シリコンは基板シリコンよりも不純物濃度が低いものと
なり、素子とメタル配線間の電気抵抗が増大して半導体
装置の特性が劣化する問題がある。そこで、本発明の第
２の目的はアルミニウム系配線とシリコン基板との境界
にシリコンが析出するのを抑えてコンタクトの電気抵抗
の増大を防ぐことである。本発明の第３の目的はそのよ
うなコンタクトでの電気抵抗の増大を抑える半導体装置
の製造方法を提供することである。
【０００６】
【課題を解決するための手段】２層以上の層のメタル配
線の断線の問題を解決するために、第１層目メタル配線
を被う層間絶縁膜の平坦性を改善する。そのために、本
発明では少なくとも第１層目のメタル配線層のメタルパ
ターンのスペース幅を一定になるように配置し、この第
１層目メタル配線を被う層間絶縁膜は隣接するメタルパ
ターン間のスペース上で融合して表面が平坦になる厚さ
に形成する。配線メタルパターンが存在しない部分で
は、メタル層を除去するのではなく、ダミーメタルパタ
ーンを設けて配線メタルパターンとダミーメタルパター
ンとでメタルパターン間のスペース幅を一定にする。
線の断線の問題を解決するために、第１層目メタル配線
を被う層間絶縁膜の平坦性を改善する。そのために、本
発明では少なくとも第１層目のメタル配線層のメタルパ
ターンのスペース幅を一定になるように配置し、この第
１層目メタル配線を被う層間絶縁膜は隣接するメタルパ
ターン間のスペース上で融合して表面が平坦になる厚さ
に形成する。配線メタルパターンが存在しない部分で
は、メタル層を除去するのではなく、ダミーメタルパタ
ーンを設けて配線メタルパターンとダミーメタルパター
ンとでメタルパターン間のスペース幅を一定にする。
【０００７】シリコン基板とアルミニウム系配線との間
のコンタクトの電気抵抗が増大する問題を解決するため
に、本発明では素子が形成されたシリコン基板上に絶縁
膜を形成し、その絶縁膜のコンタクトホールを介して下
層がアルミニウム−シリコン合金膜、上層が純アルミニ
ウム膜にてなる二層構造のメタル配線を配線としてシリ
コン基板と接続させる。
のコンタクトの電気抵抗が増大する問題を解決するため
に、本発明では素子が形成されたシリコン基板上に絶縁
膜を形成し、その絶縁膜のコンタクトホールを介して下
層がアルミニウム−シリコン合金膜、上層が純アルミニ
ウム膜にてなる二層構造のメタル配線を配線としてシリ
コン基板と接続させる。
【０００８】コンタクトの電気抵抗の増大を抑えた上記
の半導体装置を製造するために、本発明では、以下の工
程（Ａ）から（Ｄ）を含む。（Ａ）素子が形成されたシ
リコン基板上に絶縁膜を形成し、その絶縁膜にコンタク
トホールを形成する工程、（Ｂ）全面にアルミニウム−
シリコン合金膜を堆積し、その上に純アルミニウム膜を
堆積する工程、（Ｃ）前記アルミニウム−シリコン合金
膜と純アルミニウム膜の二層膜をパターン化して配線を
形成する工程、（Ｄ）配線とシリコン基板との間にオー
ミックコンタクトを形成するために加熱する工程。
の半導体装置を製造するために、本発明では、以下の工
程（Ａ）から（Ｄ）を含む。（Ａ）素子が形成されたシ
リコン基板上に絶縁膜を形成し、その絶縁膜にコンタク
トホールを形成する工程、（Ｂ）全面にアルミニウム−
シリコン合金膜を堆積し、その上に純アルミニウム膜を
堆積する工程、（Ｃ）前記アルミニウム−シリコン合金
膜と純アルミニウム膜の二層膜をパターン化して配線を
形成する工程、（Ｄ）配線とシリコン基板との間にオー
ミックコンタクトを形成するために加熱する工程。
【０００９】
【作用】第１層目メタル配線層のメタルパターンのスペ
ース幅を一定にし、層間絶縁膜をそのスペース幅に適合
した厚さに堆積すれば隣接するメタルパターン間のスペ
ース上で層間絶縁膜が融合し、層間絶縁膜の表面が平坦
になり、その上に形成されるメタル配線の断線が起こり
にくくなる。シリコン基板と接触するメタル配線の下層
をアルミニウム−シリコン合金膜、上層を純アルミニウ
ム膜とすれば、下層のアルミニウム−シリコン合金膜は
基板のシリコンが配線中へ溶解するのを抑える役目を果
たし、上層の純アルミニウム膜は、オーミックコンタク
ト形成のための熱処理で下層のアルミニウム−シリコン
合金膜に溶解し冷却時に過飽和となるシリコンを吸収す
る。上層に純アルミニウム膜を形成したことにより、ア
ルミニウム−シリコン合金膜中のシリコン濃度は過飽和
でなくなり、シリコン基板表面へシリコンが析出するの
を抑える。
ース幅を一定にし、層間絶縁膜をそのスペース幅に適合
した厚さに堆積すれば隣接するメタルパターン間のスペ
ース上で層間絶縁膜が融合し、層間絶縁膜の表面が平坦
になり、その上に形成されるメタル配線の断線が起こり
にくくなる。シリコン基板と接触するメタル配線の下層
をアルミニウム−シリコン合金膜、上層を純アルミニウ
ム膜とすれば、下層のアルミニウム−シリコン合金膜は
基板のシリコンが配線中へ溶解するのを抑える役目を果
たし、上層の純アルミニウム膜は、オーミックコンタク
ト形成のための熱処理で下層のアルミニウム−シリコン
合金膜に溶解し冷却時に過飽和となるシリコンを吸収す
る。上層に純アルミニウム膜を形成したことにより、ア
ルミニウム−シリコン合金膜中のシリコン濃度は過飽和
でなくなり、シリコン基板表面へシリコンが析出するの
を抑える。
【００１０】
【実施例】図２は第１層目メタル配線層を被う層間絶縁
膜の表面を平坦化した発明の実施例を示している。
（Ａ）に示されるように、下地２上には隣接するメタル
配線間のスペース幅Ｗが一定になるように配線メタルパ
ターン１４が形成されている。下地２は例えばＭＯＳト
ランジスタなどの素子が形成されたシリコン基板上に絶
縁膜が堆積され、その絶縁膜にコンタクトホールが形成
された状態のものである。従来であればメタル配線を形
成しない部分のメタル膜は除去されるが、本発明では図
２（Ｂ）に示されるようにダミーメタルパターン１４ｄ
を残し、配線メタルパターン１４との間のスペース幅Ｗ
が一定になるようにしている。層間絶縁膜１６は例えば
ＣＶＤ法により堆積されたＰＳＧ膜やＢＰＳＧ膜であ
り、その膜厚はメタルパターン１４や１４ｄの隣接する
ものの間のスペース上で融合して表面が平坦になる厚さ
である。スペース部分には鬆１０が残ることがある。１
８は上層メタル配線である。
膜の表面を平坦化した発明の実施例を示している。
（Ａ）に示されるように、下地２上には隣接するメタル
配線間のスペース幅Ｗが一定になるように配線メタルパ
ターン１４が形成されている。下地２は例えばＭＯＳト
ランジスタなどの素子が形成されたシリコン基板上に絶
縁膜が堆積され、その絶縁膜にコンタクトホールが形成
された状態のものである。従来であればメタル配線を形
成しない部分のメタル膜は除去されるが、本発明では図
２（Ｂ）に示されるようにダミーメタルパターン１４ｄ
を残し、配線メタルパターン１４との間のスペース幅Ｗ
が一定になるようにしている。層間絶縁膜１６は例えば
ＣＶＤ法により堆積されたＰＳＧ膜やＢＰＳＧ膜であ
り、その膜厚はメタルパターン１４や１４ｄの隣接する
ものの間のスペース上で融合して表面が平坦になる厚さ
である。スペース部分には鬆１０が残ることがある。１
８は上層メタル配線である。
【００１１】図２の実施例のメタル配線を形成するに
は、メタル配線形成工程前まで素子が作り込まれた下地
２上に第１層目メタル配線を形成するためのアルミニウ
ムやアルミニウム合金などのメタル膜を蒸着法やスパッ
タリング法により堆積し、写真製版とエッチングにより
そのメタル膜にパターン化を施してスペース幅Ｗが一定
になるように配線メタルパターン１４とダミーメタルパ
ターン１４ｄを形成する。その上に層間絶縁膜としてＣ
ＶＤ法によりＢＰＳＧ膜などの絶縁膜１６を表面が平坦
化する厚さに堆積する。これにより段差の少ない平坦な
絶縁膜表面が得られる。その絶縁膜１６上に第２層目メ
タル膜を堆積し、写真製版とエッチングによりパターン
化を施して第２層目メタル配線を形成する。
は、メタル配線形成工程前まで素子が作り込まれた下地
２上に第１層目メタル配線を形成するためのアルミニウ
ムやアルミニウム合金などのメタル膜を蒸着法やスパッ
タリング法により堆積し、写真製版とエッチングにより
そのメタル膜にパターン化を施してスペース幅Ｗが一定
になるように配線メタルパターン１４とダミーメタルパ
ターン１４ｄを形成する。その上に層間絶縁膜としてＣ
ＶＤ法によりＢＰＳＧ膜などの絶縁膜１６を表面が平坦
化する厚さに堆積する。これにより段差の少ない平坦な
絶縁膜表面が得られる。その絶縁膜１６上に第２層目メ
タル膜を堆積し、写真製版とエッチングによりパターン
化を施して第２層目メタル配線を形成する。
【００１２】図３（Ｂ）は本発明によりコンタクトでの
抵抗値増大を抑えた半導体装置のコンタクト部分を示し
ている。素子が形成されたシリコン基板２０上にはＢＰ
ＳＧ膜やＰＳＧ膜などの層間絶縁膜２２が形成され、層
間絶縁膜２２にはコンタクトホール２４が形成されてい
る。そのコンタクトホール２４を経てシリコンを約１％
含むアルミニウム−シリコン合金膜２６と上層の純アル
ミニウム膜２８とからなる二層構造のメタル配線がシリ
コン基板２０と接続されている。基板２０と配線との間
にはオーミックコンタクトが形成されており、基板２０
と配線との境界にはわずかにシリコンが析出することも
ある。３０は析出したシリコンを表わしている。また、
純アルミニウム膜２８中には過飽和となったアルミニウ
ム−シリコン合金膜２６中のシリコンが拡散した状態と
なっている。
抵抗値増大を抑えた半導体装置のコンタクト部分を示し
ている。素子が形成されたシリコン基板２０上にはＢＰ
ＳＧ膜やＰＳＧ膜などの層間絶縁膜２２が形成され、層
間絶縁膜２２にはコンタクトホール２４が形成されてい
る。そのコンタクトホール２４を経てシリコンを約１％
含むアルミニウム−シリコン合金膜２６と上層の純アル
ミニウム膜２８とからなる二層構造のメタル配線がシリ
コン基板２０と接続されている。基板２０と配線との間
にはオーミックコンタクトが形成されており、基板２０
と配線との境界にはわずかにシリコンが析出することも
ある。３０は析出したシリコンを表わしている。また、
純アルミニウム膜２８中には過飽和となったアルミニウ
ム−シリコン合金膜２６中のシリコンが拡散した状態と
なっている。
【００１３】図３（Ａ），（Ｂ）によりこの実施例の製
造方法を説明する。 （Ａ）素子が形成されたシリコン基板２０上にＣＶＤ法
により層間絶縁膜２２を堆積する。層間絶縁膜２２には
基板の素子と配線とを接続するためのコンタクトホール
２４を写真製版とエッチングにより形成する。全面にメ
タル配線形成のために、シリコンを約１％含むアルミニ
ウム−シリコン合金膜２６を蒸着法又はスパッタリング
法により堆積する。アルミニウム−シリコン合金膜２６
上にシリコンを含まない純アルミニウム膜２８を蒸着法
又はスパッタリング法により堆積し、二層構造のメタル
配線膜とする。この２層のメタル膜を写真製版とエッチ
ングによりパターン化して配線を形成する。
造方法を説明する。 （Ａ）素子が形成されたシリコン基板２０上にＣＶＤ法
により層間絶縁膜２２を堆積する。層間絶縁膜２２には
基板の素子と配線とを接続するためのコンタクトホール
２４を写真製版とエッチングにより形成する。全面にメ
タル配線形成のために、シリコンを約１％含むアルミニ
ウム−シリコン合金膜２６を蒸着法又はスパッタリング
法により堆積する。アルミニウム−シリコン合金膜２６
上にシリコンを含まない純アルミニウム膜２８を蒸着法
又はスパッタリング法により堆積し、二層構造のメタル
配線膜とする。この２層のメタル膜を写真製版とエッチ
ングによりパターン化して配線を形成する。
【００１４】（Ｂ）シリコン基板２０と配線との間のオ
ーミックコンタクトを形成するために熱処理を施す。こ
の熱処理の際、加熱時にシリコン基板２０のシリコンが
アルミニウム−シリコン合金膜２６中へ溶解する。熱処
理終了後、冷却する際、アルミニウム−シリコン合金膜
２６中へ溶解したシリコンが過飽和状態となり、一部は
シリコン基板２０との境界に析出することもあるが、ま
た一部は上層の純アルミニウム膜２８中へ拡散し、純ア
ルミニウム膜２８がない場合に比べて析出シリコン３０
の量が抑制される。
ーミックコンタクトを形成するために熱処理を施す。こ
の熱処理の際、加熱時にシリコン基板２０のシリコンが
アルミニウム−シリコン合金膜２６中へ溶解する。熱処
理終了後、冷却する際、アルミニウム−シリコン合金膜
２６中へ溶解したシリコンが過飽和状態となり、一部は
シリコン基板２０との境界に析出することもあるが、ま
た一部は上層の純アルミニウム膜２８中へ拡散し、純ア
ルミニウム膜２８がない場合に比べて析出シリコン３０
の量が抑制される。
【００１５】
【発明の効果】下層のメタル配線のメタルパターン間の
スペース幅を一定にし、表面が平坦化されるまで層間絶
縁膜を堆積する本発明によれば、その層間絶縁膜上のメ
タル配線の断線が抑えられて信頼性が向上する。基板と
接触するメタル配線を下層がアルミニウム−シリコン合
金膜、上層が純アルミニウム膜とすることにより、配線
と基板との境界へのシリコンの析出を抑え、コンタクト
抵抗の増加を抑えることができる。
スペース幅を一定にし、表面が平坦化されるまで層間絶
縁膜を堆積する本発明によれば、その層間絶縁膜上のメ
タル配線の断線が抑えられて信頼性が向上する。基板と
接触するメタル配線を下層がアルミニウム−シリコン合
金膜、上層が純アルミニウム膜とすることにより、配線
と基板との境界へのシリコンの析出を抑え、コンタクト
抵抗の増加を抑えることができる。
【図１】従来の配線を示す断面図である。
【図２】一実施例の配線を示す断面図である。
【図３】第２の実施例を製造工程として示す断面図であ
る。
る。
１４ 第１層目メタル配線 １６ 層間絶縁膜 １８ 第２層目メタル配線 ２０ シリコン基板 ２２ 層間絶縁膜 ２４ コンタクトホール ２６ アルミニウム−シリコン合金膜 ２８ 純アルミニウム膜
Claims (3)
- 【請求項１】 多層メタル配線を有する半導体装置にお
いて、少なくとも第１層目のメタル配線層のメタルパタ
ーンはスペース幅が一定になるように配置されており、
この第１層目メタル配線を被う層間絶縁膜は隣接するメ
タルパターン間のスペース上で融合して表面が平坦にな
る厚さに形成されている半導体装置。 - 【請求項２】 素子が形成されたシリコン基板上に絶縁
膜が形成され、その絶縁膜のコンタクトホールを介して
下層がアルミニウム−シリコン合金膜、上層が純アルミ
ニウム膜にてなる二層構造のメタル配線がシリコン基板
と接続されている半導体装置。 - 【請求項３】 以下の工程（Ａ）から（Ｄ）を含む半導
体装置の製造方法。 （Ａ）素子が形成されたシリコン基板上に絶縁膜を形成
し、その絶縁膜にコンタクトホールを形成する工程、 （Ｂ）全面にアルミニウム−シリコン合金膜を堆積し、
その上に純アルミニウム膜を堆積する工程、 （Ｃ）前記アルミニウム−シリコン合金膜と純アルミニ
ウム膜の二層膜をパターン化して配線を形成する工程、 （Ｄ）配線とシリコン基板との間にオーミックコンタク
トを形成するために加熱する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22340391A JPH0547764A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22340391A JPH0547764A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547764A true JPH0547764A (ja) | 1993-02-26 |
Family
ID=16797603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22340391A Pending JPH0547764A (ja) | 1991-08-07 | 1991-08-07 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547764A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604381A (en) * | 1995-04-19 | 1997-02-18 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing without undercutting conductive lines |
| US5770518A (en) * | 1995-04-19 | 1998-06-23 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing without undercutting conductive lines |
| US8426972B2 (en) | 2009-07-08 | 2013-04-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1991
- 1991-08-07 JP JP22340391A patent/JPH0547764A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604381A (en) * | 1995-04-19 | 1997-02-18 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing without undercutting conductive lines |
| US5770518A (en) * | 1995-04-19 | 1998-06-23 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing without undercutting conductive lines |
| US8426972B2 (en) | 2009-07-08 | 2013-04-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330231A (ja) | 金属被覆構造 | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| KR100238400B1 (ko) | 반도체장치 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP2515408B2 (ja) | バイポ−ラ型半導体装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPS60196960A (ja) | 半導体装置 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH07142476A (ja) | 半導体装置の製造方法 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 | |
| JPH06163720A (ja) | 半導体装置とその製法 | |
| JPH02271628A (ja) | 半導体装置 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| JPS6388843A (ja) | 半導体装置 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS6195547A (ja) | 半導体装置およびその製造方法 | |
| JPH04186627A (ja) | 半導体装置 |