JPH06152398A - 位相比較装置 - Google Patents
位相比較装置Info
- Publication number
- JPH06152398A JPH06152398A JP4301059A JP30105992A JPH06152398A JP H06152398 A JPH06152398 A JP H06152398A JP 4301059 A JP4301059 A JP 4301059A JP 30105992 A JP30105992 A JP 30105992A JP H06152398 A JPH06152398 A JP H06152398A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- level
- expected value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】位相比較装置のチャージポンプからの出力であ
る高レベルおよび低レベルの各々の間に高インピーダン
ス状態が存在していたため、大きく周波数を変化させた
ときのロックアップタイムを短縮する。 【構成】入力信号をプログラム・デバイダとは別のカウ
ンタにより所定の期間カウントを行い、期待値設定レジ
スタに予め設定されている期待値と比較を行い、一致し
たならば、高インピーダンス状態に出力を保ち、一致し
ない場合には、高レベルまたは低レベルを出力する。入
力周波数を大きく変化させたときに、ロックアップタイ
ムを短縮することができる。
る高レベルおよび低レベルの各々の間に高インピーダン
ス状態が存在していたため、大きく周波数を変化させた
ときのロックアップタイムを短縮する。 【構成】入力信号をプログラム・デバイダとは別のカウ
ンタにより所定の期間カウントを行い、期待値設定レジ
スタに予め設定されている期待値と比較を行い、一致し
たならば、高インピーダンス状態に出力を保ち、一致し
ない場合には、高レベルまたは低レベルを出力する。入
力周波数を大きく変化させたときに、ロックアップタイ
ムを短縮することができる。
Description
【0001】
【産業上の利用分野】本発明は、位相比較装置に関し、
特にプログラム・デバイダとは別のカウンタを備え、該
カウンタにより入力信号をカウントし期待値とを比較す
ることにより位相比較手段からの出力信号(エラー・ア
ウト信号)を制御し、ロックアップタイムを短縮する位
相比較装置に関する。
特にプログラム・デバイダとは別のカウンタを備え、該
カウンタにより入力信号をカウントし期待値とを比較す
ることにより位相比較手段からの出力信号(エラー・ア
ウト信号)を制御し、ロックアップタイムを短縮する位
相比較装置に関する。
【0002】
【従来の技術】従来の位相比較装置のブロック図を示す
図2を参照すると、この位相比較装置200は、基準周
波数をつくる基準周波数発生器5と、被測定周波数を入
力する入力部4と、入力部4からの出力信号を分周する
ためのプログラム・デバイダ1と、このプログラム・デ
バイダ1へ分周値を設定する分周値設定レジスタ2と、
基準周波数発生器5の出力とプログラム・デバイダ1か
らの出力とを入力とする位相比較器3と、位相比較器3
の比較結果により所定のレベルを出力するチャージポン
プ6を有している。
図2を参照すると、この位相比較装置200は、基準周
波数をつくる基準周波数発生器5と、被測定周波数を入
力する入力部4と、入力部4からの出力信号を分周する
ためのプログラム・デバイダ1と、このプログラム・デ
バイダ1へ分周値を設定する分周値設定レジスタ2と、
基準周波数発生器5の出力とプログラム・デバイダ1か
らの出力とを入力とする位相比較器3と、位相比較器3
の比較結果により所定のレベルを出力するチャージポン
プ6を有している。
【0003】次に、従来技術の位相比較装置200の動
作について説明する。
作について説明する。
【0004】プログラム・デバイダ1への入力信号(f
in)を分周値設定レジスタ2により設定された分周値
(N)により分周された信号と基準周波数発生器5から
の基準周波数信号(fref)との位相を位相比較器3
で比較し、その結果によりチャージポンプ6からはfr
ef>fin/Nなら低レベルを出力し、fref<f
in/Nなら高レベルを出力し、fref=fin/N
なら高インピーダンスを出力する(図4参照)。
in)を分周値設定レジスタ2により設定された分周値
(N)により分周された信号と基準周波数発生器5から
の基準周波数信号(fref)との位相を位相比較器3
で比較し、その結果によりチャージポンプ6からはfr
ef>fin/Nなら低レベルを出力し、fref<f
in/Nなら高レベルを出力し、fref=fin/N
なら高インピーダンスを出力する(図4参照)。
【0005】また、図5に示すようにチャージポンプ6
からの出力201は、ローパスフィルタ12にて高周波
成分が取り除かれた後、直流成分がVCO13に入力さ
れ、その電圧レベルに応じた周波数がVCO13より出
力される。また、VCO13からの出力信号は再び入力
部4に入力され、徐々に所定の周波数に近づくように動
作させながらこの動作を繰り返し行い出力201をロッ
クする。
からの出力201は、ローパスフィルタ12にて高周波
成分が取り除かれた後、直流成分がVCO13に入力さ
れ、その電圧レベルに応じた周波数がVCO13より出
力される。また、VCO13からの出力信号は再び入力
部4に入力され、徐々に所定の周波数に近づくように動
作させながらこの動作を繰り返し行い出力201をロッ
クする。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の位相比較装置では、チャージポンプからの出力であ
る高レベルおよび低レベルのそれぞれの間に高インピー
ダンス状態が存在していたため、大きく周波数を変化さ
せたときロックアップタイムが長くなる問題点があっ
た。
来の位相比較装置では、チャージポンプからの出力であ
る高レベルおよび低レベルのそれぞれの間に高インピー
ダンス状態が存在していたため、大きく周波数を変化さ
せたときロックアップタイムが長くなる問題点があっ
た。
【0007】
【課題を解決するための手段】本発明の位相比較装置
は、基準周波数入力手段と、被測定周波数入力手段と、
前記被測定周波数を分周する可変分周手段と、前記可変
分周手段に分周値を設定するための分周値設定手段と、
前記基準周波数入力手段の出力と前記可変分周手段の出
力を入力とする位相比較手段と、前記位相比較手段の比
較により高レベル、低レベルまたは高インピーダンス状
態を出力する第1のレベル出力手段を具備する位相比較
装置において、前記被測定周波数入力手段の出力を所定
の期間カウントするカウント手段と、期待カウント値を
記憶する期待値記憶手段と、前記カウント手段と前記期
待値記憶手段の内容を比較する比較手段と、前記比較手
段の結果により所定のレベルを出力する第2のレベル出
力手段とを有している。
は、基準周波数入力手段と、被測定周波数入力手段と、
前記被測定周波数を分周する可変分周手段と、前記可変
分周手段に分周値を設定するための分周値設定手段と、
前記基準周波数入力手段の出力と前記可変分周手段の出
力を入力とする位相比較手段と、前記位相比較手段の比
較により高レベル、低レベルまたは高インピーダンス状
態を出力する第1のレベル出力手段を具備する位相比較
装置において、前記被測定周波数入力手段の出力を所定
の期間カウントするカウント手段と、期待カウント値を
記憶する期待値記憶手段と、前記カウント手段と前記期
待値記憶手段の内容を比較する比較手段と、前記比較手
段の結果により所定のレベルを出力する第2のレベル出
力手段とを有している。
【0008】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0009】図1は本発明の第1の実施例の位相比較装
置のブロック図である。なお、従来技術の位相比較装置
と同一の構成要素については、同一参照番号を付してあ
る。
置のブロック図である。なお、従来技術の位相比較装置
と同一の構成要素については、同一参照番号を付してあ
る。
【0010】この実施例の位相比較装置100は、入力
部4より入力される周波数をカウンタ8により所定の期
間カウントを行い、期待値設定レジスタ10に予め設定
されている期待値と一致検出回路9にて比較を行う。一
致検出回路9の結果により一致するまでは出力セレクタ
11により選択された所定のレベル(高レベルまたは低
レベル)がチャージポンプ6′から出力され、一致した
ときには出力を高インピーダンス状態に保つ構成であ
る。
部4より入力される周波数をカウンタ8により所定の期
間カウントを行い、期待値設定レジスタ10に予め設定
されている期待値と一致検出回路9にて比較を行う。一
致検出回路9の結果により一致するまでは出力セレクタ
11により選択された所定のレベル(高レベルまたは低
レベル)がチャージポンプ6′から出力され、一致した
ときには出力を高インピーダンス状態に保つ構成であ
る。
【0011】次に、本発明の第2の実施例の位相比較装
置について説明する。
置について説明する。
【0012】この第2の実施例の位相比較装置300
は、所定の周波数にロックするといいながらも実際には
ロックレンジには幅が有るため、前記期待値設定レジス
タ10の下位ビットをマスクするマスクレジスタ14を
有する以外は実施例1と同一の構成であるので図示する
に留め詳細な説明は省略する(図6参照)。
は、所定の周波数にロックするといいながらも実際には
ロックレンジには幅が有るため、前記期待値設定レジス
タ10の下位ビットをマスクするマスクレジスタ14を
有する以外は実施例1と同一の構成であるので図示する
に留め詳細な説明は省略する(図6参照)。
【0013】以上、実施例1および2により出力される
チャージポンプ6の出力101およびチャージポンプ6
分の出力102の接続応用例を図6および図7に示す。
チャージポンプ6の出力101およびチャージポンプ6
分の出力102の接続応用例を図6および図7に示す。
【0014】
【発明の効果】以上説明したように本発明は、所定の周
波数に一致するまでは高レベルまたは低レベルを出力し
たままにし、一致したならば出力を高インピーダンス状
態にするよう出力を制御したので、大きく周波数を変化
させたときにロックアップタイムを短縮するという効果
を有する。
波数に一致するまでは高レベルまたは低レベルを出力し
たままにし、一致したならば出力を高インピーダンス状
態にするよう出力を制御したので、大きく周波数を変化
させたときにロックアップタイムを短縮するという効果
を有する。
【図1】本発明の第1の実施例の位相比較装置のブロッ
ク図である。
ク図である。
【図2】従来技術の位相比較装置のブロック図である。
【図3】図1に示す位相比較器の回路図である。
【図4】図2に示す従来例のタイミングチャートであ
る。
る。
【図5】図2に示す従来例の応用例のブロック図であ
る。
る。
【図6】本発明の第2の実施例の位相比較装置のブロッ
ク図である。
ク図である。
【図7】図1に示す出力の応用接続例である。
【図8】図1に示す出力の他の応用接続例である。
1 プログラマブルデバイダ 2 分周値設定レジスタ 3 位相比較器 4 入力端子 5 基準周波数発生器 6,6′ チャージポンプ 8 周波数カウンタ 9 一致検出回路 10 期待値設定レジスタ 11 セレクタ 12 ローパスフィルタ 13 VCO 14 マスクレジスタ 100,200,300 位相比較装置 101,102,201 チャージポンプ出力
Claims (1)
- 【請求項1】 基準周波数入力手段と、被測定周波数入
力手段と、前記被測定周波数を分周する可変分周手段
と、前記可変分周手段に分周値を設定するための分周値
設定手段と、前記基準周波数入力手段の出力と前記可変
分周手段の出力を入力とする位相比較手段と、該位相比
較手段の比較結果により高レベルまたは低レベルまたは
高インピーダンス状態を出力する第1のレベル出力出力
手段を具備する位相比較装置において、前記被測定周波
数入力手段の出力を所定の期間カウントするカウント手
段と、期待カウント値を記憶する期待値記憶手段と、前
記カンウント手段と前記期待値記憶手段の内容を比較す
る比較手段と、前記比較手段の結果により所定のレベル
を出力する第2のレベル出力手段とを有することを特徴
とする位相比較装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04301059A JP3079809B2 (ja) | 1992-11-11 | 1992-11-11 | 位相比較装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04301059A JP3079809B2 (ja) | 1992-11-11 | 1992-11-11 | 位相比較装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06152398A true JPH06152398A (ja) | 1994-05-31 |
JP3079809B2 JP3079809B2 (ja) | 2000-08-21 |
Family
ID=17892375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04301059A Expired - Fee Related JP3079809B2 (ja) | 1992-11-11 | 1992-11-11 | 位相比較装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3079809B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005042713A1 (de) * | 2005-08-25 | 2007-03-08 | Joma-Polytec Kunststofftechnik Gmbh | Ölfilteranordnung |
-
1992
- 1992-11-11 JP JP04301059A patent/JP3079809B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3079809B2 (ja) | 2000-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
CA2053748C (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed | |
US5952888A (en) | Roving range control to limit receive PLL frequency of operation | |
US7129793B2 (en) | Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method | |
US5719510A (en) | Software configurable digital clock generator | |
JPH10271003A (ja) | 自己同調クロック回復のフェーズロックループ回路 | |
US4005479A (en) | Phase locked circuits | |
US11418204B2 (en) | Phase lock loop (PLL) with operating parameter calibration circuit and method | |
JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
US6456132B1 (en) | Phase-locked loop circuit | |
JPH06152398A (ja) | 位相比較装置 | |
US5734273A (en) | Phase lock detector | |
US5610541A (en) | Reset signal generation method and apparatus for use with a microcomputer | |
JPH10322200A (ja) | 位相ロック検出回路 | |
JPH05276025A (ja) | 位相比較装置 | |
US5357215A (en) | Method of setting phase locked loops by comparing output signals in a phase detector | |
JP3079808B2 (ja) | 位相比較装置 | |
JP3505263B2 (ja) | Pllシンセサイザ | |
US7145975B2 (en) | Digital phase-locked loop compiler | |
JP2877185B2 (ja) | クロック発生器 | |
KR100222673B1 (ko) | 위상고정루프회로 | |
JP3079943B2 (ja) | Pll回路 | |
JPS5951788B2 (ja) | 位相比較装置 | |
JPS5848538A (ja) | Pll発振器 | |
JP2004158940A (ja) | Pll回路とそれを用いた信号発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
LAPS | Cancellation because of no payment of annual fees |