JPH06151436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06151436A JPH06151436A JP29413392A JP29413392A JPH06151436A JP H06151436 A JPH06151436 A JP H06151436A JP 29413392 A JP29413392 A JP 29413392A JP 29413392 A JP29413392 A JP 29413392A JP H06151436 A JPH06151436 A JP H06151436A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- semiconductor device
- lead terminal
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 バンプと外部リード端子とを接合した際にボ
ンディングパッド周辺の膜にダメージを及ぼすことのな
い半導体装置を提供する。 【構成】 シリコン基板１上の層間絶縁膜２上に配線金
属膜としてアルミニウム配線パッド部３が形成されてい
る。アルミニウム配線パッド部３周辺上には、パッシベ
ーション膜４が形成され、またアルミニウム配線パッド
部３上および前記周辺のパッシベーション膜４上には、
バリアメタル膜５が形成されている。バリアメタル膜５
上にはマッシュルーム型のバンプ６が形成されている。
そしてバンプ６の外周部の凸部６ａ下部に絶縁膜９を設
けたことで、バンプ６と外部リード端子７とを接合する
際にバンプ６に荷重が加わっても、バンプ６の外周部の
凸部６ａが下にさがることがなく、パッシベーション膜
４にクラックが発生することがなくなる。
ンディングパッド周辺の膜にダメージを及ぼすことのな
い半導体装置を提供する。 【構成】 シリコン基板１上の層間絶縁膜２上に配線金
属膜としてアルミニウム配線パッド部３が形成されてい
る。アルミニウム配線パッド部３周辺上には、パッシベ
ーション膜４が形成され、またアルミニウム配線パッド
部３上および前記周辺のパッシベーション膜４上には、
バリアメタル膜５が形成されている。バリアメタル膜５
上にはマッシュルーム型のバンプ６が形成されている。
そしてバンプ６の外周部の凸部６ａ下部に絶縁膜９を設
けたことで、バンプ６と外部リード端子７とを接合する
際にバンプ６に荷重が加わっても、バンプ６の外周部の
凸部６ａが下にさがることがなく、パッシベーション膜
４にクラックが発生することがなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子とリード端
子とをバンプを介し接合することを特徴とするテープキ
ャリアパッケージ等において、バンプとリード端子とを
接合する際に半導体素子表面へのダメージを緩和させる
ことができる半導体装置に関するものである。
子とをバンプを介し接合することを特徴とするテープキ
ャリアパッケージ等において、バンプとリード端子とを
接合する際に半導体素子表面へのダメージを緩和させる
ことができる半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置について図面を参照し
ながら説明する。
ながら説明する。
【０００３】まず従来の半導体装置の構造について説明
する。図３は、バンプと外部リード端子とを接合する前
の従来の半導体装置のボンディングパッド部の断面図を
示している。
する。図３は、バンプと外部リード端子とを接合する前
の従来の半導体装置のボンディングパッド部の断面図を
示している。
【０００４】従来の半導体装置のボンディングパッド部
は、シリコン基板１上の層間絶縁膜２上に配線金属膜と
してアルミニウム配線パッド部３が形成されている。前
記アルミニウム配線パッド部３周辺上には、パッシベー
ション膜４が形成され、またアルミニウム配線パッド部
３上および前記周辺のパッシベーション膜４上には、バ
リアメタル膜５が形成されている。そして前記バリアメ
タル膜５上にマッシュルーム形状のバンプ６が形成され
ている。前記バンプ６は凸部６ａを有している。前記バ
ンプ６の形状がマッシュルーム状となるのは、バンプ形
成方法において、Ａｕバンプメッキの工程がレジスト形
成工程と、Ａｕバンプ形成工程よりなり、前記レジスト
上に形成したＡｕバンプが前記レジストより大きくな
り、レジスト除去後には、形成されたバンプ６がマッシ
ュルーム形状となってしまう。なおバンプ６の厚さは、
１５［μｍ］程度である。
は、シリコン基板１上の層間絶縁膜２上に配線金属膜と
してアルミニウム配線パッド部３が形成されている。前
記アルミニウム配線パッド部３周辺上には、パッシベー
ション膜４が形成され、またアルミニウム配線パッド部
３上および前記周辺のパッシベーション膜４上には、バ
リアメタル膜５が形成されている。そして前記バリアメ
タル膜５上にマッシュルーム形状のバンプ６が形成され
ている。前記バンプ６は凸部６ａを有している。前記バ
ンプ６の形状がマッシュルーム状となるのは、バンプ形
成方法において、Ａｕバンプメッキの工程がレジスト形
成工程と、Ａｕバンプ形成工程よりなり、前記レジスト
上に形成したＡｕバンプが前記レジストより大きくな
り、レジスト除去後には、形成されたバンプ６がマッシ
ュルーム形状となってしまう。なおバンプ６の厚さは、
１５［μｍ］程度である。
【０００５】次に従来の半導体装置の動作について、外
部リード端子を接合した場合について説明する。
部リード端子を接合した場合について説明する。
【０００６】図４は、バンプと外部リード端子とを接合
した後の従来の半導体装置のボンディングパッド部の断
面図を示している。
した後の従来の半導体装置のボンディングパッド部の断
面図を示している。
【０００７】図３で示したバリアメタル層５上に形成さ
れたバンプ６に対して、外部と電気的導通を行なうため
の外部リード端子７をバンプ６上に押しあて、加熱する
ことにより接合する。前記接合方法はギャングボンド法
と呼ばれている。なお接合は前記外部リード端子７には
スズ（Ｓｎ）メッキ処理がなされており、バンプ６はＡ
ｕであるため、加熱によりＡｕＳｎの合金により行なわ
れる。そして接合後はバンプ６は変形する。
れたバンプ６に対して、外部と電気的導通を行なうため
の外部リード端子７をバンプ６上に押しあて、加熱する
ことにより接合する。前記接合方法はギャングボンド法
と呼ばれている。なお接合は前記外部リード端子７には
スズ（Ｓｎ）メッキ処理がなされており、バンプ６はＡ
ｕであるため、加熱によりＡｕＳｎの合金により行なわ
れる。そして接合後はバンプ６は変形する。
【０００８】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、シリコン基板１上の層間絶縁膜２上
に形成したアルミニウム配線パッド部３の周辺上に形成
されたパッシベーション膜４にクラックが発生してしま
うという課題があった。以下、図面を参照しながら説明
する。図５は、バンプと外部リード端子とを接合した後
の従来の半導体装置のボンディングパッド部の断面図を
示している。
の半導体装置では、シリコン基板１上の層間絶縁膜２上
に形成したアルミニウム配線パッド部３の周辺上に形成
されたパッシベーション膜４にクラックが発生してしま
うという課題があった。以下、図面を参照しながら説明
する。図５は、バンプと外部リード端子とを接合した後
の従来の半導体装置のボンディングパッド部の断面図を
示している。
【０００９】バンプ６と外部リード端子７とを接合した
際、その接合する荷重でマッシュルーム型のバンプ６が
変形し、その変形したバンプ６の外周部が下がり、前記
バンプ６の凸部６ａがアルミニウム配線パッド部３周辺
のパッシベーション膜４に当り、クラック８が発生して
しまう。そしてパッシベーション膜４にクラック８が発
生した場合、信頼性の面で不純物イオン等の侵入により
アルミニウム配線パッド部３が腐食したり、あるいは水
分の侵入により隣接したボンディングパッド間で電流リ
ークが発生して半導体装置の特性不良をきたし、半導体
装置としての機能をはたさなくなる。
際、その接合する荷重でマッシュルーム型のバンプ６が
変形し、その変形したバンプ６の外周部が下がり、前記
バンプ６の凸部６ａがアルミニウム配線パッド部３周辺
のパッシベーション膜４に当り、クラック８が発生して
しまう。そしてパッシベーション膜４にクラック８が発
生した場合、信頼性の面で不純物イオン等の侵入により
アルミニウム配線パッド部３が腐食したり、あるいは水
分の侵入により隣接したボンディングパッド間で電流リ
ークが発生して半導体装置の特性不良をきたし、半導体
装置としての機能をはたさなくなる。
【００１０】本発明は、前記課題を解決するものであ
り、バンプと外部リード端子とを接合した際にボンディ
ングパッド周辺の膜にダメージを及ぼすことのない半導
体装置を提供することを目的としている。
り、バンプと外部リード端子とを接合した際にボンディ
ングパッド周辺の膜にダメージを及ぼすことのない半導
体装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、前記目的を達成するために以下のような構成を有し
ている。すなわち、半導体基板上に形成された配線金属
膜部と、前記配線金属膜部上に形成された上部外周部に
凸部を有するバンプと、少なくとも前記バンプの凸部と
前記配線金属膜部との間に形成された緩衝膜と備えてい
ることを特徴とする。
は、前記目的を達成するために以下のような構成を有し
ている。すなわち、半導体基板上に形成された配線金属
膜部と、前記配線金属膜部上に形成された上部外周部に
凸部を有するバンプと、少なくとも前記バンプの凸部と
前記配線金属膜部との間に形成された緩衝膜と備えてい
ることを特徴とする。
【００１２】
【作用】本発明に係る半導体装置は前記構成により、バ
ンプに対して外部リード端子を接合する場合、緩衝膜が
存在しているのでバンプの形状変化を防止することがで
きる。そのためバンプの凸部がボンディングパッド周辺
に形成されたパッシベーションなどの膜に当たって、ク
ラックが発生するということを防止できる。
ンプに対して外部リード端子を接合する場合、緩衝膜が
存在しているのでバンプの形状変化を防止することがで
きる。そのためバンプの凸部がボンディングパッド周辺
に形成されたパッシベーションなどの膜に当たって、ク
ラックが発生するということを防止できる。
【００１３】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１４】図１は本発明の一実施例に係る半導体装置
のボンディングパッド部分の断面図である。図１を参照
して、本実施例に係る半導体装置の構成について説明す
る。ボンディングパッド部は、半導体基板として、例え
ばシリコン基板１上の層間絶縁膜２上に配線金属膜とし
てアルミニウム配線パッド部３が形成されている。前記
アルミニウム配線パッド部３周辺上には、パッシベーシ
ョン膜４が形成され、また前記アルミニウム配線パッド
部３上および前記周辺のパッシベーション膜４上には、
バリアメタル膜５が形成されている。前記バリアメタル
膜５上にマッシュルーム形状のバンプ６が形成されてい
る。そして前記アルミニウム配線パッド部３周辺上のパ
ッシベーション膜４と前記パッシベーション膜４上にの
み存在するバリアメタル膜５を覆う形で緩衝膜９が形成
されている。また前記緩衝膜９は前記バンプ６の凸部６
ａが接触する位置に形成されている。なお、前記緩衝膜
９としては、例えばポリイミドが絶縁性であり、弾性率
が高く、衝撃を吸収するような性質を有している都合
上、好適である。その他、前記性質を有しているもので
あれば適用でき、シリコーン系樹脂などもその一例とし
て緩衝膜９として使用できる。また緩衝膜９の形成とし
ては、例えば緩衝膜９の材料にポリイミド樹脂を用いた
場合、まずバンプ６を形成した後、液体状のポリイミド
樹脂をスピンコート法により２〜３［μｍ］厚で塗布
し、マッシュルーム型のバンプ６の隙間に流し込んだ後
に熱硬化して緩衝膜９を形成するものである。前記ポリ
イミド樹脂としては、３０００〜５０００［ｃＰ］の粘
度を有した液体ポリイミド樹脂である。またバンプ６の
材料としては、Ａｕなどが腐食しにくい、電気伝導性が
高い等の性質を有しているため好適である。
のボンディングパッド部分の断面図である。図１を参照
して、本実施例に係る半導体装置の構成について説明す
る。ボンディングパッド部は、半導体基板として、例え
ばシリコン基板１上の層間絶縁膜２上に配線金属膜とし
てアルミニウム配線パッド部３が形成されている。前記
アルミニウム配線パッド部３周辺上には、パッシベーシ
ョン膜４が形成され、また前記アルミニウム配線パッド
部３上および前記周辺のパッシベーション膜４上には、
バリアメタル膜５が形成されている。前記バリアメタル
膜５上にマッシュルーム形状のバンプ６が形成されてい
る。そして前記アルミニウム配線パッド部３周辺上のパ
ッシベーション膜４と前記パッシベーション膜４上にの
み存在するバリアメタル膜５を覆う形で緩衝膜９が形成
されている。また前記緩衝膜９は前記バンプ６の凸部６
ａが接触する位置に形成されている。なお、前記緩衝膜
９としては、例えばポリイミドが絶縁性であり、弾性率
が高く、衝撃を吸収するような性質を有している都合
上、好適である。その他、前記性質を有しているもので
あれば適用でき、シリコーン系樹脂などもその一例とし
て緩衝膜９として使用できる。また緩衝膜９の形成とし
ては、例えば緩衝膜９の材料にポリイミド樹脂を用いた
場合、まずバンプ６を形成した後、液体状のポリイミド
樹脂をスピンコート法により２〜３［μｍ］厚で塗布
し、マッシュルーム型のバンプ６の隙間に流し込んだ後
に熱硬化して緩衝膜９を形成するものである。前記ポリ
イミド樹脂としては、３０００〜５０００［ｃＰ］の粘
度を有した液体ポリイミド樹脂である。またバンプ６の
材料としては、Ａｕなどが腐食しにくい、電気伝導性が
高い等の性質を有しているため好適である。
【００１５】次に本実施例に係る半導体装置の動作とし
て、外部リード端子を接合した場合について説明する。
て、外部リード端子を接合した場合について説明する。
【００１６】図２は、バンプ６と外部リード端子７とを
接合した後の本実施例に係る半導体装置のボンディング
パッド部の断面図を示している。
接合した後の本実施例に係る半導体装置のボンディング
パッド部の断面図を示している。
【００１７】図１で示したバリアメタル膜５上に形成さ
れたバンプ６に対して、外部と電気的導通を行なうため
の外部リード端子７を熱圧着方法（ギャングボンド法）
により接合する。接合の条件は、前記バンプがＡｕであ
る場合は、前記外部リード端子７の表面にメッキされて
いるＳｕと温度が約５００［℃］、圧力が約５０［ｇ／
リード］の条件でＡｕとＳｎとの合金を形成して接合す
るものである。また接合処理は、押え治具を用いてすべ
ての外部リード７もしくは一定の数の外部リード７を同
時に圧着する。接合時はバンプ６とパッシベーション膜
４との間に緩衝膜９が存在しているため、接合時のバン
プの変形を抑え、バンプ６と外部リード端子７とを接合
しても前記バンプの凸部６ａによりパッシベーション膜
４などにクラックが発生することがない。なお前記熱圧
着方法（ギャングボンド法）の適用は、バンプ６と外部
リード端子７との間隔において、接合した際に隣接バン
プ間で接触しない程度の間隔を有したタイプの半導体装
置の場合であるが、バンプ６と外部リード端子７との間
隔が微細な場合には、シングル超音波圧着法と呼ばれる
方法にて、１つ１つの外部リード端子７に対して押え治
具と超音波によって圧着する。
れたバンプ６に対して、外部と電気的導通を行なうため
の外部リード端子７を熱圧着方法（ギャングボンド法）
により接合する。接合の条件は、前記バンプがＡｕであ
る場合は、前記外部リード端子７の表面にメッキされて
いるＳｕと温度が約５００［℃］、圧力が約５０［ｇ／
リード］の条件でＡｕとＳｎとの合金を形成して接合す
るものである。また接合処理は、押え治具を用いてすべ
ての外部リード７もしくは一定の数の外部リード７を同
時に圧着する。接合時はバンプ６とパッシベーション膜
４との間に緩衝膜９が存在しているため、接合時のバン
プの変形を抑え、バンプ６と外部リード端子７とを接合
しても前記バンプの凸部６ａによりパッシベーション膜
４などにクラックが発生することがない。なお前記熱圧
着方法（ギャングボンド法）の適用は、バンプ６と外部
リード端子７との間隔において、接合した際に隣接バン
プ間で接触しない程度の間隔を有したタイプの半導体装
置の場合であるが、バンプ６と外部リード端子７との間
隔が微細な場合には、シングル超音波圧着法と呼ばれる
方法にて、１つ１つの外部リード端子７に対して押え治
具と超音波によって圧着する。
【００１８】以上のように本発明の実施例の半導体装置
によれば、図１に示すようにバンプ外周部の凸部下に絶
縁膜を設けることで、バンプとリード端子とを接合する
際にバンプに荷重が加わっても、バンプ外周部の凸部が
下にさがることがなく、パッシベーション膜にクラック
発生をもたらすことがなくなる。
によれば、図１に示すようにバンプ外周部の凸部下に絶
縁膜を設けることで、バンプとリード端子とを接合する
際にバンプに荷重が加わっても、バンプ外周部の凸部が
下にさがることがなく、パッシベーション膜にクラック
発生をもたらすことがなくなる。
【００１９】
【発明の効果】以上の実施例から明らかなように、本発
明はバンプ外周部の凸部下に緩衝膜を設けることで、バ
ンプとリード端子とを接合する際に半導体基板上に形成
されたパッシベーション膜などの膜へのダメージを緩和
させることが可能である。
明はバンプ外周部の凸部下に緩衝膜を設けることで、バ
ンプとリード端子とを接合する際に半導体基板上に形成
されたパッシベーション膜などの膜へのダメージを緩和
させることが可能である。
【図１】本発明の一実施例における半導体装置の断面図
【図２】本発明の一実施例における半導体装置の断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の断面図
【図５】従来の半導体装置の断面図
１ シリコン基板 ２ 層間絶縁膜 ３ アルミニウム配線パッド部 ４ パッシベーション膜 ５ バリアメタル膜 ６ バンプ ６ａ 凸部 ７ 外部リード端子 ８ クラック ９ 緩衝膜
Claims (1)
- 【請求項１】半導体基板上に形成された配線金属膜部
と、前記配線金属膜部上に形成された上部外周部に凸部
を有するバンプと、少なくとも前記バンプの凸部と前記
配線金属膜部との間に形成された緩衝膜と備えているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29413392A JPH06151436A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29413392A JPH06151436A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151436A true JPH06151436A (ja) | 1994-05-31 |
Family
ID=17803732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29413392A Pending JPH06151436A (ja) | 1992-11-02 | 1992-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476968B2 (en) | 2003-10-09 | 2009-01-13 | Seiko Epson Corporation | Semiconductor device including an under electrode and a bump electrode |
-
1992
- 1992-11-02 JP JP29413392A patent/JPH06151436A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476968B2 (en) | 2003-10-09 | 2009-01-13 | Seiko Epson Corporation | Semiconductor device including an under electrode and a bump electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| CN101128087B (zh) | 电路基板和半导体器件 | |
| US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
| JPS6138612B2 (ja) | ||
| US20030122237A1 (en) | Semiconductor device | |
| US20090174061A1 (en) | Semiconductor Device | |
| JP4182996B2 (ja) | 電子装置及びその製造方法 | |
| EP0890981B1 (en) | Enhanced underfill adhesion of flip chips | |
| US7023027B2 (en) | Diode package having an anode and a cathode formed on one surface of a diode chip | |
| JP3216305B2 (ja) | 半導体装置 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH06151436A (ja) | 半導体装置 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
| JP3147157B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP2020031081A (ja) | 半導体装置 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2000022023A (ja) | 接続構造体とその製造方法、及び実装構造体 | |
| JP4587573B2 (ja) | 半導体素子実装体および半導体素子実装体の製造方法 | |
| JPH0583186B2 (ja) | ||
| JP2001308139A (ja) | 半導体素子の電極構造 |