KR100516816B1 - 반도체장치의 제조 방법 - Google Patents

반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100516816B1
KR100516816B1 KR10-2002-0046476A KR20020046476A KR100516816B1 KR 100516816 B1 KR100516816 B1 KR 100516816B1 KR 20020046476 A KR20020046476 A KR 20020046476A KR 100516816 B1 KR100516816 B1 KR 100516816B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
dummy pattern
electrode
conductive resin
Prior art date
Application number
KR10-2002-0046476A
Other languages
English (en)
Other versions
KR20030051159A (ko
Inventor
이와사키토시히로
기무라미치타카
와카미야케이이치로
하타나카야스미치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030051159A publication Critical patent/KR20030051159A/ko
Application granted granted Critical
Publication of KR100516816B1 publication Critical patent/KR100516816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

사이즈의 큰 반도체칩을 실장할 때에 확실하게 초음파 열압착을 행하는 것을 목적으로 한다. 반도체칩(1)과, 반도체칩(1)과 대향배치되고, 접속용 도체(4)를 통해 반도체칩(1)과 전기적으로 접속된 회로기판(5)과, 반도체칩(1) 및 회로기판(5)이 마주보는 대향면에 각각 형성되고, 접속용 도체(4)가 접합된 전극패드(2) 및 단자전극(6)과, 대향면 사이의 간극을 매립하도록 형성된 비도전성 수지(7)와, 반도체칩(1) 또는 회로기판(5)의 대향면에 형성된 소정 형상의 도전성 더미패턴(10)을 구비한다. 대향면 사이의 온도분포를 균일하게 할 수 있어, 비도전성 수지(7)의 점도를 균일화하여 초음파가 감쇠하는 것을 억제할 수 있다.

Description

반도체장치의 제조 방법 {SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로, 특히 반도체칩과 회로기판이 접속용 도체를 거쳐 초음파 열압착에 의해 접합된 반도체장치의 제조 방법에 관한 것이다.
종래부터, 표면탄성파(SAW: Surface Acoustic Wave) 디바이스 등의 실장에 있어서는, 디바이스 위의 전극패드 상에 금(Au) 범프를 형성하고, 이 금 범프와 금도금이 시행된 실장기판 상의 단자전극을 초음파 인가를 병용하여 열압착하는 FCB가 행해지고 있다. 표면탄성파 디바이스는 3mm 모서리 이하의 것으로, I/O 전극의 수는 수개 정도이다. 따라서, 이 경우에는 사용되는 범프도 수 범프 정도이다.
한편, 메모리 디바이스 등의 대형, 다핀의 디바이스에 초음파 열압착을 적용하는 경우에는, 칩과 실장기판과의 사이에 비도전성 수지를 주입하여, 신뢰성을 향상시킬 필요가 있다. 도 10은 초음파 열압착을 사용하여 대형, 다핀의 디바이스와 회로기판을 접합하는 방법을 공정순으로 나타낸 개략 단면도이다. 우선, 반도체칩(10)의 전극패드(102)에 접속용 도체(범프)(104)를 와이어본딩 기술을 사용하여 형성한다. 그리고, 도 10a에 나타낸 바와 같이, 반도체칩(101)을 지지툴로 지지하고, 반도체칩(101)의 전극패드(102)와 회로기판(105)의 단자전극(106)이 대응하도록 위치맞춤한다.
그후, 반도체칩(101)에 하중을 걸어 접속용 도체(104)와 단자전극(106)을 밀착시키고, 이 상태에서 반도체칩(101)에 초음파 진동을 준다. 이에 따라, 접속용 도체(104)와 단자전극(106)이 접합된다.
다음에, 도 10b에 나타낸 바와 같이, 반도체칩(101)과 회로기판(105) 사이에 비도전성 수지(107)를 주입한다. 도 10c는, 비도전성 수지(107)가 반도체칩(101)과 회로기판(105) 사이에 널리 퍼져, 주입이 완료된 상태를 나타내고 있다.
이와 같이, 초음파 열압착 전에 수지를 주입하여 버리면, 그후에 초음파 진동을 주어도 감쇠하여 버리기 때문에, 도 10에 나타낸 바와 같이 반도체칩(101)을 탑재한 후에 초음파 열압착을 행하고, 그후에 수지를 주입할 필요가 있다.
그렇지만, 대형, 다핀의 메모리 디바이스에 초음파 열압착을 행하는 경우, 반도체칩(101)의 면적이 크기 때문에, 반도체칩(101)의 중앙부에 비도전성 수지(107)를 흘릴 수 없어, 중앙부에 보이드가 형성되어 버린다고 하는 문제가 있다. 이 때문에, 도 10에 나타낸 바와 같이 압착후에 수지밀봉을 하는 것은 곤란이 수반되어 왔다. 또한, 압착후에 수지밀봉을 하면 공정이 번잡하게 된다고 하는 문제가 있다.
이러한 관점에서, 미리 회로기판 상에 비도전성 수지를 형성해 놓고, 초음파 열압착에 의해 접속용 도체(104)와 단자전극(106)을 접합하는 것과 동시에 수지밀봉을 행하는 방법이 채용되고 있다. 이 방법에 의하면, 초음파 열압착후의 수지 주입공정을 생략할 수 있다.
그렇지만, 이 방법을 적용하는 경우에는, 접합시의 수지 점도가 중요하게 된다. 즉, 초음파 열압착시에 비도전성 수지가 용융하여 반도체칩과 회로기판과의 사이의 간극이 밀봉되지만, 비도전성 수지의 점도는 영역마다 다르기 때문에, 초음파 진동이 감쇠하여 접합이 불충분하게 된다고 하는 문제가 생기고 있었다.
반도체칩과 회로기판이 접촉하기 전, 즉, 반도체칩이 회로기판 상의 비도전성 수지와 접촉하기 전에는, 반도체칩의 온도와 회로기판의 온도에는 차이가 있다. 이 때문에, 반도체칩(101)이 비도전성 수지와 접촉한 후에는, 비도전성 수지의 온도는 균일화되지 않는다. 또한, 반도체칩과 회로기판은 열전도율이 다르고, 또한 장소에 의해 구성부재가 다르기 때문에, 비도전성 수지(107)에 온도분포가 발생한다.
특히, 회로기판으로서 비도전성 수지인 사용한 유리 에폭시 기판을 사용한 경우, 단자전극은 도전재이고, 그 밖의 영역은 비도전재로 구성되어 있기 때문에, 열용량의 차이 등으로부터 단자전극 근방과 그 주변의 영역에서 온도가 다르게 되어, 온도분포의 차이에 의해 비도전성 수지의 점도분포에 변동이 생겨 버린다. 그리고, 점도가 높은 영역에서는 비도전성 수지의 항력(drag)에 의해 초음파 진동이 전해지기 어렵게 되기 때문에, 점도가 높은 영역의 영향에 기인하여 인가된 초음파 진동이 감쇠하여, 접속용 도체와 단자전극의 접합성이 열화한다고 하는 문제가 생기고 있었다.
또한, 유리 에폭시 기판은 금속 등에 비해 열전도율이 비교적 낮은 재료로 구성되기 때문에, 반도체칩(101)의 중앙과 주변의 평면방향(수평방향)에서 온도분포의 변동이 현저하게 발생하고, 그 결과, 인가되는 초음파 진동 및 하중은 온도가 낮고 비도전성 수지의 점도가 높은 부분의 항력에 영향을 받아 버린다.
본 발명은 전술한 바와 같이 문제를 해결하기 위해 이루어진 것으로, 사이즈가 큰 반도체칩을 실장할 때에 확실하게 초음파 열압착을 행하여, 반도체장치의 신뢰성을 향상시키는 것을 목적으로 한다.
본 발명의 반도체장치는, 반도체칩과, 상기 반도체칩과 대향배치되고, 접속용 도체를 통해 상기 반도체칩과 전기적으로 접속된 전자부재와, 상기 반도체칩 및 상기 전자부재가 마주보는 대향면에 각각 형성되고, 상기 접속용 도체가 접합된 전극과, 상기 대향면 사이의 간극을 매립하도록 형성된 비도전성 수지와, 상기 반도체칩 또는 상기 전자부재의 상기 대향면에 형성된 소정 형상의 도전성 더미패턴을 구비한 것이다.
또한, 상기 반도체칩 및 상기 전자부품의 상기 전극이 상기 반도체칩의 주연부에 따른 위치에 형성되고, 상기 도전성 더미패턴이 상기 전극에 둘러싸인 범위에 형성되어 있는 것이다.
또한, 상기 도전성 더미패턴이 격자 형태의 패턴이다.
또한, 상기 도전성 더미패턴이 상기 반도체칩의 중심 근방에 해당하는 위치로부터 방사형으로 연장되는 공간에 의해 구분되어 있는 것이다.
또한, 상기 도전성 더미패턴과 상기 전극의 재질이 동일이다.
또한, 상기 전자부재가 소정의 회로패턴을 구비한 회로기판이다.
또한, 상기 전자부재가 반도체칩이다.
또한, 상기 전극은 상기 반도체칩 또는 상기 전자부품의 상기 대향면 상에 보호절연막을 통해 형성되어 있는 것이다.
또한, 상기 반도체칩 또는 상기 전자부품에 서멀 비아가 형성되고, 상기 서멀 비아를 개재하여 상기 도전성 더미패턴이 상기 대향면의 이면측에 접속되어 있는 것이다.
(실시예)
실시예 1
도 1은, 본 발명의 실시예 1에 관한, 초음파 열압착 접합을 사용한 반도체장치의 제조방법을 공정순으로 나타낸 개략 단면도이다. 이하, 도 1에 근거하여, 실시예 1의 초음파 열압착 접합의 순서를 설명한다.
우선, 도 1a에 나타낸 바와 같이, 반도체칩(1) 상의 전극패드(2)에 접속용 도체(4)를 와이어본딩 기술을 이용하여 형성한다. 반도체칩(1) 상의 전극패드(2)가 형성되어 있지 않은 영역에는 절연보호막(3)이 형성되어 있다.
다음에, 도 1b에 나타낸 바와 같이, 단자전극(6)을 구비한 회로기판(5) 상에 비도전성 수지(7)를 형성한다. 비도전성 수지(7)의 형성은, 시이트 형태의 수지를 붙이는 방법, 도포 등의 방법을 사용하여 행한다.
다음에, 도 1c에 나타낸 바와 같이, 회로기판(5)을 지지툴(8) 상에 놓고, 반도체칩(1)을 지지툴(9)로 지지하여 양자를 대향시켜, 반도체칩(1)의 전극패드(2)와 회로기판(5)의 단자전극(6)이 대응하도록 위치맞춤한다.
다음에, 도 1d에 나타낸 바와 같이, 반도체칩(1)과 회로기판(5)을 압착하고, 가열하면서 초음파 진동 및 하중을 인가하여, 전극패드(2)와 단자전극(6)을 접속용 도체(4)를 통해 접속한다. 이에 따라, 도 1e에 나타낸 바와 같이, 회로기판(5) 상에 반도체칩(1)이 실장되고, 회로기판(5)과 반도체칩(1) 사이가 비도전성 수지(7)에 의해 밀봉된다.
도 1d의 공정에서는, 열압착을 위한 가열에 의해, 미리 회로기판(5) 상에 설치된 비도전성 수지(7)가 용융하여 연화하지만, 비도전성 수지(7)의 점도는 온도에 의존한다. 일반적으로, 반도체칩(1)이 큰 칩사이즈가 될수록, 비도전성 수지(7)의 점도분포는 넓어지게 된다. 실시예 1에서는, 큰 칩사이즈라도 온도분포, 점도분포를 균일화할 수 있도록, 회로기판(5)의 표면에 열전도성이 좋은 더미패턴(10)을 형성하고 있다.
도 2는, 회로기판(5) 상에 형성된 더미패턴(10)을 나타낸 모식도이다. 여기서, 도 2a는, 회로기판(5)의 단자전극(6)이 형성된 측의 면을 나타낸 평면도이다. 또한, 도 2b는 회로기판(5)과 반도체칩(1)의 단면을 나타내고 있다.
도 2a에 나타낸 바와 같이, 회로기판(5) 상에는 주변부에 복수의 단자전극(6)이 형성되어 있다. 그리고, 회로기판(5) 상의 중앙부에는, 단자전극(6)에 둘러싸여지도록 더미패턴(10)이 형성되어 있다. 더미패턴(10)은 단자전극(6)과 동일한 재질로 형성되어 있고, 도 2b에 나타낸 바와 같이 단자전극(6)과 동등한 두께로 형성되어 있다. 더미패턴(10)은 단자전극(6)과 동일공정으로 형성할 수 있다.
이와 같이, 회로기판(5) 표면의 중앙부에 단자전극(6)과 동일한 재질로 구성한 열전도성이 좋은 더미패턴(10)을 설치하는 것에 의해, 도 1d의 공정으로 가열하였을 때, 회로기판(5) 상의 온도분포를 일정하게 할 수 있다. 더미패턴(10)을 형성하지 않고 있는 상태에서는, 회로기판(5)의 중앙부에 열이 충분히 전해지지 않기 때문에, 회로기판(5)의 중앙부에서의 온도가 주변부에 비해 낮아지고, 중앙부에서의 점도가 높아져 버리지만, 더미패턴(10)을 설치하는 것에 의해 회로기판(5) 중앙부의 온도를 주변부와 동등하게 할 수 있다. 이에 따라, 회로기판(5)의 전역에 걸쳐 온도를 일정하게 하는 것이 가능하게 되어, 비도전성 수지(7)의 온도분포를 균일화할 수 있다. 비도전성 수지(7)의 수평방향의 위치마다의 온도차를 작게 할 수 있다.
그리고, 비도전성 수지(7)의 온도분포를 균일화함으로써, 비도전성 수지(7)의 점도분포를 균일화할 수 있다. 바꾸어 말하면, 더미패턴(10)을 설치하는 것에 의해 회로기판(5)의 중앙부에서의 비도전성 수지(7)의 점도를 낮게 하여 주위와 동등하게 할 수 있다. 이에 따라, 비도전성 수지(7)의 점도가 높아지는 것을 억제하여 초음파 진동이 감쇠하여 버리는 것을 억제할 수 있다.
도 3은 더미패턴(10)의 형상의 예를 나타낸 평면도이다. 회로기판(5)의 표면 중에서, 단자전극(6)이 형성되어 있지 않은 영역에는 유기 재질부가 노출되어 있다. 도 3에 나타낸 바와 같이, 더미패턴(10)을 격자상의 형상으로 하는 것에 의해, 회로기판(5)의 유기 재질부와 비도전성 수지(7)와의 접촉면적을 넓게 확보할 수 있다. 이에 따라, 비도전성 수지(7)와 회로기판(5)과의 접착강도를 향상시킬 수 있다.
도 4a는 더미패턴(10)의 형상의 다른 예를 나타낸 평면도이다. 도 4에 나타낸 바와 같이, 회로기판(5) 상에 방사형의 공간을 설치하고 더미패턴(10)을 구분하는 것에 의해, 비도전성 수지(7)를 형성할 때, 또는 반도체칩(1)의 열압착시에 비도전성 수지(7) 내부에 발생한 보이드를 방사형의 공간을 따라 외측으로 배출할 수 있다. 여기서, 방사형으로 형성된 더미패턴(10)의 공간의 중심은 반도체칩(1)의 중심 근방에 위치시킴으로써, 반도체칩(1)의 중심에서 외측을 향해 효율적으로 보이드를 배출할 수 있다. 이에 따라, 비도전성 수지(7) 내에 발생하는 보이드를 최소한으로 억제할 수 있다.
도 4b는, 도 4a의 더미패턴(10)을 구비한 반도체장치를 나타낸 개략 단면도이다. 도 4b의 예에서는 회로기판(5)의 더미패턴(10)을 절연보호막(13)으로 덮고 있다. 절연보호막(13)은 유기계의 비도전성 수지로 이루어지고, 비도전성 수지(7)도 유기계의 재료로 구성되기 때문에, 도 1 및 도 2의 경우와 같이 회로기판(5) 상의 온도분포를 균일화할 수 있고, 또한, 특히 회로기판(5)이 단독체인 상태라도 회로기판(5)의 표면을 보호하는 것이 가능해진다.
또한, 전술한 것 같이 더미패턴(10)은 회로기판(5)의 단자전극(6)과 동일 공정으로 형성하여도 되고, 단자전극(6)과는 별도의 공정으로 금속판을 붙이는 등의 방법으로 형성하여도 된다.
또한, 회로기판(5)으로서 실리콘(Si) 등의 반도체칩을 사용한 경우, 즉, 2개의 반도체칩(1)의 전극패드(2)측의 면을 대향시키고, 비도전성 수지(7)를 개재시켜 접속용 도체(4)에 의해 접합하는 경우에 있어서도, 더미패턴을 형성함으로써 동일한 효과를 얻을 수 있다. 이 경우, 더미패턴은 반도체칩(1의 전극패드(2)측의 표면에 형성한다. 더미패턴은 전극패드(2)의 재질과 같은 재질의 막으로부터 구성하여도 되고, 구리(Cu )등의 열전도성이 좋은 금속패턴으로부터 구성하여도 된다. 이에 따라, 반도체칩(1) 사이의 비도전성 수지(7)의 온도를 균일하게 할 수 있다.
다음에, 도 5에 근거하여, 전극패드(2), 접속용 도체(4), 단자전극(6) 등의 접속용 부재에 관해 설명한다. 도 5는, 반도체칩(1)과 회로기판(5)과의 접합부를 나타낸 개략 단면도이다. 이들 접속용 부재는, 금(Au), 땜납, 은(Ag), 구리(Cu), 알루미늄(Al), 비스무트(Bi), 아연(Zn), 안티몬(Sb), 인듐(In), 납(Pb), 실리콘(Si), 또한 이들의 합금으로 이루어진다.
도 5a는, 접속용 도체(4)로서 금(Au)을 주원소로 한 부재를 사용하여, 회로기판(5)(유리 에폭시 기판) 상의 단자전극(6)을 구리(Cu) 전극(13),구리 전극(13) 상에 형성된 니켈(Ni) 도금층(16), 최표면층에 형성된 금(Au) 도금층(17)으로 구성한 예를 나타내고 있다. 접속용 도체(4)는 미리 와이어본딩 기술을 이용하여 전극패드(2)에 접합되고, 접속용 도체(4)와 전극패드(2)의 계면에는 Au/Al 합금층(18)이 형성되어 있다.
그리고, 도 5a에 나타낸 바와 같이, 접속용 도체(4)와 금도금층(17)의 계면에는, 초음파 열압착에 의해 비교적 저온에서 Au/Au 접합층(19)이 형성된다.
이와 같이, 실시예 1의 방법에 따르면, 대형, 다핀의 반도체칩(1)이라도 확실히 초음파 열압착을 행할 수 있기 때문에, 접속용 도체(4)와 금 도금층(17)의 계면에 확실히 Au/Au 접합층(19)을 형성할 수 있다. 따라서, 접속용 도체(4)와 단자전극(6)과의 접합을 확실히 행하는 것이 가능해진다.
도 5b는, 접속용 도체(4)로서 역시 금(Au)을 주원소로 한 부재를 사용하고, 회로기판(5)을 반도체칩으로 치환한 경우, 즉, 반도체칩(1)끼리를 접합한 경우를 나타내고 있다. 이 경우에는, 단자전극(6)이 알루미늄으로 이루어진 패드라도, 단자전극(6)과 접속용 도체(4)와의 계면에 비교적 저온에서 Au/Al 접합층(20)을 형성할 수 있다. 이와 같이, 실시예 1의 방법에 따르면 초음파를 병용한 열압착을 확실히 행할 수 있기 때문에, 유기수지 등의 비도전성 수지(7)와 같이 내열온도가 낮은 재료를 사용하는 경우라도 양호한 Au/Au 접합층(19), Au/Al 접합층(20)을 형성할 수 있다. 따라서, 접합의 신뢰성을 대폭 향상시킬 수 있다.
이상 설명한 바와 같이 실시예 1에 따르면, 회로기판(5)의 단자전극(6)측의 면에 소정 형상의 더미패턴(10)을 형성하였기 때문에, 회로기판(5) 상면의 온도분포를 균일하게 할 수 있어, 비도전성 수지(7)의 온도를 일정하게 하는 것이 가능해진다. 이에 따라, 초음파 열압착시에 있어서의 비도전성 수지(7)의 점도를 일정하게 유지할 수 있고, 특히 반도체칩(1)의 중앙에 있어서 점도가 높은 영역이 생겨 버리는 것을 억제할 수 있고, 점도의 높이에 의해 인가된 초음파 진동이 감쇠하여 버리는 것을 억제할 수 있다. 따라서, 단자전극(6)과 접속용 도체(4)를 확실히 접합할 수 있어, 반도체장치의 신뢰성을 높일 수 있다.
실시예 2
도 6은, 본 발명의 실시예 2에 관한 반도체장치를 나타낸 개략 단면도이다. 도 6에 나타낸 바와 같이, 실시예 2의 반도체장치는, 실시예 1의 반도체장치와 마찬가지로 반도체칩(1)과 회로기판(5) 사이에 비도전성 수지(7)를 개재시켜 접합한 것으로, 다시 반도체칩(1)측에도 열전도성이 좋은 더미패턴(14)을 형성한 것이다.
이와 같이, 반도체칩(1)측에도 열전도성이 좋은 더미패턴(14)을 형성함으로써, 비도전성 수지(7)의 온도분포의 균일성을 높일 수 있다. 따라서, 초음파 진동이 감쇠하여 버리는 것을 억제할 수 있어, 초음파 열압착을 확실히 행하는 것이 가능해진다.
도 7 및 도 8은, 더미패턴(14)을 구비한 반도체장치의 또 다른 예를 나타낸 개략 단면도이다. 여기서, 도 7은, 도 6의 경우와 마찬가지로 반도체칩(1)의 전극패드(2)측의 면에 더미패턴(14)을 형성한 것이지만, 절연보호막(3) 상에 더미패턴(14)을 형성하고 있는 점에서 도 6의 경우와 다르다.
비도전성 수지(7) 및 절연보호막(3)은 함께 유기계 재료로 이루어진 절연막이다. 도 7과 같이 절연보호막(3) 상에 더미패턴(14)을 형성한 경우라도 도 6의 경우와 마찬가지로 비도전성 수지(7)의 온도분포를 균일화할 수 있다.
또한, 도 8은 회로기판(5)으로서의 유리 에폭시 기판 상에 솔더 레지스트(15)를 설치한 경우를 나타내고 있다. 솔더 레지스트(15)도 유기계의 막으로 이루어지기 때문에, 회로기판(5)과 비도전성 수지(7) 사이에 솔더 레지스트(15)를 개재시킨 경우라도, 회로기판(5)의 열전도율은 크게 변화하는 일은 없다. 또한, 도 8의 예에서는, 도 6의 경우와 마찬가지로 반도체칩(1) 표면에 더미패턴(14)을 형성하여, 더미패턴(14)을 절연보호막(3)으로 덮고 있다. 따라서, 도 6의 예와 같이 비도전성 수지(7)의 온도를 균일화할 수 있고, 또한 솔더 레지스트(15)의 기능도 얻을 수 있다.
이때, 도 3의 경우와 같이, 더미패턴(14)의 형상을 격자 형태로 하는 것에 의해, 반도체칩(1), 절연보호막(3) 또는 절연보호막(13)과의 밀착성을 높일 수 있다. 또한, 도 4의 경우와 마찬가지로, 더미패턴(14)을 방사형의 공간으로 구분하는 것에 의해, 초음파 열압착시에 비도전성 수지(7)에서 발생하는 보이드를 효율적으로 배출하는 것이 가능해진다.
실시예 3
도 9는, 실시예 3에 관한 열압착 접합을 사용한 반도체장치를 나타낸 개략 단면도이다. 실시예 3은, 실시예 1과 마찬가지로 회로기판(5)에 더미패턴(10)을 형성하고, 다시 회로기판(5)에 서멀 비아(11)를 설치하여, 회로기판(5)에의 열이 더미패턴(10)에 전해지기 쉽게 되도록 한 것이다.
도 9에 나타낸 바와 같이, 더미패턴(10)의 아래의 회로기판(5)에 설치된 서멀 비아(11)는 회로기판(5)을 관통하도록 형성되어 있고, 서멀 비아(11) 내부에 더미패턴(10)의 일부가 충전되어 있다. 이것은, 초음파 열압착시의 가열이 회로기판(5)의 이면측으로부터 행해지는 경우에 특히 효과적으로, 서멀 비아(11)를 설치하는 것에 의해, 회로기판(5)의 이면측에서 회로기판(5)의 중앙부의 더미패턴(10)을 가열하는 것이 가능해진다. 이에 따라, 회로기판(5)의 중앙부에서 비도전성 수지(7)의 온도를 높여 점도를 낮게 할 수 있어, 비도전성 수지(7)의 온도를 균일하게 할 수 있다.
또한, 반도체칩(1)의 이면측, 즉 도 9에 있어서 반도체칩(1)의 상측으로부터 가열을 행하는 경우에는, 반도체칩(1)에 서멀 비아를 설치하여도 된다. 이에 따라, 서멀 비아를 통해 반도체칩(1)의 전극패드(2)측의 면을 가열할 수 있어, 비도전성 수지(7)의 점도를 낮게 하는 것이 가능해진다. 이에 따라, 초음파가 감쇠하여 버리는 것을 억제할 수 있어, 접합의 신뢰성을 높이는 것이 가능해진다.
이상 설명한 것과 같이 실시예 3에 따르면, 회로기판(5) 또는 반도체칩(1)에 서멀 비아(11)를 설치하는 것에 의해, 서멀 비아(11)를 거쳐 비도전성 수지(7)를 가열할 수 있다. 따라서, 비도전성 수지(7)의 온도분포를 균일하게 할 수 있어, 신뢰성이 높은 초음파 열압착을 행할 수 있다.
본 발명은, 이상 설명한 것과 같이 구성되어 있기 때문에, 이하에 나타낸 것과 같은 효과를 나타낸다.
반도체칩 또는 전자부품의 대향면에 소정 형상의 도전성 더미패턴을 형성하였기 때문에, 반도체칩과 전자부품을 초음파 열압착할 때에 대향면 사이의 온도분포를 균일하게 할 수 있어, 비도전성 수지의 점도를 균일화하는 것이 가능해진다. 이에 따라, 인가된 초음파가 감쇠하여 버리는 것을 억제할 수 있어, 반도체칩과 전자부품과의 전기적 접속의 신뢰성을 높이는 것이 가능해진다.
도전성 더미패턴을 반도체칩의 주연부에 형성한 전극에 둘러싸이도록 배치하는 것에 의해, 초음파 열압착시에 반도체칩의 중앙부의 온도를 주변부와 동등한 정도까지 높일 수 있어, 반도체칩 중앙부에서의 비도전성 수지의 점도를 높이는 것이 가능해진다.
도전성 더미패턴을 격자 형태의 패턴으로 하는 것에 의해, 도전성 더미패턴과 반도체칩 또는 전자부품과의 접촉면적을 넓게 확보할 수 있어, 도전성 더미패턴의 접착성을 높이는 것이 가능해진다.
도전성 더미패턴을 반도체칩의 중심에서 방사형으로 연장되는 공간에 의해 구분하는 것에 의해, 열압착시에 비도전성 수지에서 발생하는 보이드를 공간을 따라 외측으로 배출하는 것이 가능해진다.
도전성 더미패턴과 전극의 재질을 동일하게 하는 것에 의해, 양자를 반도체칩 또는 전자부품 상의 동일공정으로 형성할 수 있다. 이에 따라, 공정을 간소화하여 비용을 저감할 수 있다.
전자부재를 소정의 회로패턴을 구비한 회로기판으로 하는 것에 의해, CSP 등의 패키지에 있어서 반도체칩과 회로기판과의 전기적 접속의 신뢰성을 높이는 것이 가능해진다.
전자부재를 반도체칩으로 하는 것에 의해, 반도체칩끼리의 전기적 접속의 신뢰성을 높이는 것이 가능해진다.
반도체칩 또는 전자부품의 대향면 상에 보호절연막을 개재하여 전극을 형성하는 것에 의해, 반도체칩과 전자부품을 초음파 열압착할 때에 대향면 사이의 온도분포를 균일하게 할 수 있어, 비도전성 수지의 점도를 온도를 균일화하는 것이 가능해진다.
서멀 비아를 거쳐 도전성 더미패턴을 대향면의 이면측에 접속한 것에 의해, 대향면의 이면측으로부터의 열을 대향면 상의 도전성 더미패턴으로 효율적으로 전하는 것이 가능해진다.
도 1은 본 발명의 실시예 1에 관한 초음파 열압착 접합을 사용한 반도체장치의 제조방법을 공정순으로 나타낸 개략 단면도이다.
도 2는 회로기판 상에 형성한 더미패턴을 나타낸 모식도이다.
도 3은 더미패턴의 형상의 예를 나타낸 평면도이다.
도 4는 더미패턴의 형상의 다른 예를 나타낸 평면도이다.
도 5는 반도체칩과 회로기판과의 접합부를 나타낸 개략 단면도이다.
도 6은 본 발명의 실시예 2에 관한 반도체장치를 나타낸 개략 단면도이다.
도 7은 반도체칩의 최상면에 더미패턴을 설치한 예를 나타낸 개략 단면도이다.
도 8은 회로기판 상에 솔더 레지스트를 설치한 예를 나타낸 개략 단면도이다.
도 9는 실시예 3에 관한 열압착 접합을 사용한 반도체장치를 나타낸 개략 단면도이다.
도 10은 종래의 초음파 열압착 접합을 사용한 반도체장치의 제조방법을 나타낸 개략 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체칩 2: 전극패드
3: 절연보호막 4: 접속용 도체
5: 회로기판 6: 단자전극
7: 비도전성 수지 8, 9: 지지툴
10, 14: 더미패턴 11: 서멀 비아
13: 구리 전극 15: 솔더 레지스트
16: 니켈(Ni) 도금층 17: 금(Au) 도금층
18: Au/Al 합금층 19: Au/Au 접합층
20: Au/Al 접합층

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전극을 구비한 반도체칩을 준비하는 공정과,
    전극 및 도전성 더미패턴을 구비한 전자부재를 준비하는 공정과,
    상기 반도체칩의 전극과 상기 전자부재의 전극을 접속용 도체를 통해서 접합하고, 상기 반도체칩과 상기 전자부재와의 사이를 비도전성 수지에 의해서 매립하는 공정을 가진 반도체장치의 제조 방법에 있어서,
    상기 반도체칩의 전극과 상기 전자부재의 전극을 접합할 때에, 상기 반도체칩을 상기 도전성 더미패턴상에 배치한 상태로, 초음파 열압착에 의해 접합하는 것을 특징으로 하는 반도체장치의 제조 방법.
  5. 제 1항에 있어서, 상기 반도체칩 및 상기 전자부품의 상기 전극이 상기 반도체칩의 주연부에 따른 위치에 형성되고, 상기 도전성 더미패턴이 상기 전극에 둘러싸인 범위에 형성되어 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  6. 제 1항 또는 제 2항에 있어서, 상기 도전성 더미패턴과 상기 전극의 재질이 동일한 것을 특징으로 하는 반도체장치의 제조 방법.
KR10-2002-0046476A 2001-12-18 2002-08-07 반도체장치의 제조 방법 KR100516816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00384707 2001-12-18
JP2001384707A JP2003188210A (ja) 2001-12-18 2001-12-18 半導体装置

Publications (2)

Publication Number Publication Date
KR20030051159A KR20030051159A (ko) 2003-06-25
KR100516816B1 true KR100516816B1 (ko) 2005-09-26

Family

ID=19187749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0046476A KR100516816B1 (ko) 2001-12-18 2002-08-07 반도체장치의 제조 방법

Country Status (6)

Country Link
US (1) US6777814B2 (ko)
JP (1) JP2003188210A (ko)
KR (1) KR100516816B1 (ko)
CN (1) CN1266766C (ko)
DE (1) DE10236689A1 (ko)
TW (1) TW560036B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818438A (en) 1995-04-25 1998-10-06 Bellsouth Corporation System and method for providing television services
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
KR100919985B1 (ko) * 2002-10-22 2009-10-05 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
EP1605739A4 (en) * 2003-04-18 2009-08-19 Ibiden Co Ltd RIGID-FLEXIBLE CONNECTION CHART
US8635643B2 (en) * 2003-06-30 2014-01-21 At&T Intellectual Property I, L.P. System and method for providing interactive media content over a network
US20040268416A1 (en) * 2003-06-30 2004-12-30 Gray James Harold System and method for providing enhanced hot key control
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US8286203B2 (en) 2003-12-19 2012-10-09 At&T Intellectual Property I, L.P. System and method for enhanced hot key delivery
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
US7075016B2 (en) * 2004-02-18 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Underfilling efficiency by modifying the substrate design of flip chips
KR100580110B1 (ko) * 2004-05-28 2006-05-12 매그나칩 반도체 유한회사 반도체 소자의 더미 패턴 구조
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
JP4873901B2 (ja) * 2004-09-21 2012-02-08 セイコーインスツル株式会社 半導体装置の製造方法
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
US20060273309A1 (en) * 2005-06-03 2006-12-07 Jian Wang Workpiece including electronic components and conductive members
JP4685601B2 (ja) * 2005-11-16 2011-05-18 新光電気工業株式会社 実装基板および半導体装置
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
DE102006004320A1 (de) * 2006-01-31 2007-08-09 Häusermann GmbH Leiterplatte mit funktionalen Elementen und selektiv gefüllten und thermisch leitfähigen Durchsteigelöchern sowie Herstellverfahren und Anwendung
US8402503B2 (en) 2006-02-08 2013-03-19 At& T Intellectual Property I, L.P. Interactive program manager and methods for presenting program content
WO2007093966A1 (en) * 2006-02-15 2007-08-23 Nxp B.V. Non-conductive planarization of substrate surface for mold cap
JP5186741B2 (ja) * 2006-08-18 2013-04-24 富士通セミコンダクター株式会社 回路基板及び半導体装置
JP2012145910A (ja) * 2010-12-24 2012-08-02 Mitsumi Electric Co Ltd 構造体
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
EP3413342A1 (de) * 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677575A (en) * 1994-03-30 1997-10-14 Kabushiki Kaisha Toshiba Semiconductor package having semiconductor chip mounted on board in face-down relation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223653A (ja) * 1999-02-02 2000-08-11 Rohm Co Ltd チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2001015554A (ja) 1999-06-30 2001-01-19 Fujitsu Ten Ltd 基板の部品実装構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677575A (en) * 1994-03-30 1997-10-14 Kabushiki Kaisha Toshiba Semiconductor package having semiconductor chip mounted on board in face-down relation

Also Published As

Publication number Publication date
DE10236689A1 (de) 2003-07-10
TW560036B (en) 2003-11-01
US6777814B2 (en) 2004-08-17
CN1427471A (zh) 2003-07-02
JP2003188210A (ja) 2003-07-04
US20030111742A1 (en) 2003-06-19
KR20030051159A (ko) 2003-06-25
CN1266766C (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100516816B1 (ko) 반도체장치의 제조 방법
US6198165B1 (en) Semiconductor device
KR100522223B1 (ko) 반도체장치및그제조방법
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6025648A (en) Shock resistant semiconductor device and method for producing same
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US5683942A (en) Method for manufacturing bump leaded film carrier type semiconductor device
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
KR20010012494A (ko) 집적회로 패키지 및 집적회로 패키지의 땜납 상호접속 볼조인트
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
US20030122237A1 (en) Semiconductor device
JP3228339B2 (ja) 半導体装置およびその製造方法
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
CN111477595B (zh) 散热封装结构和散热封装结构的制作方法
JP3547303B2 (ja) 半導体装置の製造方法
JP2003133329A (ja) 半導体装置
CN110739281A (zh) 半导体封装
JPH08222885A (ja) パッケージの電磁遮蔽膜及びその成形方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
US6291893B1 (en) Power semiconductor device for “flip-chip” connections

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee