JP2000223534A - 半導体実装装置及び半導体チップの実装方法 - Google Patents

半導体実装装置及び半導体チップの実装方法

Info

Publication number
JP2000223534A
JP2000223534A JP2133099A JP2133099A JP2000223534A JP 2000223534 A JP2000223534 A JP 2000223534A JP 2133099 A JP2133099 A JP 2133099A JP 2133099 A JP2133099 A JP 2133099A JP 2000223534 A JP2000223534 A JP 2000223534A
Authority
JP
Japan
Prior art keywords
mounting
semiconductor chip
wiring board
bump
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2133099A
Other languages
English (en)
Inventor
Tomohisa Motomura
知久 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2133099A priority Critical patent/JP2000223534A/ja
Publication of JP2000223534A publication Critical patent/JP2000223534A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】金バンプの形成された半導体チップを、銅メッ
キされた基板電極に低い接触抵抗で接続可能な実装方法
を提供する。 【解決手段】基板電極表面に有機物剥離処理を行い、更
に露出した銅表面のエッチング処理を行うことにより表
面を清浄化し、その後にガラスフィラー入りのエポキシ
樹脂を用いて半導体チップを実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体実装装置及び
半導体チップ実装方法に関するものであり、特にボール
バンプと封止用樹脂を用いて半導体チップを配線基板に
フリップチップ実装する方法、及びその方法により作成
された半導体実装装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高機能化
が進み、半導体装置の寸法に比して多数の接続端子が必
要とされるようになっている。一方、半導体装置を実装
使用する電子機器においては急速に機器の小型化が進
み、使用する半導体装置の小型化が要求されている。
【０００３】これらの事情を背景にして、半導体装置の
端子間隔の縮小が進み、また、端子接続にボンディング
ワイヤに代えて金属ボールを用いて接続を行うフリップ
チップ実装技術が急速に進展している。
【０００４】半導体チップ（ベアチップ）をプリント基
板（プリント配線基板）にフリップチップ実装するに
は、例えば半導体チップのボンディングパッド上に電解
めっきにより半田ボールを形成しプリント基板にフェイ
スダウンに実装する方法、また、半導体チップのボンデ
ィングパッド上に金ワイヤをボールボンディングし、金
ボール部分のみを残してバンプとし、プリント基板にフ
ェイスダウンに実装する方法などが知られている。
【０００５】図７を用いて、半導体チップ１を、半導体
チップ1 のアルミ電極２上にワイヤボンディングによっ
て形成された金バンプ３を用いて、プリント基板７の基
板電極８上にフェイスダウンに実装する従来の技術を説
明する。図７は、半導体チップを金バンプで、プリント
基板の基板電極上にフェイスダウンに実装する従来技術
の工程断面図である。図７（Ａ）では電極５上にニッケ
ル・金の順にめっき６を施した基板電極８が形成されて
いるプリント基板７に予め異方性導電ペースト（Ａｎｉ
ｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔ
ｅ：ＡＣＰとも略す）４を塗布し、その基板電極８に、
直径８０μｍ、高さ３５μｍの金バンプ３が形成された
半導体チップ１を金バンプ３と基板電極８が対向するよ
うに配置する。次に、図７（Ｂ）に示すように金バンプ
３と基板電極８の位置が整合するように位置合わせを行
い、半導体チップ１をプリント基板７に突き当てて、１
バンプ当たり５０ｇの加重で加圧しつつ、あらかじめプ
リント基板7 上に塗布してある異方性導電ペースト４を
硬化温度１６０℃で加熱硬化させて半導体チップ１とプ
リント基板７を電気的、機械的に接続・固定する。
【０００６】図７（Ｂ）に示した金バンプ３、基板電極
８近傍の拡大断面図を図８に示す。半導体チップ1 を1
バンプあたり約５０ｇで加圧すると、金バンプ３と基板
電極８間で、異方性導電ペースト４に含まれている金コ
ート粒子９が図８（Ａ）から図８（Ｂ）のように変形し
良好な電気的接続を得ることができる。
【０００７】上述したように、半導体チップにバンプを
形成してプリント基板にフェイスダウン実装する方法で
は、バンプとプリント基板の電極とを異方性導電ペース
トを用いて電気的に接続をとる方法が一般に行われてい
る。この方法ではバンプと基板電極を異方性導電ペース
トの中の金コート粒子を介して接触させて低抵抗の接続
を形成することを特徴としているため、基板電極には接
触抵抗を小さくするために金めっきを施すことが行われ
ている。これにより、1 バンプあたりの０．７〜１．５
ｍΩの低抵抗を得ることが出来る。
【０００８】
【発明が解決しようとする課題】しかしながら上記の実
装方法には次のような問題があった。即ち、基板電極の
金めっき処理にはシアン系の水溶液が使用されるため非
常に取り扱いが危険であり、また、環境汚染対策として
もシアン削減が要請されているという問題があった。ま
た、金は材料コストも高く、コストダウンが困難である
という問題があった。また、金めっきを行うには下地の
銅との密着性を保つためにニッケルを介在させるが、使
用されるニッケルめっきが金表面まで拡散することがあ
り金ボールバンプ３と電極８との接続不良ないし接続の
信頼性不良の原因となっているという問題があった。
【０００９】
【課題を解決するための手段】本発明に記載の半導体実
装装置は上記の問題を解決するためになされたものであ
り、実装電極を表面に有する配線基板と、前記配線基板
表面に対向して載置され前記配線基板表面に対向する表
面に金属バンプの形成された半導体チップとを具備し、
前記配線基板表面の前記実装電極に前記金属バンプが電
気的に接続され、前記配線基板表面と前記半導体チップ
表面間の前記金属バンプの形成されていない領域に樹脂
層を有する半導体実装装置において、前記樹脂層の熱膨
張係数が前記配線基板の熱膨張係数よりも小さいことを
特徴とする。
【００１０】また、本発明に記載の半導体実装装置は、
実装電極を表面に有する配線基板と、前記配線基板表面
に対向して載置され前記配線基板表面に対向する表面に
金属バンプの形成された半導体チップとを具備し、前記
配線基板表面の前記実装電極に前記金属バンプが電気的
に接続され、前記配線基板表面と前記半導体チップ表面
間の前記金属バンプの形成されていない領域に異方性導
電ペーストからなる樹脂層を有する半導体実装装置にお
いて、前記樹脂層がガラスフィラーを含有していること
を特徴とする。
【００１１】特に、前記配線基板がＢＴレジンを主材と
するものであり、前記樹脂層の熱膨張係数が前記配線基
板の熱膨張係数よりも小さいことを特徴とする。また、
本発明に記載の半導体チップの実装方法は、実装電極を
表面に有する配線基板に半導体チップをフリップチップ
実装する半導体チップの実装方法において、前記配線基
板表面に樹脂層を形成する工程と、前記実装電極に前記
半導体チップ上に形成された金属バンプを対向配置する
工程と、前記金属バンプが前記実装電極に接するように
前記半導体チップを加圧する工程と、前記樹脂を硬化す
る工程を具備し、前記実装電極表面が銅であることを特
徴とするものである。
【００１２】また、特に、前記実装電極を希硫酸でエッ
チングする工程を、前記配線基板表面に樹脂層を形成す
る工程の前に有することを特徴とする。更に、前記実装
電極を過硫酸ナトリウム水溶液でエッチングする工程
を、前記実装電極を希硫酸でエッチングする工程の前に
有することを特徴とする。
【００１３】また、本発明は、特に前記金属バンプが直
径約８０ミクロンの金バンプであり、前記加圧が１バン
プあたり１５０ｇ以上に相当することを特徴とする。更
に、前記樹脂が導電性粒子を含有していることを特徴と
するものである。
【００１４】
【発明の実施の形態】( 第１の実施の形態)本発明の第
１の実施の形態（以下実施形態と略す）を図１を用いて
詳細に説明する。
【００１５】図１（Ａ）では銅めっきのみにより基板電
極８が形成されているプリント基板７に予め異方性導電
ペースト４が塗布され、その基板電極８に、直径８０μ
ｍ、高さ３５μｍの金ボールバンプ３が形成された半導
体チップ１が金バンプ３と基板電極８が対向するように
配置されている。次に、図１（Ｂ）に示すように半導体
チップ１をプリント基板７に突き当てて、１バンプ当た
り５０ｇで加圧しつつ、あらかじめプリント基板7 上に
塗布してある異方性導電ペースト４を硬化温度１６０℃
で８０秒加熱硬化させて半導体チップ１と基板７を電気
的、機械的に接続・固定する。尚、加圧は半導体チップ
１全面に均等にかかるように行った。尚、ここで、プリ
ント基板７には三菱化学製のＢＴ８３０（ＢＴレジン製
のもの）を使用した。基板厚は８００ミクロンであっ
た。また、半導体チップ１はシリコン単結晶基板から作
られたものであり、チップ厚６５０ミクロンで、４ｍｍ
角のチップに９２個のバンプが形成されているものを使
用した。
【００１６】図１（Ｂ）に示した金バンプ３、基板電極
８近傍の拡大断面図を図２に示す。半導体チップ１を1
バンプあたり約５０ｇで加圧すると、金バンプ３と基板
電極８間の金コート粒子９が図２（Ａ）から図２（Ｂ）
のように変形し、半導体チップ１とプリント基板７の間
隙のばらつきを吸収し、良好な電気的接続を得ることが
できる。ここで、半導体チップ１とプリント基板７の間
隙がばらついていても金コート粒子９を介して電気接続
が保たれ、良好な電気的接続を得ることができる。
【００１７】上述した方法を用いれば、基板電極に銅を
使用し、ニッケル、金を用いていないためニッケルめっ
きが金表面層に拡散して信頼性が悪くなる問題を回避す
ることができる。
【００１８】しかしながら、上述の方法には下記のよう
な問題があった。即ち、上記の実施形態では、接続抵抗
が約１０〜１００ｍΩとなりばらつきが大きく実用しに
くかった。また、温度サイクル試験や高温高湿放置試験
で接続抵抗の増加が大きく、実用範囲の上限である５０
０ｍΩを超えてしまうという問題があった。
【００１９】本発明者が検討したところ、上記の問題の
原因は銅のみからなる基板電極８を用いると図３のよう
に基板電極８の表面に酸化膜１０が形成されてしまい、
接続抵抗の増加が大きくなっていることがわかった。ま
た、表面に酸化膜１０が不均一に形成されてしまい接続
抵抗のばらつきが大きくなるものと考えられた。さらに
銅表面には耐熱フラックスを塗布してはんだ濡れ性の向
上と酸化防止を行っているが、耐熱フラックスを塗布し
たままの状態で金バンプを電極に突き当てて実装を行う
と、金バンプと電極との間のフラックスが充分に除去出
来ないまま接合が形成される場合があり、初期抵抗値が
増大するとともに、温度サイクル試験や高温高湿放置試
験で接続抵抗の増加が大きくなる場合があることがわか
った。
【００２０】（第２の実施形態）上記の本発明の第１の
実施形態における問題点を解決するために、本発明者は
更に検討を加えた。
【００２１】以下に本発明の第２実施形態について説明
する。以下の説明では、本実施形態のうち上記の第１の
実施形態と同一の部分に付いては説明を省略する。本第
２の実施形態では基板電極８として銅単層のものを用
い、また、この銅表面にイミダゾール化合物からなる耐
熱プリフラックス（四国化成工業製、タフエースＥ３）
の塗布された基板を用いた。本実施形態ではこの基板を
２０％過硫酸ナトリウム水溶液（５０℃）で３０秒間で
処理した。これにより、耐熱プリフラックス（有機皮
膜）が剥離できた。その後１０％希硫酸で３０秒間基板
電極（銅）８表面をエッチングして酸化膜等を除去し清
浄な銅表面を露出させ、バンプ1 個あたり１５０ｇの圧
力で、１６０℃に加熱して半導体チップ１を実装したと
ころ、接続抵抗が1 バンプあたり０．０２〜０．１ｍΩ
となり、従来の金めっきを行った基板電極よりも接続抵
抗が小さくなった。また、この時のバンプ周辺を拡大す
ると図４のようにバンプ3 が押しつぶされ加圧加熱前の
バンプ高さ３５μｍが２４μｍになり、１１ミクロン小
さくなっていることがわかった。
【００２２】このようなバンプ高さの変化量は従来技術
を用いた場合と比較して明かに大きかった。また、金バ
ンプ３、基板電極８間は密着しており、金コート粒子９
は金バンプ３中に埋め込まれていた。
【００２３】なお、ここで上述の過硫酸ナトリウム水溶
液、希硫酸の濃度、処理温度は上記の条件に限られる物
ではなく、それぞれ、耐熱プリフラックスが除去でき、
また、銅表面が清浄になる処理が出来る条件であればよ
い。
【００２４】ここで、上記の金バンプ３と半導体チップ
１のアルミ電極２との接合は超音波印加のボールボンデ
ィングによって形成されたものであり、超音波接合によ
ってアルミ電極２と金バンプ３との間で金属間結合が形
成されている。その金バンプ３と半導体素子１上のアル
ミ電極２との間の密着強度はシェア強度で約３０ｇ／バ
ンプであった。本実施形態の表面処理を行い、上記の加
圧加熱条件で接合された金バンプ３と銅の基板電極５と
の間のシェア強度を測定したところ上述の金バンプ３と
半導体チップ１上のアルミ電極２との間のシェア強度と
ほほ同等な３０ｇ／バンプであった。ここで、金バンプ
３と銅の基板電極8 との間の接合面積は金バンプ３と半
導体チップ１のアルミ電極２との間の接合面積とほぼ等
しかったことから、金ボールバンプ３と銅の基板電極８
との間で金属拡散が起こって金属間結合が形成されたと
考えられる。
【００２５】本実施形態では、従来と比較して約３倍の
加圧（１５０ｇ／バンプ）を加えたことにより、金ボー
ルバンプ３と銅の基板電極８とが直接に接合し、金属間
接合が形成された。このような接合は上記の本発明の第
1 の実施形態では同様の加圧条件でも起こらなかった。
従ってこのような金属間接合の形成には基板電極８の表
面処理が必須であると考えられる。
【００２６】次に、加圧限界を確認するために、加圧を
バンプ当たり５０ｇ（０．５Ｎ（ニュートン）に相当）
から２５０ｇ（２．５Ｎに相当）まで変化させて、初期
接触抵抗とリフロー加熱（最高温度２３５℃、１０秒）
後の接触抵抗を測定した。測定サンプルは各条件２０サ
ンプルとした。以下の試作結果を、第２の実施形態の第
1 変形例と称する。
【００２７】バンプ当たりの加圧５０ｇ, １００ｇ, １
５０ｇ，２００ｇ，２５０ｇでの初期抵抗の平均（ｍΩ
／バンプ）、バラツキ（σ）、初期抵抗の最大値は、そ
れぞれ次の通りであった。
【００２８】 ５０ｇ：２．９６，０．６８，４．３２ １００ｇ：１．７７，０．４６，２．７４ １５０ｇ：０．８７，０．４２，１．９８ ２００ｇ：０．５１，０．２９，１．１９ ２５０ｇ：０．４８，０．５０，１．９２ また、リフロー加熱後の、バンプ当たりの加圧５０ｇ,
１００ｇ, １５０ｇ，２００ｇ，２５０ｇでの抵抗の平
均（ｍΩ／バンプ）、バラツキ（σ）、最大抵抗値は、
それぞれ次の通りであった。
【００２９】 ５０ｇ：３．９８，１．２７，７．７１ １００ｇ：３．０３，１．０８，５．４８ １５０ｇ：１．６１，０．８３，３．５５ ２００ｇ：１．１１，０．５７，２．５０ ２５０ｇ：１４．０，２６．０，１０５ これらの結果をグラフにプロットしたものを図５に示し
た。ここでＩｎｉｔｉａｌは初期抵抗を示し、Ａｆｔｅ
ｒ ｒｅｆｌｏｗ ｈｅａｔｉｎｇはリフロー加熱後の
抵抗（接触抵抗）を示している。ここに示したように、
初期接触抵抗は、この範囲では加圧を上げるほど小さく
なることがわかった。また，バラツキも同様に小さくな
った。しかし、２５０ｇ（２．５Ｎ）加圧の場合は、バ
ラツキが２００ｇよりもやや増大し、特にリフロー加熱
後には接触抵抗、バラツキとも急上昇することがわかっ
た。これは２５０ｇ加圧では、半導体チップに対する限
界加圧を超えたことで、バンプ近傍で半導体チップに過
度の応力が加わり降伏限界を超えたことにより発生した
ものと考えられる。尚、上記の試験は、実装基板電極が
Ｃｕのものと、Ａｕ／Ｎｉめっきを行ったものと両方の
ものについて行ったが有意な差は無かった。
【００３０】上記の方法で、３種類の異なるエポキシ樹
脂を主成分とするＡＣＰを用い、加圧２００ｇで実装基
板（半導体実装装置）を試作したところ、接触抵抗は
０．０２−０．１ｍΩ／バンプが得られ、ＡＣＰの種類
による有意な差は無かった。（以下の結果を第２の実施
形態の第２変形例と称す。 ） 上記の方法で、試作に用いたＡＣＰを便宜上ＡＣＰ
（Ａ），ＡＣＰ（Ｂ），ＡＣＰ（Ｃ）とすると、それぞ
れのガラス転移温度（Ｔｇ（℃）），硬化後の熱膨張係
数（α（ｐｐｍ／℃）），粘度（Ｐａ・Ｓ）は、順に、
ＡＣＰ（Ａ）で、１１１，１００，４５、ＡＣＰ（Ｂ）
で、１４２，４８，１８５、ＡＣＰ（Ｃ）で、１４８，
３７，１４０であった。
【００３１】尚、上記の第１の実施形態、第２の実施形
態、第２の実施形態の第１変形例ではＡＣＰ（Ａ）を用
いた。また、使用した半導体チップ（シリコン）の熱膨
張係数（α（ｐｐｍ／℃））は２、実装基板に用いたＢ
Ｔレジンの熱膨張係数（α（ｐｐｍ／℃））は、製造条
件により変動があるが４０−６０の間であった。また、
上記のＡＣＰ（Ａ）は通常の市販されているＡＣＰであ
り、ＡＣＰ（Ｂ）は特に高いガラス転移温度を得る目的
で試作されたもの、ＡＣＰ（Ｃ）はガラスフィラーを含
有させ、更に高いガラス転移温度を得る目的で試作され
たものである。
【００３２】次に、上記、第２実施形態の第２変形例の
方法で作成した実装基板を−２５℃、２０分／８５℃、
２０分の温度サイクル試験（以下ＴＣＴと略す）１００
０サイクル、６０℃、９０％の高温高湿放置試験（以下
ＴＨＳと略す）５００ｈを行った結果、ＡＣＰの種類に
よって結果に大きな差が見られた。特に変動の大きかっ
たＴＨＳの結果について図６に結果を示す。この図から
明らかなように、ＡＣＰ（Ａ）では３９Ｈ（時間）時点
で４００ｍΩ以上になり、急激な抵抗増加が見られたの
に対し、ＡＣＰ（Ｃ）では殆ど接触抵抗の増加は観測さ
れなかった。尚この図は、０（ｈｏｕｒ），３９（ｈｏ
ｕｒ），１２６（ｈｏｕｒ），５００（ｈｏｕｒ）で接
触抵抗値（ｍΩ）測定を行っており、ＡＣＰ（Ａ）の０
（ｈｏｕｒ），３９（ｈｏｕｒ）での接触抵抗値は順
に、０．７，４１３．３、ＡＣＰ（Ｂ）の０（ｈｏｕ
ｒ），３９（ｈｏｕｒ），１２６（ｈｏｕｒ），５００
（ｈｏｕｒ）での接触抵抗値は順に、０．６，５１．
２，２６０．０，４２２．７、ＡＣＰ（Ｃ）の０（ｈｏ
ｕｒ），３９（ｈｏｕｒ），１２６（ｈｏｕｒ），５０
０（ｈｏｕｒ）での接触抵抗値は順に、０．７，１．
１，１．８，３．９であった。
【００３３】このようなＡＣＰによる抵抗値変化現象は
次のように解釈された。即ち、ＡＣＰ（Ｃ）ではその熱
膨張係数が実装基板であるＢＴレジンと、半導体チップ
であるシリコンとの間に位置し、しかも実装後のＡＣＰ
の厚さが２４ミクロンと薄層化されたため、半導体チッ
プとＡＣＰ、ＡＣＰと実装基板のそれぞれの間の応力が
削減されクラック、空隙の発生等が無く、バンプ接続の
信頼性に問題が起こらなかったものと考えられた。これ
に対し，ＡＣＰ（Ｂ）ではやや熱膨張係数が大きいため
に、一部では実装基板よりも熱膨張係数の大きい部分が
生じ、また、半導体チップとの熱膨張係数差がＡＣＰ
（Ｃ）と比較して拡大したことで、半導体チップとＡＣ
Ｐ、ＡＣＰと実装基板のそれぞれの間の応力が大きく、
クラック、空隙の発生等が起こり、バンプ接続の信頼性
に問題が発生したものと考えられた。
【００３４】しかし、ＡＣＰ（Ａ）と比較すると半導体
チップとの熱膨張係数差が小さいために、５００ｈｏｕ
ｒまで、５００ｍΩ以下を維持できたと考えられた。更
にＡＣＰ（Ａ）ではＡＣＰの熱膨張係数が更に大きいた
めに、実装基板よりも明かに熱膨張係数が大きく、ま
た、半導体チップとの熱膨張係数差が更に拡大したこと
で、半導体チップとＡＣＰ、ＡＣＰと実装基板のそれぞ
れの間の応力が更に大きく、クラック、空隙の発生等に
より、急激にバンプ接続の劣化が発生したものと考えら
れた。尚、実装初期状態での抵抗値は何れのＡＣＰでも
１ｍΩオーダーにとどまった。これは前述のように金バ
ンプ３と銅の基板電極８間のシェア強度が３０ｇ／バン
プとなり、機械的強度が増加したことによるものと考え
られる。
【００３５】上記のように本実施形態では、加圧条件，
ＡＣＰの種類を適切に選択することにより第１の実施形
態で述べた効果に加えて、低抵抗で長期間安定したボー
ルバンプ、基板電極接合を得ることができる事がわかっ
た。また、ＡＣＰの種類によらず、初期接触抵抗は、良
好であることがわかった。 ( 第３の実施形態)以下に本発明の第３実施形態につい
て説明する。
【００３６】以下の説明では、本実施形態のうち上記の
第１乃至第２の実施形態と同一の部分に付いては説明を
省略する。上述の第２の実施形態で、最適な加圧条件、
最適なＡＣＰの選択で良好な結果が得られ、また、金バ
ンプ３と銅の基板電極８とが直接に接合していることが
わかったため、第２の実施形態の第２変形例で用いた異
方性導電ペースト（ＡＣＰ（Ｃ））４の代わりに金コー
ト粒子等の導電物質を含まない絶縁性のエポキシ樹脂
（第２実施形態のＡＣＰ（Ｃ）と同様にガラスフィラー
を含有し、電気特性を除く物性値は上記のＡＣＰ（Ｃ）
と同一）を使用して実装装置を試作した。この場合、実
装直後の抵抗が第２実施形態と同じ０．０２〜０．１ｍ
Ωとなり、従来技術に記載した金めっき電極を用いた場
合よりも小さい接続抵抗が得られた。また、−２５℃、
２０分／８５℃、２０分の温度サイクル試験１０００サ
イクルと６０℃、９０％の高温高湿放置試験１０００ｈ
を行った結果、抵抗の上昇は第２実施形態よりも少し劣
り、１０ｍΩ程度の変化が起きる場合があったが実用し
うる範囲内であった。１０ｍΩ程度の変化が起きた接合
部断面を観察したところ、金バンプ３と銅の基板電極８
間の一部にエポキシ樹脂が介在している部分があり、こ
の部分が熱サイクル試験の熱衝撃で変位し、接触抵抗の
変動を起こしていることが推定された。
【００３７】また、上記の第２の実施形態ではこの部分
に導電性粒子が含有されることからこの部分でこの粒子
が金ボールバンプ３と銅の基板電極８にそれぞれ接触
し、熱衝撃後も低い接触抵抗が維持されるものと推定さ
れた。
【００３８】本第３の実施形態では、安価な絶縁樹脂を
用いることが可能であるため、第２の実施形態で述べた
利点に加え、製造コストを削減することができる。これ
らの結果から、上記の第２の実施形態、第３の実施形態
に記載の方法では金バンプ３と銅の基板電極８間が金属
間接合を形成し、これにより接触抵抗の少ない良好な接
合が形成されることがわかった。また、金バンプ３と銅
の基板電極８間を異方性導電性ペーストで接続すること
により、更に長期的に接触抵抗の変動の少ない良好な接
合が形成されることがわかった。
【００３９】以上述べたように、本発明の第１ないし第
３の実施形態を用いることにより、金めっきの無い基板
電極を用いて基板電極とバンプの間で良好な電気的接触
を得ることが出来た。これにより、金めっきに用いるシ
アンが不要となり、環境汚染の懸念をなくすことが出来
た。また、ニッケル、金めっきが不要となったため、ニ
ッケルの拡散に伴う電気接続不良、信頼性不良を回避す
ることが可能となった。
【００４０】なお、上記の各実施形態では樹脂として流
体状の異方性導電ペースト、ないしは絶縁性樹脂を用い
たが、これらに替えて、加圧、加熱により変形可能な、
フィルム状の異方性導電性フィルム、絶縁性フィルムを
用いることも出来る。即ち、フィルム状に整形されたも
のであっても、加熱、加圧により基板電極とボールバン
プの電気接続が確保できればよい。
【００４１】これらのフィルム状の異方性導電性フィル
ム、絶縁性フィルムはフィルム状に成型されているた
め、バンプ、基板電極間に載置する際に載置する量の制
御が容易であり、工程管理が容易であるという利点があ
る。
【００４２】また、これらの樹脂、フィルムはエポキシ
樹脂に限られるものではなく熱硬化性の樹脂であればよ
い。また、配線基板は、プリント配線基板に限られるも
のではなく、上記の構成が適用可能な基板であれば良
く、セラミック多層基板等でもよい。その他、本発明の
趣旨を逸脱しない範囲で上記実施形態を変形して適用す
ることが可能であることは言うまでも無い。
【００４３】
【発明の効果】上述のように本発明の方法を用いた場
合、金バンプと銅の基板電極が拡散接合し、低い接続抵
抗が実現できる。また、本発明の方法を用いた場合、金
ボールバンプと銅の基板電極間にガラスフィラーを含む
異方性導電性ペーストを介在させることにより、熱衝撃
後にも殆ど接続抵抗の変動が無い半導体装置が実現でき
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す工程断面図であ
る。
【図２】本発明の第１の実施形態を示す工程断面図の部
分拡大図である。
【図３】基板電極の表面に酸化膜が形成された状態を示
す断面図である。
【図４】本発明の第２の実施形態におけるバンプ周辺の
拡大断面図である。
【図５】本発明の第２の実施形態においてボンディング
時の加圧による接触抵抗の変化を示した図である。
【図６】本発明の第２の実施形態においてＡＣＰを替え
たときのＴＨＳ試験での接触抵抗の変化を示した図であ
る。
【図７】半導体チップをプリント基板の基板電極上にフ
ェイスダウン実装する従来技術の工程断面図である。
【図８】従来技術の工程断面図に示した金バンプ３、基
板電極８近傍の拡大断面図である。
【符号の説明】
１ 半導体チップ ２ アルミ電極 ３ 金バンプ ４ 異方性導電ペースト ５ 電極 ６ めっき ７ プリント基板 ８ 基板電極 ９ 金コート粒子 １０ 酸化膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】実装電極を表面に有する配線基板と、前記
    配線基板表面に対向して載置され前記配線基板表面に対
    向する表面に金属バンプの形成された半導体チップとを
    具備し、前記配線基板表面の前記実装電極に前記金属バ
    ンプが電気的に接続され、前記配線基板表面と前記半導
    体チップ表面間の前記金属バンプの形成されていない領
    域に樹脂層を有する半導体実装装置において、前記樹脂
    層の熱膨張係数が前記配線基板の熱膨張係数よりも小さ
    いことを特徴とする半導体実装装置。
  2. 【請求項２】実装電極を表面に有する配線基板と、前記
    配線基板表面に対向して載置され前記配線基板表面に対
    向する表面に金属バンプの形成された半導体チップとを
    具備し、前記配線基板表面の前記実装電極に前記金属バ
    ンプが電気的に接続され、前記配線基板表面と前記半導
    体チップ表面間の前記金属バンプの形成されていない領
    域に異方性導電ペーストからなる樹脂層を有する半導体
    実装装置において、前記樹脂層がガラスフィラーを含有
    していることを特徴とする半導体実装装置。
  3. 【請求項３】前記配線基板がＢＴレジンを主材とするも
    のであり、前記樹脂層の熱膨張係数が前記配線基板の熱
    膨張係数よりも小さいことを特徴とする請求項２に記載
    の半導体実装装置。
  4. 【請求項４】実装電極を表面に有する配線基板に半導体
    チップをフリップチップ実装する半導体チップの実装方
    法において、前記配線基板表面に樹脂層を形成する工程
    と、前記実装電極に前記半導体チップ上に形成された金
    属バンプを対向配置する工程と、前記金属バンプが前記
    実装電極に接するように前記半導体チップを加圧する工
    程と、前記樹脂を硬化する工程を具備し、前記実装電極
    表面が銅であることを特徴とする半導体チップの実装方
    法。
  5. 【請求項５】前記実装電極を希硫酸でエッチングする工
    程を、前記配線基板表面に樹脂層を形成する工程の前に
    有することを特徴とする請求項４に記載の半導体チップ
    の実装方法。
  6. 【請求項６】前記実装電極を過硫酸ナトリウム水溶液で
    エッチングする工程を、前記実装電極を希硫酸でエッチ
    ングする工程の前に有することを特徴とする請求項５に
    記載の半導体チップの実装方法。
  7. 【請求項７】前記金属バンプが直径約８０ミクロンの金
    バンプであり、前記加圧が１バンプあたり１５０ｇ以上
    かつ２００ｇ以下であることを特徴とする請求項４乃至
    請求項６の何れか１項に記載の半導体チップの実装方
    法。
  8. 【請求項８】前記樹脂が導電性粒子を含有していること
    を特徴とする請求項４乃至請求項７の何れか１項に記載
    の半導体チップの実装方法。
JP2133099A 1999-01-29 1999-01-29 半導体実装装置及び半導体チップの実装方法 Pending JP2000223534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133099A JP2000223534A (ja) 1999-01-29 1999-01-29 半導体実装装置及び半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133099A JP2000223534A (ja) 1999-01-29 1999-01-29 半導体実装装置及び半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2000223534A true JP2000223534A (ja) 2000-08-11

Family

ID=12052138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133099A Pending JP2000223534A (ja) 1999-01-29 1999-01-29 半導体実装装置及び半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2000223534A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
KR100669830B1 (ko) 2004-11-16 2007-04-16 삼성전자주식회사 이방성 도전막을 이용한 적층 패키지
JP2008135544A (ja) * 2006-11-28 2008-06-12 Nippon Avionics Co Ltd 金属表面の接合性・接続性評価方法および評価装置
US7413452B2 (en) 2003-10-24 2008-08-19 Samsung Sdi Co., Ltd. Interconnector, method for manufacturing a plasma display device using the same, and a plasma display device with the same
JP2011077045A (ja) * 2010-11-12 2011-04-14 Sumitomo Electric Ind Ltd 導電性接着剤、電極の接続構造及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
US8007627B2 (en) 1999-01-29 2011-08-30 Panasonic Corporation Electronic component mounting method and apparatus
US7413452B2 (en) 2003-10-24 2008-08-19 Samsung Sdi Co., Ltd. Interconnector, method for manufacturing a plasma display device using the same, and a plasma display device with the same
KR100669830B1 (ko) 2004-11-16 2007-04-16 삼성전자주식회사 이방성 도전막을 이용한 적층 패키지
JP2008135544A (ja) * 2006-11-28 2008-06-12 Nippon Avionics Co Ltd 金属表面の接合性・接続性評価方法および評価装置
JP2011077045A (ja) * 2010-11-12 2011-04-14 Sumitomo Electric Ind Ltd 導電性接着剤、電極の接続構造及び電子機器

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR100236448B1 (ko) 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP2007208082A (ja) 半導体装置の製造方法
JP4343177B2 (ja) 半導体装置
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
TW201411793A (zh) 半導體裝置及其製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2011187635A (ja) 半導体装置およびその製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP3520410B2 (ja) 電子部品の実装方法
JP5065657B2 (ja) 電子装置およびその製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP3012809B2 (ja) 半導体装置の電極構造体の形成方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3943416B2 (ja) 半導体装置の製造方法
JP3383774B2 (ja) 半導体素子の実装方法
JP2002171055A (ja) 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001185642A (ja) 半導体実装用パッケージ基板
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102