JPS59154054A - ワイヤおよびそれを用いた半導体装置 - Google Patents
ワイヤおよびそれを用いた半導体装置Info
- Publication number
- JPS59154054A JPS59154054A JP58027575A JP2757583A JPS59154054A JP S59154054 A JPS59154054 A JP S59154054A JP 58027575 A JP58027575 A JP 58027575A JP 2757583 A JP2757583 A JP 2757583A JP S59154054 A JPS59154054 A JP S59154054A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bonding
- base material
- insulating film
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はワイヤおよびそれを用いた半導体装置に関する
ものである。
ものである。
従来、半導体装置の製造過程で用いられているボンディ
ングワイヤはたとえば金(Au)またはアルミニウム(
AI)よりなる導電性のワイヤ基材がむき出し状態にな
ったままの裸線として利用されている。
ングワイヤはたとえば金(Au)またはアルミニウム(
AI)よりなる導電性のワイヤ基材がむき出し状態にな
ったままの裸線として利用されている。
そのため、このようなワイヤを用いて半導体ペレットの
ボンディングバンドとリードフレームのインナーリード
の如き外部出力端子への導電部とをボンディングする場
合、ボンディング不良、レジンモールド型パンケージに
おけるレジン流れ等の何らかの原因によりワイ♀が隣接
する他のワイヤやインナーリードあるいはタブ等と接触
すると、ショート不良を生じるという問題がある。特に
、大規模集積回路(LSI)における多ピン化によりペ
レットとインナーリードとの距離が大きくなる傾向に伴
って、ワイヤのスパンの長さを長くする必要があるが、
このような場合には、ワイヤがカール現象を起こし、隣
接するワイヤ等との接触に起因するショート不良がより
発生し易くなっている。
ボンディングバンドとリードフレームのインナーリード
の如き外部出力端子への導電部とをボンディングする場
合、ボンディング不良、レジンモールド型パンケージに
おけるレジン流れ等の何らかの原因によりワイ♀が隣接
する他のワイヤやインナーリードあるいはタブ等と接触
すると、ショート不良を生じるという問題がある。特に
、大規模集積回路(LSI)における多ピン化によりペ
レットとインナーリードとの距離が大きくなる傾向に伴
って、ワイヤのスパンの長さを長くする必要があるが、
このような場合には、ワイヤがカール現象を起こし、隣
接するワイヤ等との接触に起因するショート不良がより
発生し易くなっている。
本発明の目的は、前記従来技術の問題点を解決し、ワイ
ヤどうしあるいはワイヤと他の導電部との接触によるシ
ョート不良を防止することのできるワイヤおよびそれを
用いた半導体装置を提供することにある。
ヤどうしあるいはワイヤと他の導電部との接触によるシ
ョート不良を防止することのできるワイヤおよびそれを
用いた半導体装置を提供することにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
第1図は本発明によるワイヤの一実施例を示す部分斜視
図、第2図は第1図のn−n線断面図である。
図、第2図は第1図のn−n線断面図である。
この実施例におけるワイヤ1はその中心側に円形断面の
導電性のワイヤ基材2を有している。このワイヤ基材2
はたとえば金またはアルミニウム、もしくはアルミニウ
ムの中にシリコン(Si)、マグネシウム(Mg)また
はマンガン(Mn)等を混入した導電性材料で作られて
いる。
導電性のワイヤ基材2を有している。このワイヤ基材2
はたとえば金またはアルミニウム、もしくはアルミニウ
ムの中にシリコン(Si)、マグネシウム(Mg)また
はマンガン(Mn)等を混入した導電性材料で作られて
いる。
このワイヤ基材2の周囲には、電気絶縁性の薄い絶縁膜
3が被覆されている。この絶縁膜3は、ボンディング後
のワイヤ1が隣接する他のワイヤ1やインナーリード部
、あるいはタブ等と接触してショート不良を起こすこと
を防止するために設けられたものである。
3が被覆されている。この絶縁膜3は、ボンディング後
のワイヤ1が隣接する他のワイヤ1やインナーリード部
、あるいはタブ等と接触してショート不良を起こすこと
を防止するために設けられたものである。
絶縁膜3は、たとえばポリエステル、ポリプロピレン、
ポリイミド等の電気絶縁性の高分子樹脂材料よりなる。
ポリイミド等の電気絶縁性の高分子樹脂材料よりなる。
この場合、絶縁膜3は、樹脂材料の液中にワイヤ基材2
を通すか、あるいはワイヤ基材2の表面に樹脂材料を吹
き付けること等により形成できる。
を通すか、あるいはワイヤ基材2の表面に樹脂材料を吹
き付けること等により形成できる。
また、ワイヤ基材2がアルミニウム系の材料で作られて
いる場合、そのワイヤ基材2の表面に対して熱処理また
は電界の印加等を施すことによって、強制的方法で酸化
膜(アルマイト膜)を絶縁膜3として形成することもで
きる。
いる場合、そのワイヤ基材2の表面に対して熱処理また
は電界の印加等を施すことによって、強制的方法で酸化
膜(アルマイト膜)を絶縁膜3として形成することもで
きる。
一方、絶縁膜3はワイヤ1をペレットのポンディングパ
ッドおよびリードフレームのインナーリードまたはセラ
ミック等のパッケージのメタライズ面の如きワイヤボン
ディング面にボンディングする時に、そのボンディング
位置のみにおける絶縁膜3がワイヤ基材2の表面から剥
離して除去されるように、比較的脆い材質であることが
望ましい。
ッドおよびリードフレームのインナーリードまたはセラ
ミック等のパッケージのメタライズ面の如きワイヤボン
ディング面にボンディングする時に、そのボンディング
位置のみにおける絶縁膜3がワイヤ基材2の表面から剥
離して除去されるように、比較的脆い材質であることが
望ましい。
このような絶縁膜3でワイヤ基材2の表面を被覆したワ
イヤ1の場合、たとえばワイヤ基材2がアルミニウム材
料よりなる場合において超音波エネルギーを用いてワイ
ヤボンディングを行うと、第3図に示すように、ワイヤ
ポンディング面4との接合面における絶縁膜3は超音波
エネルギーで破壊されてワイヤ基材2から剥離するので
、ワイヤポンディング面4はワイヤ基材2と確実に導電
接続され、ワイヤボンディング性能が絶縁膜3によって
阻害されることはない。
イヤ1の場合、たとえばワイヤ基材2がアルミニウム材
料よりなる場合において超音波エネルギーを用いてワイ
ヤボンディングを行うと、第3図に示すように、ワイヤ
ポンディング面4との接合面における絶縁膜3は超音波
エネルギーで破壊されてワイヤ基材2から剥離するので
、ワイヤポンディング面4はワイヤ基材2と確実に導電
接続され、ワイヤボンディング性能が絶縁膜3によって
阻害されることはない。
また、たとえばワイヤ基材2が金よりなるワイヤ1を金
ボールでボールボンディングする場合にも、第4図で示
すように、絶縁膜3はワイヤ基材2のボール2aの形成
時に溶融して消失したり、他の部分に押しやられること
等により、ボール2aとワイヤポンディング面4との接
合面の接合を阻害することはなく、確実なボンディング
を行うことができる。このことは、ワイヤ基材2がアル
ミニウム材料である場合において不活性ガス雰囲気中で
アルミニウムのボールを作ってボンディングするような
場合にも同様である。
ボールでボールボンディングする場合にも、第4図で示
すように、絶縁膜3はワイヤ基材2のボール2aの形成
時に溶融して消失したり、他の部分に押しやられること
等により、ボール2aとワイヤポンディング面4との接
合面の接合を阻害することはなく、確実なボンディング
を行うことができる。このことは、ワイヤ基材2がアル
ミニウム材料である場合において不活性ガス雰囲気中で
アルミニウムのボールを作ってボンディングするような
場合にも同様である。
したがって、本実施例によれば、ワイヤボンディング後
の隣接するワイヤ1どうしが互いに接触したり、ワイヤ
1と隣接するリードフレームのインナーリードあるいは
タブが接触したりしても、ワイヤ表面を被覆する絶縁膜
3によりショート不良の発生を防止できる。その結果、
本発明のワイヤ1は多ピン用の長いスパンのワイヤとし
ても有効に使用できる。また、本発明のワイヤ1はペレ
ット側よりもリードフレーム側を先にボンディングする
、いわゆる逆ポンディングも可能であり、さらにパンケ
ージのキャンプを金属キャップにすること等も可能とな
る。
の隣接するワイヤ1どうしが互いに接触したり、ワイヤ
1と隣接するリードフレームのインナーリードあるいは
タブが接触したりしても、ワイヤ表面を被覆する絶縁膜
3によりショート不良の発生を防止できる。その結果、
本発明のワイヤ1は多ピン用の長いスパンのワイヤとし
ても有効に使用できる。また、本発明のワイヤ1はペレ
ット側よりもリードフレーム側を先にボンディングする
、いわゆる逆ポンディングも可能であり、さらにパンケ
ージのキャンプを金属キャップにすること等も可能とな
る。
第5図は前記実施例における本発明のワイヤ1を利用し
てワイヤボンディングを行った半導体装置の一実施例の
断面図である。
てワイヤボンディングを行った半導体装置の一実施例の
断面図である。
この実施例において、セラミックパッケージのベース5
のキャビティ6内に取り付けられたペレット7のポンデ
ィングパッドは、前記の如くワイヤ基材2の表面を絶縁
膜3で被覆したワイヤlによってリードフレーム8のイ
ンナーリードとボンディングされて電気的に接続されて
いる。また、ベース5は低融点ガラス9によりキャップ
10と気密封止されている。
のキャビティ6内に取り付けられたペレット7のポンデ
ィングパッドは、前記の如くワイヤ基材2の表面を絶縁
膜3で被覆したワイヤlによってリードフレーム8のイ
ンナーリードとボンディングされて電気的に接続されて
いる。また、ベース5は低融点ガラス9によりキャップ
10と気密封止されている。
この半導体装置においても、ワイヤ1のワイヤ基材2の
表面が絶縁材3で被覆されていることにより、ワイヤ1
どうしの接触やワイヤ1とリードフレーム8の隣接する
インナーリード等との接触によるショート不良を防止で
きるので、ワイヤ1のスパンの長さを十分な長さにする
ことができ、多ピン化が可能である。また、ワイヤIは
ベレット7の側よりもリードフレーム8の側から先にボ
ンディングしてもショート不良が発生せず、さらにキャ
ップ10を金属材料で作ることも可能である。
表面が絶縁材3で被覆されていることにより、ワイヤ1
どうしの接触やワイヤ1とリードフレーム8の隣接する
インナーリード等との接触によるショート不良を防止で
きるので、ワイヤ1のスパンの長さを十分な長さにする
ことができ、多ピン化が可能である。また、ワイヤIは
ベレット7の側よりもリードフレーム8の側から先にボ
ンディングしてもショート不良が発生せず、さらにキャ
ップ10を金属材料で作ることも可能である。
・以上説明したように、本発明によれば、隣接するワイ
ヤどうしの接触やワイヤと隣接するリードフレームまた
はタブあるいは他の導電部との接触に起因するショート
不良を防止でき、多ピン化等が可能となる。
ヤどうしの接触やワイヤと隣接するリードフレームまた
はタブあるいは他の導電部との接触に起因するショート
不良を防止でき、多ピン化等が可能となる。
第1図は本発明によるワイヤの一実施例の部分斜視図、
第2図は第1図のn−n線断面図、
第3図は本発明のワイヤを用いて超音波ボンディングし
た状態を示す部分断面図、 第4図は本発明のワイヤを用いてボールポンディングし
た状態を示す部分断面図、 第5図は本発明のワイヤを用いてワイヤボンディングし
てなる半導体装置の一実施例を示す断面図である。 1・・・ワイヤ、2・・・ワイヤ基材、3・・・絶縁膜
、4・・・ワイヤボンディング面、5・・・パッケージ
のベース、6・・・キャビティ、7・・・ベレット、8
・・・リードフレーム、9・・・低融点ガラス、10・
・・キヤ・ノブ。
た状態を示す部分断面図、 第4図は本発明のワイヤを用いてボールポンディングし
た状態を示す部分断面図、 第5図は本発明のワイヤを用いてワイヤボンディングし
てなる半導体装置の一実施例を示す断面図である。 1・・・ワイヤ、2・・・ワイヤ基材、3・・・絶縁膜
、4・・・ワイヤボンディング面、5・・・パッケージ
のベース、6・・・キャビティ、7・・・ベレット、8
・・・リードフレーム、9・・・低融点ガラス、10・
・・キヤ・ノブ。
Claims (1)
- 【特許請求の範囲】 1、導電性のワイヤ基材の周囲に絶縁膜を被覆したこと
を特徴とするワイヤ。 2、絶縁膜が電気絶縁性の高分子樹脂材料からなること
を特徴とする特許請求の範囲第1項記載のワイヤ。 3、ボンディングワイヤとして、導電性のワイヤ基材の
周囲に絶縁膜を被覆したワイヤを使用し、このワイヤで
ペレットのボンディングバンドと外部出力端子への導電
部とをボンディングして電気的に接続してなることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58027575A JPS59154054A (ja) | 1983-02-23 | 1983-02-23 | ワイヤおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58027575A JPS59154054A (ja) | 1983-02-23 | 1983-02-23 | ワイヤおよびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59154054A true JPS59154054A (ja) | 1984-09-03 |
Family
ID=12224785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58027575A Pending JPS59154054A (ja) | 1983-02-23 | 1983-02-23 | ワイヤおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59154054A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60143650A (ja) * | 1983-12-29 | 1985-07-29 | Matsushita Electric Ind Co Ltd | 放熱装置 |
JPS63250832A (ja) * | 1987-04-08 | 1988-10-18 | Mitsubishi Electric Corp | ワイヤボンデイング方法 |
WO1990011617A1 (en) * | 1989-03-28 | 1990-10-04 | Nippon Steel Corporation | Resin-coated bonding wire, method of producing the same and semiconductor device |
JPH03273653A (ja) * | 1990-03-23 | 1991-12-04 | Nippon Steel Corp | 樹脂被覆ボンディング細線 |
US20140125372A1 (en) * | 2012-11-05 | 2014-05-08 | Shinko Electric Industries Co., Ltd. | Probe card and method of manufacturing the same |
JP2015021851A (ja) * | 2013-07-19 | 2015-02-02 | 新光電気工業株式会社 | プローブカード及びその製造方法 |
JP2015021842A (ja) * | 2013-07-19 | 2015-02-02 | 新光電気工業株式会社 | プローブカード及びその製造方法 |
CN108573935A (zh) * | 2017-03-14 | 2018-09-25 | 纳普拉有限公司 | 半导体装置及其制造方法 |
-
1983
- 1983-02-23 JP JP58027575A patent/JPS59154054A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60143650A (ja) * | 1983-12-29 | 1985-07-29 | Matsushita Electric Ind Co Ltd | 放熱装置 |
JPS63250832A (ja) * | 1987-04-08 | 1988-10-18 | Mitsubishi Electric Corp | ワイヤボンデイング方法 |
WO1990011617A1 (en) * | 1989-03-28 | 1990-10-04 | Nippon Steel Corporation | Resin-coated bonding wire, method of producing the same and semiconductor device |
US5396104A (en) * | 1989-03-28 | 1995-03-07 | Nippon Steel Corporation | Resin coated bonding wire, method of manufacturing the same, and semiconductor device |
JPH03273653A (ja) * | 1990-03-23 | 1991-12-04 | Nippon Steel Corp | 樹脂被覆ボンディング細線 |
US9488677B2 (en) * | 2012-11-05 | 2016-11-08 | Shinko Electric Industries Co., Ltd. | Probe card having a wiring substrate |
US20140125372A1 (en) * | 2012-11-05 | 2014-05-08 | Shinko Electric Industries Co., Ltd. | Probe card and method of manufacturing the same |
JP2015021851A (ja) * | 2013-07-19 | 2015-02-02 | 新光電気工業株式会社 | プローブカード及びその製造方法 |
US9470718B2 (en) | 2013-07-19 | 2016-10-18 | Shinko Electric Industries Co., Ltd. | Probe card |
US9476913B2 (en) | 2013-07-19 | 2016-10-25 | Shinko Electric Industries Co., Ltd. | Probe card |
JP2015021842A (ja) * | 2013-07-19 | 2015-02-02 | 新光電気工業株式会社 | プローブカード及びその製造方法 |
CN108573935A (zh) * | 2017-03-14 | 2018-09-25 | 纳普拉有限公司 | 半导体装置及其制造方法 |
CN108573935B (zh) * | 2017-03-14 | 2021-08-10 | 纳普拉有限公司 | 半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
JPH09266230A (ja) | 半導体装置およびその製造方法 | |
KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
JPH0239097B2 (ja) | ||
JPH01196153A (ja) | 樹脂封止半導体装置 | |
JPS61147555A (ja) | 半導体装置 | |
JPH0590465A (ja) | 半導体装置 | |
JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
JPS62296541A (ja) | 樹脂封止型半導体装置 | |
JPH11150208A (ja) | 半導体素子の実装方法 | |
JP2000195887A (ja) | 電子部品 | |
JPH0142347Y2 (ja) | ||
JPH02130946A (ja) | 半導体装置 | |
JPS62208642A (ja) | 半導体装置の実装方法 | |
JPS6175554A (ja) | 半導体装置 | |
JPH03109757A (ja) | 樹脂封止型半導体装置 | |
JPH02244746A (ja) | 樹脂封止型半導体装置 | |
JPH01124227A (ja) | 半導体装置 | |
JPS6118157A (ja) | 半導体装置 | |
JPS6269652A (ja) | 半導体装置 | |
JPH1074778A (ja) | 半導体装置 | |
JPH0691095B2 (ja) | 半導体装置の製造方法 | |
JPH03104131A (ja) | 半導体装置 |