JPH06140951A - ビタビ等化器 - Google Patents
ビタビ等化器Info
- Publication number
- JPH06140951A JPH06140951A JP4289076A JP28907692A JPH06140951A JP H06140951 A JPH06140951 A JP H06140951A JP 4289076 A JP4289076 A JP 4289076A JP 28907692 A JP28907692 A JP 28907692A JP H06140951 A JPH06140951 A JP H06140951A
- Authority
- JP
- Japan
- Prior art keywords
- path
- signal data
- transmission
- receiver
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/024—Channel estimation channel estimation algorithms
- H04L25/0242—Channel estimation channel estimation algorithms using matrix methods
- H04L25/0246—Channel estimation channel estimation algorithms using matrix methods with factorisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0212—Channel estimation of impulse response
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 精度の良い等化特性を得ることができるビタ
ビ等化器を提案せんとする。 【構成】 受信信号データ系列中からの同期信号データ
部を検出する同期信号データ検出手段３と、この同期信
号データ検出手段３により検出された同期信号データを
参照信号として、最小２乗法を用いて送信機と受信機と
間のインパルス応答をモデル化する伝送路特性推定手段
と、この伝送路特性推定手段により得られる伝送モデル
を基にしてビタビアルゴリズムを用いて送信データ系列
を復号する復号手段２とより成るものである。
ビ等化器を提案せんとする。 【構成】 受信信号データ系列中からの同期信号データ
部を検出する同期信号データ検出手段３と、この同期信
号データ検出手段３により検出された同期信号データを
参照信号として、最小２乗法を用いて送信機と受信機と
間のインパルス応答をモデル化する伝送路特性推定手段
と、この伝送路特性推定手段により得られる伝送モデル
を基にしてビタビアルゴリズムを用いて送信データ系列
を復号する復号手段２とより成るものである。
Description
【０００１】
【産業上の利用分野】本発明は例えば自動車電話等に使
用して好適なビタビ等化器に関する。
用して好適なビタビ等化器に関する。
【０００２】
【従来の技術】米国、欧州及び日本においては、自動車
電話方式のディジタル化が進められている。この自動車
電話の如き移動体通信では自動車の様に高速で移動局と
基地局との間に高層ビル等が介在することによりいわゆ
るマルチパスの影響を受けて、基地局及び移動局間の伝
送特性が大幅に劣化してしまうので、エラーの少ないデ
ータ伝送が困難であった。しかも、この等価的な伝送特
性が時々刻々変動する。
電話方式のディジタル化が進められている。この自動車
電話の如き移動体通信では自動車の様に高速で移動局と
基地局との間に高層ビル等が介在することによりいわゆ
るマルチパスの影響を受けて、基地局及び移動局間の伝
送特性が大幅に劣化してしまうので、エラーの少ないデ
ータ伝送が困難であった。しかも、この等価的な伝送特
性が時々刻々変動する。
【０００３】この様な移動通信システムにおいて、エラ
ーの少ない受信を実現するためには、こうした伝送特性
を補正する等化技術が不可欠である。
ーの少ない受信を実現するためには、こうした伝送特性
を補正する等化技術が不可欠である。
【０００４】従来斯る等化技術として基地局と移動局と
間の伝送特性を用いて送信データを最尤系列推定に基づ
いて復号するビタビ等化器が提案されている。
間の伝送特性を用いて送信データを最尤系列推定に基づ
いて復号するビタビ等化器が提案されている。
【０００５】このビタビ等化器の基本構成は図２に示す
如きものであり、ここでは、この図２に示すビタビ等化
器を欧州の自動車電話で採用されているＧＳＭ（グルー
プスペシャルモーバル）方式に適用した例につき述べ
る。
如きものであり、ここでは、この図２に示すビタビ等化
器を欧州の自動車電話で採用されているＧＳＭ（グルー
プスペシャルモーバル）方式に適用した例につき述べ
る。
【０００６】この図２においては入力端子１に供給され
る受信信号をビタビ推定部２を構成するブランチメトリ
ック計算回路２１に供給すると共にこの受信信号を同期
信号データ検出部３に供給し、この同期信号データ検出
部３よりの同期信号データを伝送路特性推定部４に供給
する。
る受信信号をビタビ推定部２を構成するブランチメトリ
ック計算回路２１に供給すると共にこの受信信号を同期
信号データ検出部３に供給し、この同期信号データ検出
部３よりの同期信号データを伝送路特性推定部４に供給
する。
【０００７】この欧州で採用されたＧＳＭ方式の基地局
から移動局（自動車）への通話チャンネルは図３Ａ及び
Ｂに示す如きフレーム構成となっている。この各タイム
スロットは図３Ｂに示す如くその中央部に既知のパター
ンを有する同期信号パターン（ＳＹＮＣパターン）が付
加されて送られてくるので、この伝送路特性推定部４で
はこの同期信号パターンを利用して送信機と受信機との
間に介在する伝送系のインパルス応答（以下チャンネル
レスポンスという。）を推定する。
から移動局（自動車）への通話チャンネルは図３Ａ及び
Ｂに示す如きフレーム構成となっている。この各タイム
スロットは図３Ｂに示す如くその中央部に既知のパター
ンを有する同期信号パターン（ＳＹＮＣパターン）が付
加されて送られてくるので、この伝送路特性推定部４で
はこの同期信号パターンを利用して送信機と受信機との
間に介在する伝送系のインパルス応答（以下チャンネル
レスポンスという。）を推定する。
【０００８】このＧＳＭ方式の場合にはＧＭＳＫ（ガウ
シャルミニマムシフトキーイング）という変調方式が採
用されているが、高周波伝送系は復調器を通すことによ
りベースバンド信号に変換されるので、以下では説明を
単純化するためにベースバンドにおける信号処理として
話を進める。
シャルミニマムシフトキーイング）という変調方式が採
用されているが、高周波伝送系は復調器を通すことによ
りベースバンド信号に変換されるので、以下では説明を
単純化するためにベースバンドにおける信号処理として
話を進める。
【０００９】このＧＳＭ方式においては、同期信号パタ
ーンとして８種類のデータ系列が予め指定されており、
その内の１つの系列を図４に示す。この同期信号パター
ンを利用してチャンネルレスポンスをモデル化する従来
の一般的な手順を説明する。
ーンとして８種類のデータ系列が予め指定されており、
その内の１つの系列を図４に示す。この同期信号パター
ンを利用してチャンネルレスポンスをモデル化する従来
の一般的な手順を説明する。
【００１０】今、チャンネルレスポンスが図５で示され
る様なケースを例題として取り上げることにする（現実
には、このチャンネルレスポンスは未知である。）。こ
の図５において、時間軸方向の単位は、シンボルの送出
間隔に等しい。この図５の同期信号パターンは図４の同
期信号パターンである。この様なチャンネルレスポンス
を有する伝送系を通過した時に受信される同期信号デー
タは次式で表される。
る様なケースを例題として取り上げることにする（現実
には、このチャンネルレスポンスは未知である。）。こ
の図５において、時間軸方向の単位は、シンボルの送出
間隔に等しい。この図５の同期信号パターンは図４の同
期信号パターンである。この様なチャンネルレスポンス
を有する伝送系を通過した時に受信される同期信号デー
タは次式で表される。
【００１１】
【数１】 ここでｙi は受信信号、ｘi は同期信号パターン、ｈi
はチャンネルレスポンスを表す。また、夫々シンボル時
間間隔Ｔでサンプリングされた値である。
はチャンネルレスポンスを表す。また、夫々シンボル時
間間隔Ｔでサンプリングされた値である。
【００１２】数１に従って同期信号パターン部に対応す
る受信信号を計算すると図５で示される様な出力信号が
得られる。この受信機側において、既知である情報は同
期信号パターンｘi と受信信号ｙi である。
る受信信号を計算すると図５で示される様な出力信号が
得られる。この受信機側において、既知である情報は同
期信号パターンｘi と受信信号ｙi である。
【００１３】従来のこの伝送路特性推定部４のモデル化
の処理手順は、まず受信信号と同期信号パターンとの相
関をとることによって同期信号データ部を検出する。
の処理手順は、まず受信信号と同期信号パターンとの相
関をとることによって同期信号データ部を検出する。
【００１４】次にこの同期信号データ部と同期信号パタ
ーンとの相互相関関数ｒj を計算する。
ーンとの相互相関関数ｒj を計算する。
【００１５】
【数２】
【００１６】次にこの相互相関関数ｒj の最大値を用い
て正規化を行なう。このようにして計算された相互相関
関数を図５に示す。この相互相関関数によりチャンネル
レスポンスを推定し、ブランチメトリック計算回路２１
に供給する。
て正規化を行なう。このようにして計算された相互相関
関数を図５に示す。この相互相関関数によりチャンネル
レスポンスを推定し、ブランチメトリック計算回路２１
に供給する。
【００１７】このチャンネルレスポンスを推定した後
で、ビタビアルゴリズムを用いて送信データ系列を復号
する。図６に一般化した伝送路等価モデルを示す。ここ
では、この図６の一般化した伝送路等価モデルを具体的
にそのチャンネルレスポンス長を限定してモデル化した
図７の例について話を進める。
で、ビタビアルゴリズムを用いて送信データ系列を復号
する。図６に一般化した伝送路等価モデルを示す。ここ
では、この図６の一般化した伝送路等価モデルを具体的
にそのチャンネルレスポンス長を限定してモデル化した
図７の例について話を進める。
【００１８】この図７のようにモデル化するとそれは 拘束長＝４ 符号化率ｒ＝１／１ の畳み込み符号器と見ることができる。但し、通常の畳
み込み符号器と異なる点は加算器７１が線形動作をおこ
なうこと及びシフトレジスタＴ0 ，Ｔ1 ，Ｔ2 及びＴ3
に入力されるシンボルは〈＋１〉と〈−１〉との２値で
あり、またシフトレジスタの各出力はチャンネルレスポ
ンスｈ-1，ｈ0 ，ｈ+1及びｈ+2に相当する重みを付けた
後に加算器７１で加えられることの２点である。
み込み符号器と異なる点は加算器７１が線形動作をおこ
なうこと及びシフトレジスタＴ0 ，Ｔ1 ，Ｔ2 及びＴ3
に入力されるシンボルは〈＋１〉と〈−１〉との２値で
あり、またシフトレジスタの各出力はチャンネルレスポ
ンスｈ-1，ｈ0 ，ｈ+1及びｈ+2に相当する重みを付けた
後に加算器７１で加えられることの２点である。
【００１９】このようにモデル化した場合に送出される
シンボルＧは次式で表される。
シンボルＧは次式で表される。
【００２０】
【数３】 ここで〈Ｔj 〉はレジスタＴj に格納された内容を表す
ものとする。
ものとする。
【００２１】この図７に示す伝送路等価モデルにおける
伝送路の内部状態の遷移を表すトレリス図を図８に示
す。この図８の各状態節点Ｓi に対応する３文字のアル
ファベットは各タイムスロットにおけるシフトレジスタ
の内部状態を表すものとする。ここでシフトレジスタは
〈＋１〉と〈−１〉との値をとるので、表現の都合上そ
れぞれＨ及びＬと表すこととする。尚この図８では通常
用いられる格子構造図に変形を加えて、情報入力シンボ
ル〈−１〉が入力された場合には実線で、また情報入力
シンボル〈＋１〉が入力された場合には破線で示す様な
遷移が発生することを表している。
伝送路の内部状態の遷移を表すトレリス図を図８に示
す。この図８の各状態節点Ｓi に対応する３文字のアル
ファベットは各タイムスロットにおけるシフトレジスタ
の内部状態を表すものとする。ここでシフトレジスタは
〈＋１〉と〈−１〉との値をとるので、表現の都合上そ
れぞれＨ及びＬと表すこととする。尚この図８では通常
用いられる格子構造図に変形を加えて、情報入力シンボ
ル〈−１〉が入力された場合には実線で、また情報入力
シンボル〈＋１〉が入力された場合には破線で示す様な
遷移が発生することを表している。
【００２２】一方ブランチメトリック計算回路２１に受
信信号データＹk を入力してその遷移に関する尤度を計
算する。その尤度を量るための計量として幾つか提案さ
れているが、ビタビ復号器における最も一般的な評価尺
度であるハミング距離を広義に適用する。
信信号データＹk を入力してその遷移に関する尤度を計
算する。その尤度を量るための計量として幾つか提案さ
れているが、ビタビ復号器における最も一般的な評価尺
度であるハミング距離を広義に適用する。
【００２３】今タイムスロットｔ（ｋ）におけるブラン
チメトリックは次式で計算される。
チメトリックは次式で計算される。
【００２４】
【数４】ｂ（ｋ，Ｓi →Ｓn ）＝｜Ｙk −Ｇk ｜ ここで、Ｙk は受信信号データであり、またＧk は等価
伝送路モデルから送出されるシンボルであって、数３で
計算される値をとる。
伝送路モデルから送出されるシンボルであって、数３で
計算される値をとる。
【００２５】このブランチメトリック計算回路２１に得
られるブランチメトリックをＡＣＳ（Add Compare Sele
ct）回路２２に供給する。このＡＣＳ回路２２は、加算
器と比較器とセレクタとから構成され、各状態におい
て、このブランチメトリックとパスメトリック記憶回路
２３に記憶されている１タイムスロット前のパスメトリ
ックとを加算してその値の小さい方を尤もらしい生き残
りパスとして選択する。ここでパスメトリックとは、生
き残りパスにおけるブランチメトリックを合算した値で
ある。
られるブランチメトリックをＡＣＳ（Add Compare Sele
ct）回路２２に供給する。このＡＣＳ回路２２は、加算
器と比較器とセレクタとから構成され、各状態におい
て、このブランチメトリックとパスメトリック記憶回路
２３に記憶されている１タイムスロット前のパスメトリ
ックとを加算してその値の小さい方を尤もらしい生き残
りパスとして選択する。ここでパスメトリックとは、生
き残りパスにおけるブランチメトリックを合算した値で
ある。
【００２６】このＡＣＳ回路２２の出力信号を正規化回
路２４を介してパスメトリック記憶回路２３に供給する
と共にこのＡＣＳ回路２２の出力信号を最尤パス検出回
路２５に供給する。
路２４を介してパスメトリック記憶回路２３に供給する
と共にこのＡＣＳ回路２２の出力信号を最尤パス検出回
路２５に供給する。
【００２７】この最尤パス検出回路２５は最小のパスメ
トリック値を有するパスを検出してそのパスに対応した
パスメモリ２６の内容を復号データとして出力する。こ
のパスメモリ２６は情報ビット列を推定して記憶してお
くメモリである。
トリック値を有するパスを検出してそのパスに対応した
パスメモリ２６の内容を復号データとして出力する。こ
のパスメモリ２６は情報ビット列を推定して記憶してお
くメモリである。
【００２８】このビタビ等化器を構成する論理ユニット
を図９に示す。この図９において、各計量はそれぞれ次
の様な内容を表すものとする。
を図９に示す。この図９において、各計量はそれぞれ次
の様な内容を表すものとする。
【００２９】 Ｐ（ｋ−１，Ｓi ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓi に到達した生き残りパスが有するパス
メトリック Ｐ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メトリック ｂ（ｋ，Ｓi →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓi から状態節点Ｓn への遷移に対応するブ
ランチメトリック ｂ（ｋ，Ｓj →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓj から状態節点Ｓn への遷移に対応するブ
ランチメトリック
いて状態節点Ｓi に到達した生き残りパスが有するパス
メトリック Ｐ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メトリック ｂ（ｋ，Ｓi →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓi から状態節点Ｓn への遷移に対応するブ
ランチメトリック ｂ（ｋ，Ｓj →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓj から状態節点Ｓn への遷移に対応するブ
ランチメトリック
【００３０】 Ｍ（ｋ−１，Ｓi ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓi から到達した生き残りパスが有するパ
スメモリ Ｍ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メモリ 〈−１〉，〈＋１〉：タイムスロットｔ（ｋ）において
送出されたと推定される情報シンボル Ｐ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメトリッ
ク Ｍ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメモリ
いて状態節点Ｓi から到達した生き残りパスが有するパ
スメモリ Ｍ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メモリ 〈−１〉，〈＋１〉：タイムスロットｔ（ｋ）において
送出されたと推定される情報シンボル Ｐ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメトリッ
ク Ｍ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメモリ
【００３１】ここで、拘束長をｋとすると、状態数は２
k-1 だけ存在するので、図９に示す論理ユニットの数も
基本的には状態数２k-1 だけ必要となる。更に図２に示
したビタビ等化器のブロック構成の様に正規化回路２４
を設けて、パスメトリック記憶回路２３の規模を減ら
し、またパスメトリック計算時におけるオーバーフロー
を防ぐ方式が一般的である。
k-1 だけ存在するので、図９に示す論理ユニットの数も
基本的には状態数２k-1 だけ必要となる。更に図２に示
したビタビ等化器のブロック構成の様に正規化回路２４
を設けて、パスメトリック記憶回路２３の規模を減ら
し、またパスメトリック計算時におけるオーバーフロー
を防ぐ方式が一般的である。
【００３２】この正規化の具体的な処理としては、まず
パスメトリックの最小値を検出し次にその値を各パスメ
トリック量から減算する処理が行なわれる。このように
してセレクトされた生き残りパスの数は、状態数と同じ
く２k-1 だけ存在することになる。
パスメトリックの最小値を検出し次にその値を各パスメ
トリック量から減算する処理が行なわれる。このように
してセレクトされた生き残りパスの数は、状態数と同じ
く２k-1 だけ存在することになる。
【００３３】各タイムスロットにおいて、生き残りパス
を選択する操作とそのパスに対応するパスメトリックと
パスメモリ２６を更新する操作を繰り返す。この操作を
十分に長い時間にわたって行なうとある時間以前におい
ては、同一のパスにマージすることが知られており、こ
の様子を図１０に示す。最新の処理時点から遡ってパス
がマージするまでのパスの長さを打ち切りパス長と呼ん
でいる。
を選択する操作とそのパスに対応するパスメトリックと
パスメモリ２６を更新する操作を繰り返す。この操作を
十分に長い時間にわたって行なうとある時間以前におい
ては、同一のパスにマージすることが知られており、こ
の様子を図１０に示す。最新の処理時点から遡ってパス
がマージするまでのパスの長さを打ち切りパス長と呼ん
でいる。
【００３４】図９のパスメモリーの更新のしかたはそれ
ぞれの状態により決定する。例えば“ＬＬＬ”の論理ユ
ニットでは〈−１〉、“ＨＬＬ”の論理ユニットでは
〈＋１〉と決り、以下同様に決まる。
ぞれの状態により決定する。例えば“ＬＬＬ”の論理ユ
ニットでは〈−１〉、“ＨＬＬ”の論理ユニットでは
〈＋１〉と決り、以下同様に決まる。
【００３５】最尤判定では最小のパスメトリック値を有
するパスを検出してそのパスに対応したパスメモリの内
容を打ち切りパス長（通常拘束長の３倍から４倍程度に
設定される）分さかのぼった時点の情報シンボルとして
出力する。
するパスを検出してそのパスに対応したパスメモリの内
容を打ち切りパス長（通常拘束長の３倍から４倍程度に
設定される）分さかのぼった時点の情報シンボルとして
出力する。
【００３６】この従来のビタビ等化器の信号処理の流れ
を図１１のフローチャートを用いて説明する。先ず受信
信号データＹk が入力端子１に供給されたときに同期信
号パターンを検出し（ステップＳ１）、この受信信号デ
ータＹk の同期信号パターンと予め記憶されている同期
信号パターンとの相互相関関数を伝送路特性推定部４に
おいて計算し（ステップＳ２）チャンネルレスポンスを
推定する（ステップＳ３）。次にブランチメトリック計
算回路２１はブランチメトリックの計算を行い（ステッ
プＳ４）、続いてＮ番目のステートについて計算を開始
する（ステップＳ５）。
を図１１のフローチャートを用いて説明する。先ず受信
信号データＹk が入力端子１に供給されたときに同期信
号パターンを検出し（ステップＳ１）、この受信信号デ
ータＹk の同期信号パターンと予め記憶されている同期
信号パターンとの相互相関関数を伝送路特性推定部４に
おいて計算し（ステップＳ２）チャンネルレスポンスを
推定する（ステップＳ３）。次にブランチメトリック計
算回路２１はブランチメトリックの計算を行い（ステッ
プＳ４）、続いてＮ番目のステートについて計算を開始
する（ステップＳ５）。
【００３７】次に１タイムスロット前のステート−１の
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
【００３８】次にステップＳ９では、１タイムスロット
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶回路２３に記憶された
パスメトリックを読み込み（ステップＳ１０）、このパ
スメトリックをステップＳ４で計算したブランチメトリ
ックとＡＣＳ回路２２で加算し、この加算出力をレジス
タＰ２に格納する（ステップＳ１１）。
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶回路２３に記憶された
パスメトリックを読み込み（ステップＳ１０）、このパ
スメトリックをステップＳ４で計算したブランチメトリ
ックとＡＣＳ回路２２で加算し、この加算出力をレジス
タＰ２に格納する（ステップＳ１１）。
【００３９】次にこのＡＣＳ回路２２で、このレジスタ
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップ１４）、この値でパスメトリック記憶回路
２３を更新する（ステップＳ１５）と共にパスメモリ２
６を更新する（ステップＳ１６）。
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップ１４）、この値でパスメトリック記憶回路
２３を更新する（ステップＳ１５）と共にパスメモリ２
６を更新する（ステップＳ１６）。
【００４０】上述したステップＳ５からステップＳ１６
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
【００４１】続いて最尤パス検出回路２５によって最尤
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
【００４２】
【発明が解決しようとする課題】斯る従来のビタビ等化
器においては図５のチャンネルレスポンスと相互相関関
数ｒj とを比較するとある程度の精度でチャンネルレス
ポンスを推定できることが確認できるが、その反面、本
来ならば出現してはならない「偽のインパルスレスポン
ス」も検出されてしまうことが露呈している。この原因
は同期信号パターンの自己相関関数ａj を計算してみれ
ば明らかである。
器においては図５のチャンネルレスポンスと相互相関関
数ｒj とを比較するとある程度の精度でチャンネルレス
ポンスを推定できることが確認できるが、その反面、本
来ならば出現してはならない「偽のインパルスレスポン
ス」も検出されてしまうことが露呈している。この原因
は同期信号パターンの自己相関関数ａj を計算してみれ
ば明らかである。
【００４３】
【数５】
【００４４】こうして計算した自己相関関数を図５に示
す。この図５から明らかなように主ピーク以外にもかな
り大きなレベルを有する幾つかのピークが存在し、これ
がチャンネルレスポンスを推定する際にその精度を劣化
させる要因となっていた。
す。この図５から明らかなように主ピーク以外にもかな
り大きなレベルを有する幾つかのピークが存在し、これ
がチャンネルレスポンスを推定する際にその精度を劣化
させる要因となっていた。
【００４５】また先に、最尤受信器として特開平４−８
８７２６号公報に開示されたものもあるが、斯る最尤受
信器においても精度の良い受信ができない不都合があっ
た。
８７２６号公報に開示されたものもあるが、斯る最尤受
信器においても精度の良い受信ができない不都合があっ
た。
【００４６】本発明は斯る点に鑑み精度の良い等化特性
を得ることができるビタビ等化器を提案せんとするもの
である。
を得ることができるビタビ等化器を提案せんとするもの
である。
【００４７】
【課題を解決するための手段】本発明ビタビ等化器は例
えば図１及び図２に示す如く受信信号データ系列中から
の同期信号データ部を検出する同期信号データ検出手段
３と、この同期信号データ検出手段３により検出された
同期信号データを参照信号として、最小２乗法を用いて
送信機と受信機と間のインパルス応答をモデル化する伝
送路特性推定手段と、この伝送路特性推定手段により得
られる伝送モデルを基にしてビタビアルゴリズムを用い
て送信データ系列を復号する復号手段２とより成るもの
である。
えば図１及び図２に示す如く受信信号データ系列中から
の同期信号データ部を検出する同期信号データ検出手段
３と、この同期信号データ検出手段３により検出された
同期信号データを参照信号として、最小２乗法を用いて
送信機と受信機と間のインパルス応答をモデル化する伝
送路特性推定手段と、この伝送路特性推定手段により得
られる伝送モデルを基にしてビタビアルゴリズムを用い
て送信データ系列を復号する復号手段２とより成るもの
である。
【００４８】また本発明ビタビ等化器は上述において、
同期信号データの検出は受信信号と同期信号パターンと
の相関をとることにより行うようにしたものである。
同期信号データの検出は受信信号と同期信号パターンと
の相関をとることにより行うようにしたものである。
【００４９】
【作用】本発明によれば同期信号データを参照信号とし
て、最小２乗法を用いて送信機と受信機との間のインパ
ルス応答をモデル化しているので送信機と受信機との間
のインパルス応答を一義的にモデル化でき、こうして決
定されたモデルは最小２乗推定の意味において、誤差最
小となるモデルであり、結果的に良好な等化特性が得ら
れる。
て、最小２乗法を用いて送信機と受信機との間のインパ
ルス応答をモデル化しているので送信機と受信機との間
のインパルス応答を一義的にモデル化でき、こうして決
定されたモデルは最小２乗推定の意味において、誤差最
小となるモデルであり、結果的に良好な等化特性が得ら
れる。
【００５０】
【実施例】以下図面を参照して本発明ビタビ等化器の一
実施例につき説明しよう。本例においては図２の伝送路
特性推定部４を以下述べる如く構成する。チャンネルレ
スポンスとして図６に示すようにモデル化する。このよ
うにモデル化すれば、受信されるであろうと予想される
信号ｙi は前述の数１で表される。
実施例につき説明しよう。本例においては図２の伝送路
特性推定部４を以下述べる如く構成する。チャンネルレ
スポンスとして図６に示すようにモデル化する。このよ
うにモデル化すれば、受信されるであろうと予想される
信号ｙi は前述の数１で表される。
【００５１】一方、実際に受信された信号をＹi と表す
と、ｉ番目のシンボルに関する誤差εi は次式で表され
る。
と、ｉ番目のシンボルに関する誤差εi は次式で表され
る。
【００５２】
【数６】εi ＝ｙi −Ｙi この誤差の２乗和Ｅを求める。
【００５３】
【数７】
【００５４】この誤差Ｅを最小とするようにインパルス
列ｈn を決定する如くする。本例においては最小２乗法
を適用する。このため数７をｈn について偏微分する如
くする。
列ｈn を決定する如くする。本例においては最小２乗法
を適用する。このため数７をｈn について偏微分する如
くする。
【００５５】
【数８】 この数８に、ｎ＝−ｋ，−（ｋ−１），‥‥０，‥‥＋
（ｋ−１），＋ｋを代入すると次式に示す連立方程式が
得られる。
（ｋ−１），＋ｋを代入すると次式に示す連立方程式が
得られる。
【００５６】
【数９】
【００５７】この連立方程式の係数マトリックスは、対
称マトリックスとなるので各要素についての計算は全て
について行なう必要はない。更にこの連立方程式を解く
には係数マトリックスをまずＬＵ分解してから解くのが
一般的である。本例による伝送路特性推定部４は以上の
手段によって、チャンネルレスポンスを精度良く決定す
ることができる。
称マトリックスとなるので各要素についての計算は全て
について行なう必要はない。更にこの連立方程式を解く
には係数マトリックスをまずＬＵ分解してから解くのが
一般的である。本例による伝送路特性推定部４は以上の
手段によって、チャンネルレスポンスを精度良く決定す
ることができる。
【００５８】その他は図２について説明した従来のビタ
ビ等化器と同様に構成する。この詳細説明は省略する。
ビ等化器と同様に構成する。この詳細説明は省略する。
【００５９】本例のビタビ等化器の信号処理の流れを図
１のフローチャートを用いて説明する。先ず受信信号デ
ータＹk が入力端子１に供給されたときに、同期信号パ
ターン部を検出する（ステップＳ１）。この同期信号パ
ターン部の検出は受信信号データＹk と予め記憶されて
いる同期信号パターンとの相関をとることにより行な
う。
１のフローチャートを用いて説明する。先ず受信信号デ
ータＹk が入力端子１に供給されたときに、同期信号パ
ターン部を検出する（ステップＳ１）。この同期信号パ
ターン部の検出は受信信号データＹk と予め記憶されて
いる同期信号パターンとの相関をとることにより行な
う。
【００６０】次に伝送路特性推定部４において、この検
出された同期信号パターン部を参照信号として、最小２
乗法を用いて送信機と受信機との間のインパルス応答を
モデル化する（ステップＳ２）と共にチャンネルレスポ
ンスを推定する（ステップＳ３）。
出された同期信号パターン部を参照信号として、最小２
乗法を用いて送信機と受信機との間のインパルス応答を
モデル化する（ステップＳ２）と共にチャンネルレスポ
ンスを推定する（ステップＳ３）。
【００６１】次に、ブランチメトリック計算回路２１は
ブランチメトリックの計算を行い（ステップＳ４）、続
いてＮ番目のステートについて計算を開始する（ステッ
プＳ５）。
ブランチメトリックの計算を行い（ステップＳ４）、続
いてＮ番目のステートについて計算を開始する（ステッ
プＳ５）。
【００６２】次に１タイムスロット前のステート−１の
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
【００６３】次にステップＳ９では、１タイムスロット
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶されたパスメトリック
を読み込み（ステップＳ１０）、このパスメトリックを
ステップＳ４で計算したブランチメトリックとＡＣＳ回
路２２で加算し、この加算出力をレジスタＰ２に格納す
る（ステップＳ１１）。
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶されたパスメトリック
を読み込み（ステップＳ１０）、このパスメトリックを
ステップＳ４で計算したブランチメトリックとＡＣＳ回
路２２で加算し、この加算出力をレジスタＰ２に格納す
る（ステップＳ１１）。
【００６４】次にこのＡＣＳ回路２２で、このレジスタ
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
【００６５】上述したステップＳ５からステップＳ１６
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
【００６６】続いて最尤パス検出回路２５によって最尤
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
【００６７】本例は上述の如く同期信号パターン部を参
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
【００６８】また本例は上述の如く伝送モデルは最小２
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
【００６９】尚本発明は、上述実施例に限ることなく本
発明の要旨を逸脱することなくその他種々の構成が採り
得ることは勿論である。
発明の要旨を逸脱することなくその他種々の構成が採り
得ることは勿論である。
【００７０】
【発明の効果】本発明によれば同期信号データを参照信
号として最小２乗法を用いて送信機と受信機との間のイ
ンパルス応答をモデル化しているので、送信機と受信機
との間のインパルス応答を一義的にモデル化することが
できる利益がある。
号として最小２乗法を用いて送信機と受信機との間のイ
ンパルス応答をモデル化しているので、送信機と受信機
との間のインパルス応答を一義的にモデル化することが
できる利益がある。
【００７１】また本発明によれば伝送モデルは最小２乗
法により推定しているので、誤差が最小となるモデルで
あり、良好な等化特性が得られる利益がある。
法により推定しているので、誤差が最小となるモデルで
あり、良好な等化特性が得られる利益がある。
【図面の簡単な説明】
【図１】本発明ビタビ等化器の一実施例の説明に供する
流れ図である。
流れ図である。
【図２】ビタビ等化器を示す構成図である。
【図３】本発明の説明に供する線図である。
【図４】本発明の説明に供する線図である。
【図５】本発明の説明に供する線図である。
【図６】一般化した伝送路等価モデルを示す線図であ
る。
る。
【図７】具体化した伝送路等価モデルを示す線図であ
る。
る。
【図８】トレリス表現を示す線図である。
【図９】ビタビ等化器の論理ユニットを示す線図であ
る。
る。
【図１０】メトリックの計算と生き残りパスを示す線図
である。
である。
【図１１】従来のビタビ等化器の説明に供する流れ図で
ある。
ある。
１ 入力端子 ２ ビタビ推定部 ３ 同期信号データ検出部 ４ 伝送路特性推定部
Claims (2)
- 【請求項１】 受信信号データ系列中からの同期信号デ
ータ部を検出する同期信号データ検出手段と、 該同期信号データ検出手段により検出された同期信号デ
ータを参照信号として、最小２乗法を用いて送信機と受
信機と間のインパルス応答をモデル化する伝送路特性推
定手段と、 該伝送路特性推定手段により得られる伝送モデルを基に
してビタビアルゴリズムを用いて送信データ系列を復号
する復号手段とより成ることを特徴とするビタビ等化
器。 - 【請求項２】 請求項１記載のビタビ等化器において、 同期信号データの検出は受信信号と同期信号パターンと
の相関をとることにより行うようにしたことを特徴とす
るビタビ等化器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289076A JPH06140951A (ja) | 1992-10-27 | 1992-10-27 | ビタビ等化器 |
| EP93117348A EP0597317B1 (en) | 1992-10-27 | 1993-10-26 | Channel impulse response estimator for a viterbi equalizer |
| DE69330454T DE69330454T2 (de) | 1992-10-27 | 1993-10-26 | Kanalimpulsantwortschätzer für einen Viterbi-Equaliser |
| US08/565,884 US5581581A (en) | 1992-10-27 | 1995-12-01 | Viterbi equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289076A JPH06140951A (ja) | 1992-10-27 | 1992-10-27 | ビタビ等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140951A true JPH06140951A (ja) | 1994-05-20 |
Family
ID=17738517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289076A Pending JPH06140951A (ja) | 1992-10-27 | 1992-10-27 | ビタビ等化器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5581581A (ja) |
| EP (1) | EP0597317B1 (ja) |
| JP (1) | JPH06140951A (ja) |
| DE (1) | DE69330454T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| US5844947A (en) * | 1995-12-28 | 1998-12-01 | Lucent Technologies Inc. | Viterbi decoder with reduced metric computation |
| FR2747870B1 (fr) * | 1996-04-19 | 1998-11-06 | Wavecom Sa | Signal numerique a blocs de reference multiples pour l'estimation de canal, procedes d'estimation de canal et recepteurs correspondants |
| GB2330283B (en) * | 1996-07-22 | 2000-10-11 | Seagate Technology | Assymmetric channel data detection compensation |
| US5751734A (en) * | 1996-11-04 | 1998-05-12 | Samsung Electronics Co., Ltd. | Decoding method and apparatus using trace deletion for Viterbi algorithm |
| JP3180761B2 (ja) * | 1997-07-23 | 2001-06-25 | 三菱電機株式会社 | 系列推定方法及び系列推定装置 |
| JPH1141115A (ja) | 1997-07-23 | 1999-02-12 | Mitsubishi Electric Corp | ディジタルデータ復調装置 |
| GB2335578B (en) * | 1998-03-17 | 2000-07-12 | Samsung Electronics Co Ltd | Add-compare selection circuit |
| US6381271B1 (en) * | 1998-08-17 | 2002-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Low complexity decision feedback sequence estimation |
| FI105963B (fi) * | 1998-08-24 | 2000-10-31 | Nokia Oyj | Menetelmä opetusjakson muodostamiseksi |
| US6735248B2 (en) | 1999-03-10 | 2004-05-11 | International Business Machines Corporation | Fast converging equalizer for a demodulator |
| US6421380B1 (en) | 1999-03-10 | 2002-07-16 | International Business Machines Corporation | Demodulator for digital communication systems |
| US6600617B1 (en) | 2000-03-07 | 2003-07-29 | International Business Machines Corporation | Method and apparatus for adjusting digital filter taps based upon minimization of viterbi margin counts |
| US6889154B2 (en) * | 2002-04-18 | 2005-05-03 | Infineon Technologies Ag | Method and apparatus for calibrating data-dependent noise prediction |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| US7194047B2 (en) * | 2002-09-20 | 2007-03-20 | Ati Technologies Inc. | Receiver for robust data extension for 8VSB signaling |
| US20070234178A1 (en) * | 2003-02-26 | 2007-10-04 | Qualcomm Incorporated | Soft information scaling for interactive decoding |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2215567B (en) * | 1988-03-05 | 1992-11-18 | Plessey Co Plc | Improvements in or relating to equalisers |
| IT1236977B (it) * | 1989-12-22 | 1993-05-12 | Italtel Spa | Ricevitore per un sistema radiomobile digitale con cancellazione di segnali interferenti isofrequenziali aventi lo stesso tipo di modulazione,e relativo metodo |
| SE465245B (sv) * | 1989-12-22 | 1991-08-12 | Ericsson Telefon Ab L M | Foerfarande att utfoera kanalestimering foer en faedande kanal vid oeverfoering av symbolsekvenser |
| GB2252221B (en) * | 1991-01-24 | 1995-01-18 | Roke Manor Research | Improvements in or relating to equalisers for digital radio communication systems |
| JPH0563605A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 適応型最尤系列推定受信器 |
| US5285480A (en) * | 1991-09-03 | 1994-02-08 | General Electric Company | Adaptive MLSE-VA receiver for digital cellular radio |
| SE469678B (sv) * | 1992-01-13 | 1993-08-16 | Ericsson Telefon Ab L M | Saett foer synkronisering och kanalestimering i tdma- radiosystem |
-
1992
- 1992-10-27 JP JP4289076A patent/JPH06140951A/ja active Pending
-
1993
- 1993-10-26 EP EP93117348A patent/EP0597317B1/en not_active Expired - Lifetime
- 1993-10-26 DE DE69330454T patent/DE69330454T2/de not_active Expired - Fee Related
-
1995
- 1995-12-01 US US08/565,884 patent/US5581581A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0597317B1 (en) | 2001-07-18 |
| DE69330454T2 (de) | 2002-04-18 |
| US5581581A (en) | 1996-12-03 |
| EP0597317A1 (en) | 1994-05-18 |
| DE69330454D1 (de) | 2001-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775521B1 (en) | Bad frame indicator for radio telephone receivers | |
| JPH06140951A (ja) | ビタビ等化器 | |
| JP3187036B2 (ja) | デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器 | |
| EP0594551A1 (en) | Bidirectional demodulation method and apparatus | |
| US6084926A (en) | Method and system for demodulating radio signals | |
| JP2002542670A (ja) | 異なる変調方式による変調信号の受信並びに復号化方法及び受信装置 | |
| JP3399019B2 (ja) | ビタビ等化器 | |
| EP1092280B1 (en) | An equalizer with channel tracker switching | |
| JP3399022B2 (ja) | ビタビ等化器 | |
| US7167683B2 (en) | Bad frame indicator for radio telephone receivers | |
| US6823027B2 (en) | Method for enhancing soft-value information | |
| WO2003032593A1 (en) | Receiver to determine modulation type | |
| US6954507B2 (en) | Method for estimating the bit error rate in a radio receiver and corresponding radio receiver | |
| JP2001094444A (ja) | 部分並列トレリス・デコーダ装置および方法 | |
| JP3329002B2 (ja) | ダイバーシチ受信機 | |
| JP2003506912A (ja) | 無線受信器におけるチャネル復号用信頼度情報生成方法及び対応する無線受信器 | |
| EP0748057B1 (en) | Bit error counting method and counter | |
| JPH0745001A (ja) | ディジタルデータの磁気再生装置 | |
| JPH06338913A (ja) | ビタビ復号器 | |
| FI101845B (fi) | Menetelmä yhteyden laadun määrittämiseksi sekä vastaanotin | |
| Rislow et al. | Soft information in concatenated codes | |
| JPH06268531A (ja) | ビタビ等化器 | |
| JP2004508769A (ja) | 移動式無線受信器用に改善されたチャネル等化 | |
| JP2516673B2 (ja) | ビタビ復号器のビットエラ―レ―ト検出方法 | |
| US7551697B1 (en) | Reduced complexity soft-output noncoherent continuous phase demodulator systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |