JP3399019B2 - ビタビ等化器 - Google Patents
ビタビ等化器Info
- Publication number
- JP3399019B2 JP3399019B2 JP12422893A JP12422893A JP3399019B2 JP 3399019 B2 JP3399019 B2 JP 3399019B2 JP 12422893 A JP12422893 A JP 12422893A JP 12422893 A JP12422893 A JP 12422893A JP 3399019 B2 JP3399019 B2 JP 3399019B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- coefficient matrix
- metric
- viterbi equalizer
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は例えば自動車電話等に使
用して好適なビタビ等化器に関する。
用して好適なビタビ等化器に関する。
【０００２】
【従来の技術】米国、欧州及び日本においては、自動車
電話方式のディジタル化が進められている。この自動車
電話の如き移動体通信では自動車の様に高速で移動局と
基地局との間に高層ビル等が介在することによりいわゆ
るマルチパスの影響を受けて、基地局及び移動局間の伝
送特性が大幅に劣化してしまうので、エラーの少ないデ
ータ伝送が困難であった。しかも、この等価的な伝送特
性が時々刻々変動する。
電話方式のディジタル化が進められている。この自動車
電話の如き移動体通信では自動車の様に高速で移動局と
基地局との間に高層ビル等が介在することによりいわゆ
るマルチパスの影響を受けて、基地局及び移動局間の伝
送特性が大幅に劣化してしまうので、エラーの少ないデ
ータ伝送が困難であった。しかも、この等価的な伝送特
性が時々刻々変動する。
【０００３】この様な移動通信システムにおいて、エラ
ーの少ない受信を実現するためには、こうした伝送特性
を補正する等化技術が不可欠である。
ーの少ない受信を実現するためには、こうした伝送特性
を補正する等化技術が不可欠である。
【０００４】従来斯る等化技術として基地局と移動局と
間の伝送特性を用いて送信データを最尤系列推定に基づ
いて復号するビタビ等化器が提案されている。
間の伝送特性を用いて送信データを最尤系列推定に基づ
いて復号するビタビ等化器が提案されている。
【０００５】このビタビ等化器の基本構成は図４に示す
如きものであり、ここでは、この図４に示すビタビ等化
器を欧州の自動車電話で採用されているＧＳＭ（グルー
プスペシャルモーバル）方式に適用した例につき述べ
る。
如きものであり、ここでは、この図４に示すビタビ等化
器を欧州の自動車電話で採用されているＧＳＭ（グルー
プスペシャルモーバル）方式に適用した例につき述べ
る。
【０００６】この図４においては入力端子１に供給され
る受信信号をビタビ推定部２を構成するブランチメトリ
ック計算回路２１に供給すると共にこの受信信号を同期
信号データ検出部３に供給し、この同期信号データ検出
部３よりの同期信号データを伝送路特性推定部４に供給
する。
る受信信号をビタビ推定部２を構成するブランチメトリ
ック計算回路２１に供給すると共にこの受信信号を同期
信号データ検出部３に供給し、この同期信号データ検出
部３よりの同期信号データを伝送路特性推定部４に供給
する。
【０００７】この欧州で採用されたＧＳＭ方式の基地局
から移動局（自動車）への通話チャンネルは図５Ａ及び
Ｂに示す如きフレーム構成となっている。この各タイム
スロットは図５Ｂに示す如くその中央部に既知のパター
ンを有する同期信号パターン（ＳＹＮＣパターン）が付
加されて送られてくるので、この伝送路特性推定部４で
はこの同期信号パターンを利用して送信機と受信機との
間に介在する伝送系のインパルス応答（以下チャンネル
レスポンスという。）を推定する。
から移動局（自動車）への通話チャンネルは図５Ａ及び
Ｂに示す如きフレーム構成となっている。この各タイム
スロットは図５Ｂに示す如くその中央部に既知のパター
ンを有する同期信号パターン（ＳＹＮＣパターン）が付
加されて送られてくるので、この伝送路特性推定部４で
はこの同期信号パターンを利用して送信機と受信機との
間に介在する伝送系のインパルス応答（以下チャンネル
レスポンスという。）を推定する。
【０００８】このＧＳＭ方式の場合にはＧＭＳＫ（ガウ
シャンミニマムシフトキーイング）という変調方式が採
用されているが、高周波伝送系は復調器を通すことによ
りベースバンド信号に変換されるので、以下では説明を
単純化するためにベースバンドにおける信号処理として
話を進める。
シャンミニマムシフトキーイング）という変調方式が採
用されているが、高周波伝送系は復調器を通すことによ
りベースバンド信号に変換されるので、以下では説明を
単純化するためにベースバンドにおける信号処理として
話を進める。
【０００９】このＧＳＭ方式においては、同期信号パタ
ーンとして８種類のデータ系列が予め指定されており、
その内の１つの系列を図６に示す。この同期信号パター
ンを利用してチャンネルレスポンスをモデル化する従来
の一般的な手順を説明する。
ーンとして８種類のデータ系列が予め指定されており、
その内の１つの系列を図６に示す。この同期信号パター
ンを利用してチャンネルレスポンスをモデル化する従来
の一般的な手順を説明する。
【００１０】今、チャンネルレスポンスが図７で示され
る様なケースを例題として取り上げることにする（現実
には、このチャンネルレスポンスは未知である。）。こ
の図７において、時間軸方向の単位は、シンボルの送出
間隔に等しい。この図７の同期信号パターンは図６の同
期信号パターンである。この様なチャンネルレスポンス
を有する伝送系を通過した時に受信される同期信号デー
タは次式で表される。
る様なケースを例題として取り上げることにする（現実
には、このチャンネルレスポンスは未知である。）。こ
の図７において、時間軸方向の単位は、シンボルの送出
間隔に等しい。この図７の同期信号パターンは図６の同
期信号パターンである。この様なチャンネルレスポンス
を有する伝送系を通過した時に受信される同期信号デー
タは次式で表される。
【００１１】
【数１】
ここでｙi は受信信号、ｘi は同期信号パターン、ｈi
はチャンネルレスポンスを表す。また、夫々シンボル時
間間隔Ｔでサンプリングされた値である。
はチャンネルレスポンスを表す。また、夫々シンボル時
間間隔Ｔでサンプリングされた値である。
【００１２】数１に従って同期信号パターン部に対応す
る受信信号を計算すると図７で示される様な出力信号が
得られる。この受信機側において、既知である情報は同
期信号パターンｘi と受信信号ｙi である。
る受信信号を計算すると図７で示される様な出力信号が
得られる。この受信機側において、既知である情報は同
期信号パターンｘi と受信信号ｙi である。
【００１３】従来のこの伝送路特性推定部４のモデル化
の処理手順は、まず受信信号と同期信号パターンとの相
関をとることによって同期信号データ部を検出する。
の処理手順は、まず受信信号と同期信号パターンとの相
関をとることによって同期信号データ部を検出する。
【００１４】次にこの同期信号データ部と同期信号パタ
ーンとの相互相関関数ｒj を計算する。
ーンとの相互相関関数ｒj を計算する。
【００１５】
【数２】
【００１６】次にこの相互相関関数ｒj の最大値を用い
て正規化を行なう。このようにして計算された相互相関
関数を図７に示す。この相互相関関数によりチャンネル
レスポンスを推定し、ブランチメトリック計算回路２１
に供給する。
て正規化を行なう。このようにして計算された相互相関
関数を図７に示す。この相互相関関数によりチャンネル
レスポンスを推定し、ブランチメトリック計算回路２１
に供給する。
【００１７】このチャンネルレスポンスを推定した後
で、ビタビアルゴリズムを用いて送信データ系列を復号
する。図８に一般化した伝送路等価モデルを示す。ここ
では、この図８の一般化した伝送路等価モデルを具体的
にそのチャンネルレスポンス長を限定してモデル化した
図９の例について話を進める。
で、ビタビアルゴリズムを用いて送信データ系列を復号
する。図８に一般化した伝送路等価モデルを示す。ここ
では、この図８の一般化した伝送路等価モデルを具体的
にそのチャンネルレスポンス長を限定してモデル化した
図９の例について話を進める。
【００１８】この図９のようにモデル化するとそれは
拘束長＝４
符号化率ｒ＝１／１
の畳み込み符号器と見ることができる。但し、通常の畳
み込み符号器と異なる点は加算器７１が線形動作をおこ
なうこと及びシフトレジスタＴ0 ，Ｔ1 ，Ｔ2 及びＴ3
に入力されるシンボルは〈＋１〉と〈−１〉との２値で
あり、またシフトレジスタの各出力はチャンネルレスポ
ンスｈ-1，ｈ0 ，ｈ+1及びｈ+2に相当する重みを付けた
後に加算器７１で加えられることの２点である。
み込み符号器と異なる点は加算器７１が線形動作をおこ
なうこと及びシフトレジスタＴ0 ，Ｔ1 ，Ｔ2 及びＴ3
に入力されるシンボルは〈＋１〉と〈−１〉との２値で
あり、またシフトレジスタの各出力はチャンネルレスポ
ンスｈ-1，ｈ0 ，ｈ+1及びｈ+2に相当する重みを付けた
後に加算器７１で加えられることの２点である。
【００１９】このようにモデル化した場合に送出される
シンボルＧは次式で表される。
シンボルＧは次式で表される。
【００２０】
【数３】
ここで〈Ｔj 〉はレジスタＴj に格納された内容を表す
ものとする。
ものとする。
【００２１】この図９に示す伝送路等価モデルにおける
伝送路の内部状態の遷移を表すトレリス図を図１０に示
す。この図１０の各状態節点Ｓi に対応する３文字のア
ルファベットは各タイムスロットにおけるシフトレジス
タの内部状態を表すものとする。ここでシフトレジスタ
は〈＋１〉と〈−１〉との値をとるので、表現の都合上
それぞれＨ及びＬと表すこととする。尚この図１０では
通常用いられる格子構造図に変形を加えて、情報入力シ
ンボル〈−１〉が入力された場合には実線で、また情報
入力シンボル〈＋１〉が入力された場合には破線で示す
様な遷移が発生することを表している。
伝送路の内部状態の遷移を表すトレリス図を図１０に示
す。この図１０の各状態節点Ｓi に対応する３文字のア
ルファベットは各タイムスロットにおけるシフトレジス
タの内部状態を表すものとする。ここでシフトレジスタ
は〈＋１〉と〈−１〉との値をとるので、表現の都合上
それぞれＨ及びＬと表すこととする。尚この図１０では
通常用いられる格子構造図に変形を加えて、情報入力シ
ンボル〈−１〉が入力された場合には実線で、また情報
入力シンボル〈＋１〉が入力された場合には破線で示す
様な遷移が発生することを表している。
【００２２】一方ブランチメトリック計算回路２１に受
信信号データＹk を入力してその遷移に関する尤度を計
算する。その尤度を量るための計量として幾つか提案さ
れているが、ビタビ復号器における最も一般的な評価尺
度であるハミング距離を広義に適用する。
信信号データＹk を入力してその遷移に関する尤度を計
算する。その尤度を量るための計量として幾つか提案さ
れているが、ビタビ復号器における最も一般的な評価尺
度であるハミング距離を広義に適用する。
【００２３】今タイムスロットｔ（ｋ）におけるブラン
チメトリックは次式で計算される。
チメトリックは次式で計算される。
【００２４】
【数４】ｂ（ｋ，Ｓi →Ｓn ）＝｜Ｙk −Ｇk ｜
ここで、Ｙk は受信信号データであり、またＧk は等価
伝送路モデルから送出されるシンボルであって、数３で
計算される値をとる。
伝送路モデルから送出されるシンボルであって、数３で
計算される値をとる。
【００２５】このブランチメトリック計算回路２１に得
られるブランチメトリックをＡＣＳ（Add Compare Sele
ct）回路２２に供給する。このＡＣＳ回路２２は、加算
器と比較器とセレクタとから構成され、各状態におい
て、このブランチメトリックとパスメトリック記憶回路
２３に記憶されている１タイムスロット前のパスメトリ
ックとを加算してその値の小さい方を尤もらしい生き残
りパスとして選択する。ここでパスメトリックとは、生
き残りパスにおけるブランチメトリックを合算した値で
ある。
られるブランチメトリックをＡＣＳ（Add Compare Sele
ct）回路２２に供給する。このＡＣＳ回路２２は、加算
器と比較器とセレクタとから構成され、各状態におい
て、このブランチメトリックとパスメトリック記憶回路
２３に記憶されている１タイムスロット前のパスメトリ
ックとを加算してその値の小さい方を尤もらしい生き残
りパスとして選択する。ここでパスメトリックとは、生
き残りパスにおけるブランチメトリックを合算した値で
ある。
【００２６】このＡＣＳ回路２２の出力信号を正規化回
路２４を介してパスメトリック記憶回路２３に供給する
と共にこのＡＣＳ回路２２の出力信号を最尤パス検出回
路２５に供給する。
路２４を介してパスメトリック記憶回路２３に供給する
と共にこのＡＣＳ回路２２の出力信号を最尤パス検出回
路２５に供給する。
【００２７】この最尤パス検出回路２５は最小のパスメ
トリック値を有するパスを検出してそのパスに対応した
パスメモリ２６の内容を復号データとして出力する。こ
のパスメモリ２６は情報ビット列を推定して記憶してお
くメモリである。
トリック値を有するパスを検出してそのパスに対応した
パスメモリ２６の内容を復号データとして出力する。こ
のパスメモリ２６は情報ビット列を推定して記憶してお
くメモリである。
【００２８】このビタビ等化器を構成する論理ユニット
を図１１に示す。この図１１において、各計量はそれぞ
れ次の様な内容を表すものとする。
を図１１に示す。この図１１において、各計量はそれぞ
れ次の様な内容を表すものとする。
【００２９】
Ｐ（ｋ−１，Ｓi ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓi に到達した生き残りパスが有するパス
メトリック Ｐ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メトリック ｂ（ｋ，Ｓi →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓi から状態節点Ｓn への遷移に対応するブ
ランチメトリック ｂ（ｋ，Ｓj →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓj から状態節点Ｓn への遷移に対応するブ
ランチメトリック
いて状態節点Ｓi に到達した生き残りパスが有するパス
メトリック Ｐ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メトリック ｂ（ｋ，Ｓi →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓi から状態節点Ｓn への遷移に対応するブ
ランチメトリック ｂ（ｋ，Ｓj →Ｓn ）：タイムスロットｔ（ｋ）におい
て状態節点Ｓj から状態節点Ｓn への遷移に対応するブ
ランチメトリック
【００３０】
Ｍ（ｋ−１，Ｓi ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓi に到達した生き残りパスが有するパス
メモリ Ｍ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メモリ 〈−１〉，〈＋１〉：タイムスロットｔ（ｋ）において
送出されたと推定される情報シンボル Ｐ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメトリッ
ク Ｍ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメモリ
いて状態節点Ｓi に到達した生き残りパスが有するパス
メモリ Ｍ（ｋ−１，Ｓj ）：タイムスロットｔ（ｋ−１）にお
いて状態節点Ｓj に到達した生き残りパスが有するパス
メモリ 〈−１〉，〈＋１〉：タイムスロットｔ（ｋ）において
送出されたと推定される情報シンボル Ｐ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメトリッ
ク Ｍ（ｋ，Ｓn ）：タイムスロットｔ（ｋ）において状態
節点Ｓn に到達した生き残りパスが有するパスメモリ
【００３１】ここで、拘束長をｋとすると、状態数は２
k-1 だけ存在するので、図１１に示す論理ユニットの数
も基本的には状態数２k-1 だけ必要となる。更に図４に
示したビタビ等化器のブロック構成の様に正規化回路２
４を設けて、パスメトリック記憶回路２３の規模を減ら
し、またパスメトリック計算時におけるオーバーフロー
を防ぐ方式が一般的である。
k-1 だけ存在するので、図１１に示す論理ユニットの数
も基本的には状態数２k-1 だけ必要となる。更に図４に
示したビタビ等化器のブロック構成の様に正規化回路２
４を設けて、パスメトリック記憶回路２３の規模を減ら
し、またパスメトリック計算時におけるオーバーフロー
を防ぐ方式が一般的である。
【００３２】この正規化の具体的な処理としては、まず
パスメトリックの最小値を検出し次にその値を各パスメ
トリック量から減算する処理が行なわれる。このように
してセレクトされた生き残りパスの数は、状態数と同じ
く２k-1 だけ存在することになる。
パスメトリックの最小値を検出し次にその値を各パスメ
トリック量から減算する処理が行なわれる。このように
してセレクトされた生き残りパスの数は、状態数と同じ
く２k-1 だけ存在することになる。
【００３３】各タイムスロットにおいて、生き残りパス
を選択する操作とそのパスに対応するパスメトリックと
パスメモリ２６を更新する操作を繰り返す。この操作を
十分に長い時間にわたって行なうとある時間以前におい
ては、同一のパスにマージすることが知られており、こ
の様子を図１２に示す。最新の処理時点から遡ってパス
がマージするまでのパスの長さを打ち切りパス長と呼ん
でいる。
を選択する操作とそのパスに対応するパスメトリックと
パスメモリ２６を更新する操作を繰り返す。この操作を
十分に長い時間にわたって行なうとある時間以前におい
ては、同一のパスにマージすることが知られており、こ
の様子を図１２に示す。最新の処理時点から遡ってパス
がマージするまでのパスの長さを打ち切りパス長と呼ん
でいる。
【００３４】図１１のパスメモリーの更新のしかたはそ
れぞれの状態により決定する。例えば“ＬＬＬ”の論理
ユニットでは〈−１〉、“ＨＬＬ”の論理ユニットでは
〈＋１〉と決り、以下同様に決まる。
れぞれの状態により決定する。例えば“ＬＬＬ”の論理
ユニットでは〈−１〉、“ＨＬＬ”の論理ユニットでは
〈＋１〉と決り、以下同様に決まる。
【００３５】最尤判定では最小のパスメトリック値を有
するパスを検出してそのパスに対応したパスメモリの内
容を打ち切りパス長（通常拘束長の３倍から４倍程度に
設定される）分さかのぼった時点の情報シンボルとして
出力する。
するパスを検出してそのパスに対応したパスメモリの内
容を打ち切りパス長（通常拘束長の３倍から４倍程度に
設定される）分さかのぼった時点の情報シンボルとして
出力する。
【００３６】この従来のビタビ等化器の信号処理の流れ
を図１３のフローチャートを用いて説明する。先ず受信
信号データＹk が入力端子１に供給されたときに同期信
号パターンを検出し（ステップＳ１）、この受信信号デ
ータＹk の同期信号パターンと予め記憶されている同期
信号パターンとの相互相関関数を伝送路特性推定部４に
おいて計算し（ステップＳ２）チャンネルレスポンスを
推定する（ステップＳ３）。次にブランチメトリック計
算回路２１はブランチメトリックの計算を行い（ステッ
プＳ４）、続いてＮ番目のステートについて計算を開始
する（ステップＳ５）。
を図１３のフローチャートを用いて説明する。先ず受信
信号データＹk が入力端子１に供給されたときに同期信
号パターンを検出し（ステップＳ１）、この受信信号デ
ータＹk の同期信号パターンと予め記憶されている同期
信号パターンとの相互相関関数を伝送路特性推定部４に
おいて計算し（ステップＳ２）チャンネルレスポンスを
推定する（ステップＳ３）。次にブランチメトリック計
算回路２１はブランチメトリックの計算を行い（ステッ
プＳ４）、続いてＮ番目のステートについて計算を開始
する（ステップＳ５）。
【００３７】次に１タイムスロット前のステート−１の
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
【００３８】次にステップＳ９では、１タイムスロット
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶回路２３に記憶された
パスメトリックを読み込み（ステップＳ１０）、このパ
スメトリックをステップＳ４で計算したブランチメトリ
ックとＡＣＳ回路２２で加算し、この加算出力をレジス
タＰ２に格納する（ステップＳ１１）。
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶回路２３に記憶された
パスメトリックを読み込み（ステップＳ１０）、このパ
スメトリックをステップＳ４で計算したブランチメトリ
ックとＡＣＳ回路２２で加算し、この加算出力をレジス
タＰ２に格納する（ステップＳ１１）。
【００３９】次にこのＡＣＳ回路２２で、このレジスタ
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
【００４０】上述したステップＳ５からステップＳ１６
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
【００４１】続いて最尤パス検出回路２５によって最尤
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
【００４２】斯る従来のビタビ等化器においては図７の
チャンネルレスポンスと相互相関関数ｒj とを比較する
とある程度の精度でチャンネルレスポンスを推定できる
ことが確認できるが、その反面、本来ならば出現しては
ならない「偽のインパルスレスポンス」も検出されてし
まうことが露呈している。この原因は同期信号パターン
の自己相関関数ａj を計算してみれば明らかである。
チャンネルレスポンスと相互相関関数ｒj とを比較する
とある程度の精度でチャンネルレスポンスを推定できる
ことが確認できるが、その反面、本来ならば出現しては
ならない「偽のインパルスレスポンス」も検出されてし
まうことが露呈している。この原因は同期信号パターン
の自己相関関数ａj を計算してみれば明らかである。
【００４３】
【数５】
【００４４】こうして計算した自己相関関数を図７に示
す。この図７から明らかなように主ピーク以外にもかな
り大きなレベルを有する幾つかのピークが存在し、これ
がチャンネルレスポンスを推定する際にその精度を劣化
させる要因となっていた。
す。この図７から明らかなように主ピーク以外にもかな
り大きなレベルを有する幾つかのピークが存在し、これ
がチャンネルレスポンスを推定する際にその精度を劣化
させる要因となっていた。
【００４５】本発明者は斯る点に鑑み精度の良い等化特
性を得ることができるビタビ等化器を先に提案した。
性を得ることができるビタビ等化器を先に提案した。
【００４６】この先に提案したビタビ等化器の例につき
説明するに、本例においては図４の伝送路特性推定部４
を以下述べる如く構成する。チャンネルレスポンスとし
て図８に示すようにモデル化する。このようにモデル化
すれば、受信されるであろうと予想される信号ｙi は前
述の数１で表される。
説明するに、本例においては図４の伝送路特性推定部４
を以下述べる如く構成する。チャンネルレスポンスとし
て図８に示すようにモデル化する。このようにモデル化
すれば、受信されるであろうと予想される信号ｙi は前
述の数１で表される。
【００４７】一方、実際に受信された信号をＹi と表す
と、ｉ番目のシンボルに関する誤差εi は次式で表され
る。
と、ｉ番目のシンボルに関する誤差εi は次式で表され
る。
【００４８】
【数６】εi ＝ｙi −Ｙi
この誤差の２乗和Ｅを求める。
【００４９】
【数７】
【００５０】この誤差Ｅを最小とするようにインパルス
列ｈn を決定する如くする。本例においては最小２乗法
を適用する。このため数７をｈn について偏微分する如
くする。
列ｈn を決定する如くする。本例においては最小２乗法
を適用する。このため数７をｈn について偏微分する如
くする。
【００５１】
【数８】
この数８に、ｎ＝−ｋｍ，−（ｋｍ−１），‥‥０，‥
‥＋（ｋｐ−１），＋ｋp を代入すると次式に示す連立
方程式が得られる。
‥＋（ｋｐ−１），＋ｋp を代入すると次式に示す連立
方程式が得られる。
【００５２】
【数９】
【００５３】この連立方程式の係数マトリックスは、対
称マトリックスとなるので各要素についての計算は全て
について行なう必要はない。更にこの連立方程式を解く
には係数マトリックスをまずＬＵ分解してから解くのが
一般的である。本例による伝送路特性推定部４は以上の
手段によって、チャンネルレスポンスを精度良く決定す
ることができる。
称マトリックスとなるので各要素についての計算は全て
について行なう必要はない。更にこの連立方程式を解く
には係数マトリックスをまずＬＵ分解してから解くのが
一般的である。本例による伝送路特性推定部４は以上の
手段によって、チャンネルレスポンスを精度良く決定す
ることができる。
【００５４】本例のビタビ等化器の信号処理の流れを図
１４のフローチャートを用いて説明する。先ず受信信号
データＹk が入力端子１に供給されたときに、同期信号
パターン部を検出する（ステップＳ１）。この同期信号
パターン部の検出は受信信号データＹk と予め記憶され
ている同期信号パターンとの相関をとることにより行な
う。
１４のフローチャートを用いて説明する。先ず受信信号
データＹk が入力端子１に供給されたときに、同期信号
パターン部を検出する（ステップＳ１）。この同期信号
パターン部の検出は受信信号データＹk と予め記憶され
ている同期信号パターンとの相関をとることにより行な
う。
【００５５】次に伝送路特性推定部４において、この検
出された同期信号パターン部を参照信号として、最小２
乗法を用いて送信機と受信機との間のインパルス応答を
モデル化する（ステップＳ２）と共にチャンネルレスポ
ンスを推定する（ステップＳ３）。
出された同期信号パターン部を参照信号として、最小２
乗法を用いて送信機と受信機との間のインパルス応答を
モデル化する（ステップＳ２）と共にチャンネルレスポ
ンスを推定する（ステップＳ３）。
【００５６】次に、ブランチメトリック計算回路２１は
ブランチメトリックの計算を行い（ステップＳ４）、続
いてＮ番目のステートについて計算を開始する（ステッ
プＳ５）。
ブランチメトリックの計算を行い（ステップＳ４）、続
いてＮ番目のステートについて計算を開始する（ステッ
プＳ５）。
【００５７】次に１タイムスロット前のステート−１の
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
アドレスを設定し（ステップＳ６）、次にこの設定した
アドレスのパスメトリック記憶回路２３に記憶されたパ
スメトリックを読み込み（ステップＳ７）、このパスメ
トリックをステップＳ４で計算したブランチメトリック
とＡＣＳ回路２２で加算し、この加算出力をレジスタＰ
１に格納する（ステップＳ８）。
【００５８】次にステップＳ９では、１タイムスロット
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶されたパスメトリック
を読み込み（ステップＳ１０）、このパスメトリックを
ステップＳ４で計算したブランチメトリックとＡＣＳ回
路２２で加算し、この加算出力をレジスタＰ２に格納す
る（ステップＳ１１）。
前のステート−２のアドレスの設定を行い、この設定し
たアドレスのパスメトリック記憶されたパスメトリック
を読み込み（ステップＳ１０）、このパスメトリックを
ステップＳ４で計算したブランチメトリックとＡＣＳ回
路２２で加算し、この加算出力をレジスタＰ２に格納す
る（ステップＳ１１）。
【００５９】次にこのＡＣＳ回路２２で、このレジスタ
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１２，Ｓ１３）、そのセレクト値を出力
し（ステップＳ１４）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１５）と共にパスメモリ
２６を更新する（ステップＳ１６）。
【００６０】上述したステップＳ５からステップＳ１６
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１７）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１８）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ１９）。
【００６１】続いて最尤パス検出回路２５によって最尤
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２１）。
【００６２】本例は上述の如く同期信号パターン部を参
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
【００６３】また本例は上述の如く伝送モデルは最小２
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
【００６４】
【発明が解決しようとする課題】然しながら前述数９を
演算処理する場合に演算処理回数が多く、この演算処理
に時間がかかる不都合があった。即ち、数９において、
例えばパラメータを（ｌ＋ｍ）＝１１，ｋｍ＝２，ｋｐ
＝２，チャンネルレスポンス長＝５としたとき、以下の
ような連立方程式が得られる。
演算処理する場合に演算処理回数が多く、この演算処理
に時間がかかる不都合があった。即ち、数９において、
例えばパラメータを（ｌ＋ｍ）＝１１，ｋｍ＝２，ｋｐ
＝２，チャンネルレスポンス長＝５としたとき、以下の
ような連立方程式が得られる。
【００６５】
【数１０】
【００６６】このようにしてパラメータを（ｌ＋ｍ）＝
５，（ｌ＋ｍ）＝１１，（ｌ＋ｍ）＝２１としたときの
モデル化して処理したときの演算結果を図１５に示すと
共に演算処理回数を図１６に示す。
５，（ｌ＋ｍ）＝１１，（ｌ＋ｍ）＝２１としたときの
モデル化して処理したときの演算結果を図１５に示すと
共に演算処理回数を図１６に示す。
【００６７】図１５の演算結果はパラメータを（ｌ＋
ｍ）＝５，（ｌ＋ｍ）＝１１，（ｌ＋ｍ）＝２１とした
ときも図７のチャンネルレスポンス（ｋi ）と比較して
明らかな如く、極めて精度良く同定できることが確認で
きる。
ｍ）＝５，（ｌ＋ｍ）＝１１，（ｌ＋ｍ）＝２１とした
ときも図７のチャンネルレスポンス（ｋi ）と比較して
明らかな如く、極めて精度良く同定できることが確認で
きる。
【００６８】また演算処理回数は図１６に示す如く、パ
ラメータを（ｌ＋ｍ）＝５としたとき、係数マトリック
スの乗算（ＭＰＹ）が７５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が２５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０回、
除算（ＤＩＶ）が１０回、前進及び後退代入の乗算（Ｍ
ＰＹ）が２０回、除算（ＤＩＶ）が５回であり、パラメ
ータを（ｌ＋ｍ）＝１１としたとき、係数マトリックス
の乗算（ＭＰＹ）が１６５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が５５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０回、
除算（ＤＩＶ）が１０回、前進及び後退代入の乗算（Ｍ
ＰＹ）が２０回、除算（ＤＩＶ）が５回であり、パラメ
ータを（ｌ＋ｍ）＝２１としたとき、係数マトリックス
の乗算（ＭＰＹ）が３１５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が１０５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０
回、除算（ＤＩＶ）が１０回、前進及び後退代入の乗算
（ＭＰＹ）が２０回、除算（ＤＩＶ）が５回である。
ラメータを（ｌ＋ｍ）＝５としたとき、係数マトリック
スの乗算（ＭＰＹ）が７５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が２５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０回、
除算（ＤＩＶ）が１０回、前進及び後退代入の乗算（Ｍ
ＰＹ）が２０回、除算（ＤＩＶ）が５回であり、パラメ
ータを（ｌ＋ｍ）＝１１としたとき、係数マトリックス
の乗算（ＭＰＹ）が１６５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が５５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０回、
除算（ＤＩＶ）が１０回、前進及び後退代入の乗算（Ｍ
ＰＹ）が２０回、除算（ＤＩＶ）が５回であり、パラメ
ータを（ｌ＋ｍ）＝２１としたとき、係数マトリックス
の乗算（ＭＰＹ）が３１５回、右辺ＶｅＣの乗算（ＭＰ
Ｙ）が１０５回、Ｌ・Ｕ分解の乗算（ＭＰＹ）が３０
回、除算（ＤＩＶ）が１０回、前進及び後退代入の乗算
（ＭＰＹ）が２０回、除算（ＤＩＶ）が５回である。
【００６９】この図１６から明らかなように、この演算
処理回数は係数マトリックスを求める処理過程及びＬ・
Ｕ分解時における乗算回数が支配的である。
処理回数は係数マトリックスを求める処理過程及びＬ・
Ｕ分解時における乗算回数が支配的である。
【００７０】本発明は斯る点に鑑み、基地局及び移動局
間の伝送特性を精度良く、かつ高速に決定することがで
きるようにすることを目的とする。
間の伝送特性を精度良く、かつ高速に決定することがで
きるようにすることを目的とする。
【００７１】
【課題を解決するための手段】本発明ビタビ等化器は例
えば図１に示す如く、受信信号データ系列中からの同期
信号データ部を検出する同期信号データ検出手段３と、
この同期信号データ検出手段３により検出された同期信
号データ部を参照信号として最小２乗法を用いて送信機
と受信機と間のインパルス応答をモデル化する伝送路特
性推定手段４と、この伝送路特性推定手段４にて最小２
乗法を用いる際の係数マトリックスを予め計算して、デ
ータとして書き込んだＲＯＭ４ａと、この伝送路特性推
定手段４により得られる伝送モデルを基にしてビタビア
ルゴリズムを用いて送信データ系列を復号する復号手段
とより成るものである。
えば図１に示す如く、受信信号データ系列中からの同期
信号データ部を検出する同期信号データ検出手段３と、
この同期信号データ検出手段３により検出された同期信
号データ部を参照信号として最小２乗法を用いて送信機
と受信機と間のインパルス応答をモデル化する伝送路特
性推定手段４と、この伝送路特性推定手段４にて最小２
乗法を用いる際の係数マトリックスを予め計算して、デ
ータとして書き込んだＲＯＭ４ａと、この伝送路特性推
定手段４により得られる伝送モデルを基にしてビタビア
ルゴリズムを用いて送信データ系列を復号する復号手段
とより成るものである。
【００７２】本発明ビタビ等化器は、上述においてこの
ＲＯＭ４ａに書き込むデータを係数マトリックスをＬ・
Ｕ分解した後の値とするようにしたものである。
ＲＯＭ４ａに書き込むデータを係数マトリックスをＬ・
Ｕ分解した後の値とするようにしたものである。
【００７３】また本発明ビタビ等化器は上述において、
このＲＯＭ４ａに書き込むデータをこの係数マトリック
スの逆行列としたものである。
このＲＯＭ４ａに書き込むデータをこの係数マトリック
スの逆行列としたものである。
【００７４】
【作用】本発明によれば同期信号データを参照信号とし
て、最小２乗法を用いて送信機と受信機との間のインパ
ルス応答をモデル化しているので送信機と受信機との間
のインパルス応答を一義的にモデル化でき、こうして決
定されたモデルは最小２乗推定の意味において、誤差最
小となるモデルであり、結果的に良好な等化特性が得ら
れると共にＲＯＭ４ａに予め計算した係数マトリック
ス、そのＬ・Ｕ分解した値、又はこの係数マトリックス
の逆行列を書き込んであり、この伝送路特性推定手段４
で最小２乗法により演算するときにこのＲＯＭ４ａに予
め計算して、書き込んでおいた係数マトリックス、その
Ｌ・Ｕ分解した値、又はこの係数マトリックスの逆行列
を使用するのでこのときの演算処理回数が少なくて良く
なり、それだけ高速に処理できる。
て、最小２乗法を用いて送信機と受信機との間のインパ
ルス応答をモデル化しているので送信機と受信機との間
のインパルス応答を一義的にモデル化でき、こうして決
定されたモデルは最小２乗推定の意味において、誤差最
小となるモデルであり、結果的に良好な等化特性が得ら
れると共にＲＯＭ４ａに予め計算した係数マトリック
ス、そのＬ・Ｕ分解した値、又はこの係数マトリックス
の逆行列を書き込んであり、この伝送路特性推定手段４
で最小２乗法により演算するときにこのＲＯＭ４ａに予
め計算して、書き込んでおいた係数マトリックス、その
Ｌ・Ｕ分解した値、又はこの係数マトリックスの逆行列
を使用するのでこのときの演算処理回数が少なくて良く
なり、それだけ高速に処理できる。
【００７５】
【実施例】以下、図１〜図３を参照して本発明ビタビ等
化器の一実施例につき説明しよう。この図１において図
４に対応する部分には同一符号を付し、その詳細説明は
省略する。図１においても、図４に示す如く、入力端子
１に供給される受信信号をビタビ推定部２を構成するブ
ランチメトリック計算回路２１に供給すると共にこの受
信信号を同期信号データ検出部３に供給し、この同期信
号データ検出部３よりの同期信号データを伝送路特性推
定部４に供給する。
化器の一実施例につき説明しよう。この図１において図
４に対応する部分には同一符号を付し、その詳細説明は
省略する。図１においても、図４に示す如く、入力端子
１に供給される受信信号をビタビ推定部２を構成するブ
ランチメトリック計算回路２１に供給すると共にこの受
信信号を同期信号データ検出部３に供給し、この同期信
号データ検出部３よりの同期信号データを伝送路特性推
定部４に供給する。
【００７６】本例においても上述の如く、この伝送路特
性推定部４において、同期信号パターンを利用して送信
機と受信機との間のインパルス応答（チャンネルレスポ
ンス）をモデル化するのに、この同期信号を参照信号と
して最小２乗法を用いて行う如くする。
性推定部４において、同期信号パターンを利用して送信
機と受信機との間のインパルス応答（チャンネルレスポ
ンス）をモデル化するのに、この同期信号を参照信号と
して最小２乗法を用いて行う如くする。
【００７７】この場合本例においては数９の係数マトリ
ックス
ックス
【数１１】
を予め計算し、ＲＯＭ４ａに記憶しておき、この伝送路
特性推定部４において数９を演算するときにこのＲＯＭ
４ａに記憶した係数マトリックスを使用する如くする。
特性推定部４において数９を演算するときにこのＲＯＭ
４ａに記憶した係数マトリックスを使用する如くする。
【００７８】この係数マトリックス（数１１）はモデル
化するチャンネルレスポンス長及び数９のパラメータを
設定すれば、伝送路特性に関係なく一義的に決定され
る。
化するチャンネルレスポンス長及び数９のパラメータを
設定すれば、伝送路特性に関係なく一義的に決定され
る。
【００７９】例えば数９のパラメータをｋｍ＝２ｋｐ＝
２（ｌ＋ｍ）＝１１，チャンネルレスポンス長＝５とし
たときの係数マトリックスは
２（ｌ＋ｍ）＝１１，チャンネルレスポンス長＝５とし
たときの係数マトリックスは
【数１２】
である。
【００８０】このＲＯＭ４ａには、予想できる必要数の
係数マトリックスを予め計算しテーブルとして、記憶し
ておく如くする。このＲＯＭ４ａにこの係数マトリック
スを格納するときは図３に示す如く、まず同期信号パタ
ーンを特定し（ステップＳ１）、係数マトリックスを計
算し（ステップＳ２）、その後、このＲＯＭ４ａにこの
係数マトリックスをテーブルとして格納する（ステップ
Ｓ３）。
係数マトリックスを予め計算しテーブルとして、記憶し
ておく如くする。このＲＯＭ４ａにこの係数マトリック
スを格納するときは図３に示す如く、まず同期信号パタ
ーンを特定し（ステップＳ１）、係数マトリックスを計
算し（ステップＳ２）、その後、このＲＯＭ４ａにこの
係数マトリックスをテーブルとして格納する（ステップ
Ｓ３）。
【００８１】その他は図４について説明した従来のビタ
ビ等化器と同様に構成する。
ビ等化器と同様に構成する。
【００８２】以下図２のフローチャートを用いて本例の
動作につき説明する。先ず受信信号データＹk が入力端
子１に供給されたときに、同期信号パターン部を検出す
る（ステップＳ１）。この同期信号パターン部の検出は
受信信号データＹk と予め記憶されている同期信号パタ
ーンとの相関をとることにより行う。
動作につき説明する。先ず受信信号データＹk が入力端
子１に供給されたときに、同期信号パターン部を検出す
る（ステップＳ１）。この同期信号パターン部の検出は
受信信号データＹk と予め記憶されている同期信号パタ
ーンとの相関をとることにより行う。
【００８３】次に伝送路特性推定部４において、ＲＯＭ
４ａの所定の係数マトリックスを読みだす（ステップＳ
２）と共にこの検出された同期信号パターン部を参照信
号として最小２乗法を用いて送信機と受信機との間のイ
ンパルス応答をモデル化し（ステップＳ３）、チャンネ
ルレスポンスを同定する（ステップＳ４）。
４ａの所定の係数マトリックスを読みだす（ステップＳ
２）と共にこの検出された同期信号パターン部を参照信
号として最小２乗法を用いて送信機と受信機との間のイ
ンパルス応答をモデル化し（ステップＳ３）、チャンネ
ルレスポンスを同定する（ステップＳ４）。
【００８４】この場合数９の演算を行うのにＲＯＭ４ａ
に予め計算し格納した係数マトリックスを使用するの
で、この演算が不用であり、それだけ高速にこのチャン
ネルレスポンスを同定することができる。
に予め計算し格納した係数マトリックスを使用するの
で、この演算が不用であり、それだけ高速にこのチャン
ネルレスポンスを同定することができる。
【００８５】次にブランチメトリック計算回路２１はブ
ランチメトリックの計算を行い（ステップＳ５）、続い
てＮ番目のステートについて計算を開始する（ステップ
Ｓ６）。次に１タイムスロット前のステート−１のアド
レスを設定し（ステップＳ７）、次にこの設定したアド
レスのパスメトリック記憶回路２３に記憶されたパスメ
トリックを読み込み（ステップＳ８）、このパスメトリ
ックをステップＳ５で計算したブランチメトリックとＡ
ＣＳ回路２２で加算し、この加算出力をレジスタＰ１に
格納する（ステップＳ９）。
ランチメトリックの計算を行い（ステップＳ５）、続い
てＮ番目のステートについて計算を開始する（ステップ
Ｓ６）。次に１タイムスロット前のステート−１のアド
レスを設定し（ステップＳ７）、次にこの設定したアド
レスのパスメトリック記憶回路２３に記憶されたパスメ
トリックを読み込み（ステップＳ８）、このパスメトリ
ックをステップＳ５で計算したブランチメトリックとＡ
ＣＳ回路２２で加算し、この加算出力をレジスタＰ１に
格納する（ステップＳ９）。
【００８６】次にステップＳ１０では、１タイムスロッ
ト前のステート−２のアドレスの設定を行い、この設定
したアドレスのパスメトリック記憶されたパスメトリッ
クを読み込み（ステップＳ１１）、このパスメトリック
をステップＳ５で計算したブランチメトリックとＡＣＳ
回路２２で加算し、この加算出力をレジスタＰ２に格納
する（ステップＳ１２）。
ト前のステート−２のアドレスの設定を行い、この設定
したアドレスのパスメトリック記憶されたパスメトリッ
クを読み込み（ステップＳ１１）、このパスメトリック
をステップＳ５で計算したブランチメトリックとＡＣＳ
回路２２で加算し、この加算出力をレジスタＰ２に格納
する（ステップＳ１２）。
【００８７】次にこのＡＣＳ回路２２で、このレジスタ
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１３，Ｓ１４）、そのセレクト値を出力
し（ステップＳ１５）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１６）と共にパスメモリ
２６を更新する（ステップＳ１７）。
Ｐ１及びＰ２の各格納値の比較及びセレクトの動作を行
い（ステップＳ１３，Ｓ１４）、そのセレクト値を出力
し（ステップＳ１５）、この値でパスメトリック記憶回
路２３を更新する（ステップＳ１６）と共にパスメモリ
２６を更新する（ステップＳ１７）。
【００８８】上述したステップＳ６からステップＳ１７
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１８）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１９）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ２０）。
までの処理を、状態数２k-1 だけ繰り返す（ステップＳ
１８）。以上の処理が終了した後、最尤パス検出回路２
５によって最小のパスメトリック値を有するパスを検出
し（ステップＳ１９）、さらにパスメトリックの最小値
を各パスメトリック量から減算することにより正規化の
処理を行う（ステップＳ２０）。
【００８９】続いて最尤パス検出回路２５によって最尤
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２２）。
パスのアドレスを設定し（ステップＳ２０）、パスメモ
リ２６の内容を復号データとして出力する（ステップＳ
２２）。
【００９０】本例は上述の如く同期信号パターン部を参
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
照信号として最小２乗法を用いて送信機と受信機との間
のインパルス応答をモデル化しているので、送信機と受
信機との間のインパルス応答を一義的にモデル化するこ
とができる利益がある。
【００９１】また本例は上述の如く伝送モデルは最小２
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
乗法により推定しているので、誤差が最小となるモデル
であり、良好な等化特性が得られる利益がある。
【００９２】また本例によればＲＯＭ４ａに予め計算し
た係数マトリックスが格納されており、この伝送路特性
推定部４で、最小２乗法により演算するときに、このＲ
ＯＭ４ａに予め計算して格納した係数マトリックスを使
用するので、このときの演算処理回数が少なくて良くな
り、それだけ高速に処理できる利益がある。
た係数マトリックスが格納されており、この伝送路特性
推定部４で、最小２乗法により演算するときに、このＲ
ＯＭ４ａに予め計算して格納した係数マトリックスを使
用するので、このときの演算処理回数が少なくて良くな
り、それだけ高速に処理できる利益がある。
【００９３】尚上述実施例においてはＲＯＭ４ａに係数
マトリックスをテーブル化して格納したが、数９の連立
方程式を解くにはこの係数マトリックスを先ずＬ・Ｕ分
解してから解くのが一般的であるので、このＲＯＭ４ａ
に格納するデータをこの係数マトリックスをＬ・Ｕ分解
した後の値としても良い。
マトリックスをテーブル化して格納したが、数９の連立
方程式を解くにはこの係数マトリックスを先ずＬ・Ｕ分
解してから解くのが一般的であるので、このＲＯＭ４ａ
に格納するデータをこの係数マトリックスをＬ・Ｕ分解
した後の値としても良い。
【００９４】この場合は更に演算処理回数が少なくてよ
く、更に高速処理ができる。
く、更に高速処理ができる。
【００９５】また一般にある行列とその逆行列とを掛け
たときには単位行列となる。従って数９をこの係数マト
リックスの逆行列と単位行列とを使用して解くことがで
きるので、このＲＯＭ４ａに格納するデータをこの係数
マトリックスの逆行列としても良い。
たときには単位行列となる。従って数９をこの係数マト
リックスの逆行列と単位行列とを使用して解くことがで
きるので、このＲＯＭ４ａに格納するデータをこの係数
マトリックスの逆行列としても良い。
【００９６】この場合係数マトリックスは上述の如く一
義的に決定されるので、これの逆行列も予め求めておく
ことができる。例えば数１２の逆行列は次の通りであ
る。
義的に決定されるので、これの逆行列も予め求めておく
ことができる。例えば数１２の逆行列は次の通りであ
る。
【数１３】
【００９７】また本発明は上述実施例に限ることなく本
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
【００９８】
【発明の効果】本発明によれば同期信号データを参照信
号として、最小２乗法を用いて送信機と受信機との間の
インパルス応答をモデル化しているので送信機と受信機
との間のインパルス応答を一義的にモデル化でき、こう
して決定されたモデルは最小２乗推定の意味において、
誤差最小となるモデルであり、結果的に良好な等化特性
が得られると共にＲＯＭ４ａに予め計算した係数マトリ
ックス、そのＵ・Ｖ分解した値、又はこの係数マトリッ
クスの逆行列を書き込んであり、この伝送路特性推定手
段４で最小２乗法により演算するときにこのＲＯＭ４ａ
に予め計算して書き込んでおいた係数マトリックス、そ
のＵ・Ｖ分解した値又はこの係数マトリックスの逆行列
を使用するので、このときの演算処理回数が少なくて良
くなり、それだけ高速に処理できる利益がある。
号として、最小２乗法を用いて送信機と受信機との間の
インパルス応答をモデル化しているので送信機と受信機
との間のインパルス応答を一義的にモデル化でき、こう
して決定されたモデルは最小２乗推定の意味において、
誤差最小となるモデルであり、結果的に良好な等化特性
が得られると共にＲＯＭ４ａに予め計算した係数マトリ
ックス、そのＵ・Ｖ分解した値、又はこの係数マトリッ
クスの逆行列を書き込んであり、この伝送路特性推定手
段４で最小２乗法により演算するときにこのＲＯＭ４ａ
に予め計算して書き込んでおいた係数マトリックス、そ
のＵ・Ｖ分解した値又はこの係数マトリックスの逆行列
を使用するので、このときの演算処理回数が少なくて良
くなり、それだけ高速に処理できる利益がある。
【図１】本発明ビタビ等化器の一実施例を示す構成図で
ある。
ある。
【図２】図１の説明に供する流れ図である。
【図３】本発明の要部の説明に供する流れ図である。
【図４】ビタビ等化器を示す構成図である。
【図５】ビタビ等化器の説明に供する線図である。
【図６】ビタビ等化器の説明に供する線図である。
【図７】ビタビ等化器の説明に供する線図である。
【図８】一般化した伝送路等価モデルを示す線図であ
る。
る。
【図９】具体化した伝送路等価モデルを示す線図であ
る。
る。
【図１０】トレリス表現を示す線図である。
【図１１】ビタビ等化器の論理ユニットを示す線図であ
る。
る。
【図１２】メトリックの計算と生き残りパスを示す線図
である。
である。
【図１３】従来のビタビ等化器の説明に供する流れ図で
ある。
ある。
【図１４】ビタビ等化器の説明に供する流れ図である。
【図１５】説明に供する線図である。
【図１６】説明に供する線図である。
１ 入力端子
２ ビタビ推定部
３ 同期信号データ検出部
４ 伝送路特性推定部
４ａ ＲＯＭ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 25/08
H03M 13/23
H04B 3/04
H04L 27/01
Claims (3)
- 【請求項１】 受信信号データ系列中からの同期信号デ
ータ部を検出する同期信号データ検出手段と、該同期信
号データ検出手段により検出された同期信号データ部を
参照信号として、最小２乗法を用いて送信機と受信機と
間のインパルス応答をモデル化する伝送路特性推定手段
と、該伝送路特性推定手段にて最小２乗法を用いる際の
係数マトリックスを予め計算してデータとして書き込ん
だＲＯＭと、前記伝送路特性推定手段により得られる伝
送モデルを基にしてビタビアルゴリズムを用いて送信デ
ータ系列を復号する復号手段とより成ることを特徴とす
るビタビ等化器。 - 【請求項２】 請求項１記載のビタビ等化器において、
前記ＲＯＭに書き込むデータを係数マトリックスをＬ・
Ｕ分解した後の値とするようにしたことを特徴とするビ
タビ等化器。 - 【請求項３】 請求項１記載のビタビ等化器において、
前記ＲＯＭに書き込むデータを前記係数マトリックスの
逆行列とするようにしたことを特徴とするビタビ等化
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12422893A JP3399019B2 (ja) | 1993-05-26 | 1993-05-26 | ビタビ等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12422893A JP3399019B2 (ja) | 1993-05-26 | 1993-05-26 | ビタビ等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334692A JPH06334692A (ja) | 1994-12-02 |
| JP3399019B2 true JP3399019B2 (ja) | 2003-04-21 |
Family
ID=14880163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12422893A Expired - Fee Related JP3399019B2 (ja) | 1993-05-26 | 1993-05-26 | ビタビ等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399019B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115418A (en) | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6438163B1 (en) | 1998-09-25 | 2002-08-20 | National Semiconductor Corporation | Cable length and quality indicator |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| JP2000315968A (ja) | 1999-04-30 | 2000-11-14 | Nec Corp | 適応型信号推定器 |
| JP2001186064A (ja) * | 1999-12-22 | 2001-07-06 | Matsushita Electric Ind Co Ltd | インパルス応答推定器および伝搬路推定方法 |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| JP3735015B2 (ja) | 2000-07-26 | 2006-01-11 | 松下電器産業株式会社 | 回線推定装置および回線推定方法 |
| CN103250384B (zh) | 2010-12-24 | 2015-10-21 | 三菱电机株式会社 | 接收装置和方法 |
-
1993
- 1993-05-26 JP JP12422893A patent/JP3399019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334692A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775521B1 (en) | Bad frame indicator for radio telephone receivers | |
| US5502735A (en) | Maximum likelihood sequence detector | |
| JPH06140951A (ja) | ビタビ等化器 | |
| US5375129A (en) | Maximum likelihood sequence detector | |
| JP3187036B2 (ja) | デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器 | |
| EP0895384B1 (en) | Sequence estimation method and sequence estimator | |
| JP3399019B2 (ja) | ビタビ等化器 | |
| JP3267316B2 (ja) | ディジタル送信装置用受信器 | |
| US20030115061A1 (en) | MPSK equalizer | |
| US7277506B1 (en) | Maximum likelihood sequence estimator which computes branch metrics in real time | |
| JP3399022B2 (ja) | ビタビ等化器 | |
| EP0467522B1 (en) | Maximum likelihood sequence detector | |
| JP3451662B2 (ja) | ディジタルデータの磁気再生装置 | |
| US6823027B2 (en) | Method for enhancing soft-value information | |
| US7167683B2 (en) | Bad frame indicator for radio telephone receivers | |
| US6954507B2 (en) | Method for estimating the bit error rate in a radio receiver and corresponding radio receiver | |
| JP2003506912A (ja) | 無線受信器におけるチャネル復号用信頼度情報生成方法及び対応する無線受信器 | |
| EP0748057B1 (en) | Bit error counting method and counter | |
| JP3329002B2 (ja) | ダイバーシチ受信機 | |
| JPH06338913A (ja) | ビタビ復号器 | |
| US6529557B1 (en) | Add-compare selection circuit | |
| JP2004508769A (ja) | 移動式無線受信器用に改善されたチャネル等化 | |
| EP0430428A2 (en) | Data symbol estimation | |
| JPH06268531A (ja) | ビタビ等化器 | |
| Rislow et al. | Soft information in concatenated codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |