JPH06120218A - 半導体素子の金属配線 - Google Patents

半導体素子の金属配線

Info

Publication number
JPH06120218A
JPH06120218A JP4264559A JP26455992A JPH06120218A JP H06120218 A JPH06120218 A JP H06120218A JP 4264559 A JP4264559 A JP 4264559A JP 26455992 A JP26455992 A JP 26455992A JP H06120218 A JPH06120218 A JP H06120218A
Authority
JP
Japan
Prior art keywords
metal
film
wiring
layer
based alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4264559A
Other languages
English (en)
Inventor
Makiko Nakamura
麻樹子 中村
Yasuhiro Fukuda
保裕 福田
Yasuyuki Tatara
泰行 多々良
Yusuke Harada
裕介 原田
博 ▲おの▼田
Hiroshi Onoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4264559A priority Critical patent/JPH06120218A/ja
Priority to KR1019930018050A priority patent/KR100303221B1/ko
Priority to EP93115915A priority patent/EP0596253A1/en
Publication of JPH06120218A publication Critical patent/JPH06120218A/ja
Priority to US08/504,062 priority patent/US5646449A/en
Priority to US08/760,557 priority patent/US6306762B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 上層に金属窒化物層を有する半導体素子の金
属配線の配線において、エレクトロマイグレーション耐
性の劣化を防ぎ、信頼性が高い半導体素子の金属配線を
提供する。 【構成】 半導体素子の金属配線において、Ａｌ系合金
膜１３と、このＡｌ系合金膜１３上に形成されるＴｉ膜
１４と、低抵抗を有するＴｉＮ膜１５とを設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の金属配線
の構造に関するものである。
【０００２】
【従来の技術】従来、半導体素子における金属配線は、
Ａｌ系合金の単層配線、又は下層に高融点金属（Ｔｉ
Ｎ，ＴｉＷ等）を用い、Ａｌ系合金を積層してなる多層
配線を用いていた。近年微細化が進むにつれ、メタルの
ホトリソ工程で、Ａｌ合金膜からの乱反射防止、ヒロッ
ク防止、その他の理由でＡｌ系合金上層に金属窒化物膜
を有する配線が使用される場合が増えてきている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子の金属配線においては、上層の金属
窒化物を反応性スパッタ法により形成する際に、Ａｌ系
合金を形成後、一度大気に晒すと、Ａｌ系合金表面に酸
化膜が形成され、金属窒化物とＡｌ系合金間の導通がと
れない。
【０００４】また、真空中で連続的に形成する際にも、
反応性スパッタ時にＮ2 プラズマに晒されるため、Ａｌ
系合金の表面が窒化し、界面の電気抵抗が高くなってし
まうといった問題があった。図５に金属配線がＴｉＮの
場合において、ＴｉＮ／Ａｌ系合金構造（２層構造）の
配線（●印が付されている）と、ＴｉＮ／Ａｌ系合金／
ＴｉＮ構造（３層構造）の配線（○印が付されている）
におけるエレクトロマイグレーションによる抵抗変化の
挙動を示す。
【０００５】ＴｉＮ／Ａｌ系合金／ＴｉＮ構造では、Ａ
ｌ部に不良が生じても、下層のＴｉＮで導通をとるた
め、除々に抵抗が増加するのに対し、ＴｉＮ／Ａｌ系合
金構造では、ＴｉＮ／Ａｌ間の抵抗が高いため、Ａｌ部
に不良が生じると、すぐに断線に至ることがわかる。本
発明は、以上述べた上層に金属窒化物層を有する半導体
素子の金属配線において、エレクトロマイグレーション
耐性の劣化を防ぎ、信頼性が高い半導体素子の金属配線
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子の金属配線において、Ａｌ系
合金膜と、該Ａｌ系合金膜上に形成される金属層と、低
抵抗を有する金属窒化物層とを設けるようにしたもので
ある。ここで、前記金属層は、Ｗ，Ｍｏ，Ｐｔ，Ｐｄ，
Ｃｏ，Ｎｉ等の窒化し難い金属、又はＴｉ，Ｚｒ，Ｈ
ｆ，Ｖ等の窒化しても抵抗が低くなるような金属からな
る。
【０００７】
【作用】本発明によれば、ＴｉＮ、ＺｒＮ，ＨｆＮ，Ｖ
Ｎ等の金属窒化物を上層に有するＡｌ系合金配線におい
て、金属窒化物とＡｌ系合金の界面に、Ｗ，Ｍｏ，Ｐ
ｔ，Ｐｄ，Ｃｏ，Ｎｉ等の窒化し難い金属、又はＴｉ，
Ｚｒ，Ｈｆ，Ｖ等の窒化しても抵抗が低くなるような金
属層を設けるようにしたので、これにより、金属窒化物
とＡｌ系合金間の電気抵抗を低下させることができ、配
線の信頼性を向上させることができる。
【０００８】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１実施例を示す
半導体素子の金属配線の断面図である。トランジスタ
（図示なし）等を有する半導体基板１１上にＣＶＤによ
る絶縁膜１２を形成し、ここに、スパッタ法により、Ａ
ｌ系合金（例えば、Ａｌ−Ｓｉ−Ｃｕ）膜１３を６００
０Åを形成し、更に、その上に、Ｔｉ膜１４を１００
Å、ＴｉＮ膜１５を１０００Åを同スパッタ装置内で連
続的に形成する。
【０００９】これをホトリソエッチングによりパターニ
ングして配線とする。図２は本発明の第２実施例を示す
半導体素子の金属配線の断面図である。この実施例にお
いては、２層以上の配線とする場合であり、第１実施例
により、形成された半導体素子の金属配線上に、更に層
間絶縁膜１６を堆積して、ヴィアホール１７を開孔後、
スパッタエッチングを行い、第１メタルと同様に、Ａｌ
系合金膜１８、Ｔｉ膜１９、ＴｉＮ膜２０の順に堆積
し、パターニングして配線とする。
【００１０】図３は本発明の半導体素子の金属配線の抵
抗を測定するための金属配線の断面図である。この図に
おいて、３０は半導体基板であり、その上に第１層金属
配線３１が形成され、この第１層金属配線３１の表面に
はＴｉＮ膜３２が形成されている。３３は層間絶縁膜で
あり、この層間絶縁膜３３にはヴィアホール３４が形成
され、これを介して第２層金属配線３５が接続される。
【００１１】本発明の半導体素子の金属配線において
は、図３に示すように、ヴィアホール３４の底部にＴｉ
Ｎ膜３２を残す構造でヴィアホールチェインを形成し、
第１層金属配線３１のＴｉＮ膜３２とＡｌ系合金膜（図
示なし）の界面の電気抵抗を調べ、これを従来のＴｉＮ
／Ａｌ系合金配線構造と比較したところ、ＴｉＮ／Ａｌ
系合金配線構造では、Ａｌ系合金堆積後に、一度大気に
晒した場合、導通は得られず、また、Ａｌ系合金堆積
後、真空中でＴｉＮを連続形成したものでも、１．２μ
ｍ径のヴィアホールで２．０Ω程度であるのに対し、本
発明のように、ＴｉＮ／Ｔｉ／Ａｌ系合金配線構造とす
ると、約０．２７Ωとなり、１桁抵抗値が低下すること
が確かめられた。
【００１２】この半導体素子の金属配線構造によって、
上層の金属窒化物層とＡｌ系合金間の良好な導通が得ら
れるようになったことがわかる。図４はＴｉＮ／Ｔｉ／
Ａｌ系合金（Ａｌ−Ｓｉ−Ｃｕ）配線及びＴｉＮ／Ａｌ
系合金（Ａｌ−Ｓｉ−Ｃｕ）／ＴｉＮ配線のエレクトロ
マイグレーションの試験結果を示す。
【００１３】この試験において、配線の幅Ｗは２．０μ
ｍ、配線の長さＬは２２ｍｍ、電流密度Ｊは１．７８Ｅ
６ Ａ／ｃｍ2 、２００℃とした。この図から明らかな
ように、○に示すように、本発明にかかるＴｉＮ／Ｔｉ
／Ａｌ系合金配線構造では、バリアメタルを用いていな
いにもかかわらず、●に示す従来のバリアメタルを用い
たＴｉＮ／Ａｌ系合金／ＴｉＮ配線と同等以上の寿命が
得られており、十分な信頼が得られることがわかった。
【００１４】上記した金属窒化物−Ａｌ系合金間に形成
する金属膜はＡｌ系合金を堆積後、真空を保持したまま
連続的に形成する。更に、ＴｉＮ／Ｔｉ，ＺｒＮ／Ｚｒ
等の同種の窒化物と金属を用いることで、スパッタ形成
時のガスをＡｒからＮ2 に切り替えることにより、一回
の工程で成膜することができ、更に潜像工程を短縮する
ことができる。
【００１５】上記実施例では、ＴｉＮとＴｉを用いた例
について述べたが、上層の窒化物がＺｒＮ，ＨｆＮ，Ｖ
Ｎ，ＮｂＮ等、電気抵抗の低いものであれば、窒化物と
Ａｌ系合金の間に設ける金属が、Ｚｒ，Ｈｆ，Ｖ，Ｎｂ
等の窒化物となった時に、抵抗が十分低いような金属
や、窒化し難い金属であるＷ，Ｍｏ，Ｐｔ，Ｐｄ，Ｃ
ｏ，Ｎｉ等を用いた場合でも、同様の効果が得られる。
【００１６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、金属窒化物の下に窒化し難い、又は窒化物とし
ての抵抗が低い金属層を設けるようにしたので、十分な
信頼性を持った上層に合金窒化物を有するＡｌ系合金配
線を得ることができる。 また、第２メタルにバリアメ
タルを用いなくとも、配線の信頼性が得られるため、図
２に示すように、ヴィアホールはＡｌ／Ａｌのコンタク
トとすることができ、ヴィアホールマイグレーションの
向上を図ることができる。
【００１８】更に、ＴｉＮ／Ｔｉ，ＺｒＮ／Ｚｒ等の同
種の窒化物と金属を用いることで、スパッタ形成時のガ
スをＡｒからＮ2 に切り替えることにより、一回の工程
で成膜することができ、更に工程を短縮することができ
る。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体素子の金属配
線の断面図である。
【図２】本発明の第２実施例を示す半導体素子の金属配
線の断面図である。
【図３】本発明の半導体素子の金属配線の抵抗を測定す
るための金属配線の断面図である。
【図４】ＴｉＮ／Ｔｉ／Ａｌ系合金配線及びＴｉＮ／Ａ
ｌ系合金／ＴｉＮ配線のエレクトロマイグレーションの
試験結果を示す図である。
【図５】従来のＴｉＮ／Ａｌ系合金構造（２層構造）
と、ＴｉＮ／Ａｌ系合金／ＴｉＮ構造（３層構造）の配
線におけるエレクトロマイグレーションによる抵抗変化
を示す図である。
【符号の説明】
１１ 半導体基板 １２ 絶縁膜 １３，１８ Ａｌ系合金膜 １４，１９ Ｔｉ膜 １５，２０，３２ ＴｉＮ膜 １６，３３ 層間絶縁膜 １７，３４ ヴィアホール ３１ 第１層金属配線 ３２ 第２層金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多々良 泰行 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 原田 裕介 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 ▲おの▼田 博 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】（ａ）Ａｌ系合金膜と、 （ｂ）該Ａｌ系合金膜上に形成される金属層と、 （ｃ）低抵抗を有する金属窒化物層とを具備する半導体
    素子の金属配線。
  2. 【請求項２】 前記金属層はＷ，Ｍｏ，Ｐｔ，Ｐｄ，Ｃ
    ｏ，Ｎｉ等の窒化し難い金属、又はＴｉ，Ｚｒ，Ｈｆ，
    Ｖ等の窒化しても抵抗が低くなるような金属からなる請
    求項１記載の半導体素子の金属配線。
  3. 【請求項３】 前記金属層はＴｉ層であり、前記金属窒
    化物層はＴｉＮである請求項１記載の半導体素子の金属
    配線。
JP4264559A 1992-10-02 1992-10-02 半導体素子の金属配線 Withdrawn JPH06120218A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4264559A JPH06120218A (ja) 1992-10-02 1992-10-02 半導体素子の金属配線
KR1019930018050A KR100303221B1 (ko) 1992-10-02 1993-09-08 반도체 장치
EP93115915A EP0596253A1 (en) 1992-10-02 1993-10-01 Semiconductor device having multilayered metalization and method of manufacturing the same
US08/504,062 US5646449A (en) 1992-10-02 1995-07-18 Semiconductor device having a multi-layered conductive structure which includes an aluminum alloy layer, a high melting temperature metal layer, and a high melting temperature nitride layer
US08/760,557 US6306762B1 (en) 1992-10-02 1996-12-04 Semiconductor device having multi-layered metalization and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4264559A JPH06120218A (ja) 1992-10-02 1992-10-02 半導体素子の金属配線

Publications (1)

Publication Number Publication Date
JPH06120218A true JPH06120218A (ja) 1994-04-28

Family

ID=17404967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4264559A Withdrawn JPH06120218A (ja) 1992-10-02 1992-10-02 半導体素子の金属配線

Country Status (4)

Country Link
US (2) US5646449A (ja)
EP (1) EP0596253A1 (ja)
JP (1) JPH06120218A (ja)
KR (1) KR100303221B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
KR100613767B1 (ko) * 1999-11-10 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시소자의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
US6266110B1 (en) * 1996-07-30 2001-07-24 Kawasaki Steel Corporation Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
EP0875923A3 (en) * 1997-04-30 1999-11-03 International Business Machines Corporation Multilayer metallization structure comprising a group IVA metal
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
JP4207284B2 (ja) * 1999-02-05 2009-01-14 ソニー株式会社 半導体装置の製造方法
US6224942B1 (en) * 1999-08-19 2001-05-01 Micron Technology, Inc. Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
JP4236778B2 (ja) * 1999-11-01 2009-03-11 株式会社ルネサステクノロジ 半導体装置
JP2001308094A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 配線薄膜の堆積方法
US6440831B1 (en) 2000-12-06 2002-08-27 Koninklijke Philips Electronics N.V. Ionized metal plasma deposition process having enhanced via sidewall coverage
ATE501161T1 (de) * 2000-12-28 2011-03-15 Wyeth Llc Rekombinantes schutzprotein aus streptococcus pneumoniae
US6866255B2 (en) * 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
WO2004042783A2 (en) * 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US20070144892A1 (en) * 2005-12-26 2007-06-28 Hui-Shen Shih Method for forming metal film or stacked layer including metal film with reduced surface roughness
US20090120785A1 (en) * 2005-12-26 2009-05-14 United Microelectronics Corp. Method for forming metal film or stacked layer including metal film with reduced surface roughness
US7357667B2 (en) * 2006-06-22 2008-04-15 Adc Telecommunications, Inc. Telecommunications patch

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
US4990995A (en) * 1987-09-08 1991-02-05 General Electric Company Low reflectance conductor in an integrated circuit
JPH01255249A (ja) * 1988-04-04 1989-10-12 Nec Corp 半導体集積回路装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4977440A (en) * 1989-01-04 1990-12-11 Stevens E Henry Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
KR920017186A (ko) * 1991-02-28 1992-09-26 원본미기재 집적 회로의 도전성 구조
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
KR100613767B1 (ko) * 1999-11-10 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시소자의 제조방법

Also Published As

Publication number Publication date
KR100303221B1 (ko) 2001-11-30
US6306762B1 (en) 2001-10-23
EP0596253A1 (en) 1994-05-11
KR940010276A (ko) 1994-05-24
US5646449A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
JPH06120218A (ja) 半導体素子の金属配線
US5523626A (en) Semiconductor device and fabrication process therefor
US4937652A (en) Semiconductor device and method of manufacturing the same
JP3353727B2 (ja) 半導体装置の配線構造の形成方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JPH0817925A (ja) 半導体装置とその製法
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
US4816895A (en) Integrated circuit device with an improved interconnection line
JPH06302599A (ja) 半導体装置およびその製造方法
JPH0212859A (ja) 多層配線の形成方法
JP2557281B2 (ja) 半導体装置
JP3329148B2 (ja) 配線形成方法
JP3096551B2 (ja) 半導体装置の製造方法
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
JPH08181140A (ja) 半導体集積回路装置及びその製造方法
JPH08203899A (ja) 半導体装置の製造方法
JPH0695516B2 (ja) 半導体装置
JP2893794B2 (ja) 半導体装置
JPS63257268A (ja) 半導体集積回路
JPH08250495A (ja) 積層配線膜の形成方法
JPH04122050A (ja) 半導体装置
JPH0574956A (ja) 半導体素子の電極構造
JPH1167903A (ja) 半導体装置の製造方法
JPS6146051A (ja) 配線方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104