JPH0212859A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH0212859A
JPH0212859A JP16320988A JP16320988A JPH0212859A JP H0212859 A JPH0212859 A JP H0212859A JP 16320988 A JP16320988 A JP 16320988A JP 16320988 A JP16320988 A JP 16320988A JP H0212859 A JPH0212859 A JP H0212859A
Authority
JP
Japan
Prior art keywords
layer
melting point
wiring
aluminum alloy
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16320988A
Other languages
English (en)
Inventor
Yoshiaki Yamada
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16320988A priority Critical patent/JPH0212859A/ja
Publication of JPH0212859A publication Critical patent/JPH0212859A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線の形成方法に関し、特にアルミニウム
合金と高融点金属或いは高融点金属化合物とを積層した
構成の金属配線からなる多層配線の形成方法に関する。
〔従来の技術〕
従来、半導体集積回路における金属配線層としてアルミ
ニウム合金が主に用いられているが、このアルミニウム
合金では、耐エレクトロマイグレーション性や、熱処理
により発生されるアルミニウム合金の突起物、いわゆる
ヒロック等が問題とされている。このため、アルミニウ
ム合金を高融点金属或いは高融点金属化合物に積層積層
させた金属配線構造とすることで、この問題点を解決す
ることが行われており、特に形成が容易で効果が大きい
方法として、アルミニウム合金層の上層に高融点金属層
或いは高融点金属化合物層を被着した2層構造の金属配
線が多用されている。
このような2層の金属配線による多層配線の形成方法の
一例を、第3図(a)乃至第3図(c)に示す断面図で
説明する。なお、この例ではアルミニウム合金上にチタ
ンシリサイドを積層した2層配線の例を示している。
先ず、第3図(a)のように、表面がシリコン酸化膜2
2で覆われ、所定の位置に開口部を設けたシリコン基板
21上にアルミニウム合金23とチタンシリサイド24
を順次被着した後、通常のりソグラフィ技術を用いて所
要のパターンに形成し、1層目金属配線を形成する。
次に、第3図(b)のように、CVD法を用いて全面に
シリコン酸化膜25を形成した後、このシリコン酸化膜
25に1層目金属配線に達する開口部をリソグラフィ技
術を用いて形成する。
更に、第3図(c)のように、前記開口部を含むシリコ
ン酸化膜25上にアルミニウム合金26を被着した後、
これをリソグラフィ技術を用いて所要パターンに形成し
、2層目金属配線を形成する。
〔発明が解決しようとする課題〕
上述した従来の形成方法で形成される多層配線は、1層
目のアルミニウム合金23と2層目のアルミニウム合金
26とは、チタンシリサイド24を介在させて接続され
ることになる。通常、このチタンシリサイド等のような
高融点金属や高融点金属化合物はアルミニウム合金に比
較して抵抗が大きいため、1層目と2層目の各アルミニ
ウム合金間の接続抵抗が、このチタンシリサイド24に
よって増大されるという問題が生じる。
また、1層目と2層目の金属配線を相互に絶縁している
シリコン酸化膜25に開口部を設ける際、微細化のため
にドライエツチングが用いられているが、シリコン酸化
膜の場合は等方性エツチングが困難なため、異方性エツ
チングが用いられる。
このため、図示のように開口部の断面は象、峻な形状と
なり2層目金属配線が開口部で断線しやすくなるという
問題も有している。
本発明は1層目と2層目の金属配線の接続抵抗を低減し
、かつ2層目配線の断線を防止した多層配線を容易に得
ることが可能な多層配線の形成方法を提供することを目
的としている。
(課題を解決するための手段〕 本発明の多層配線の形成方法は、アルミニウム合金上に
高融点金属層或いは高融点金属化合物層を形成して積層
構造の1層目金属配線を形成する工程と、この1層目金
属配線上に層間絶縁膜を形成する工程と、この層間絶縁
膜に前記1層目の金属配線の一部を露呈させる開口部を
異方性エツチング法により選択的に形成する工程と、ア
ルゴンを用いた逆スパッタ法により前記開口部に露呈さ
れる高融点金属層或いは高融点金属化合物層を除去する
工程と、前記層間絶縁膜上にアルミニウム合金を堆積し
、開口部を通して前記1層目の金属配線のアルミニウム
合金に直接接続させる2層目の金属配線を形成する工程
とを含んでいる。
〔作用〕
上述した形成方法では、逆スパッタ法により開口部内の
高融点金属層或いは高融点金属化合物層が除去され、I
N目の金属配線と2層目の金属配線の各アルミニウム合
金が直接接続され、両者間での接続抵抗を低減する。ま
た、逆スパッタ法により、層間絶縁膜の段部が傾斜状態
でエツチングされ、段部の段差を緩和して2N目金属配
線の断線を防止する。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図(a)乃至第1図(d)は本発明の第1実施例の
主要工程を工程順に示す断面図である。
先ず、第1図(a)のように、表面がシリコン酸化膜2
で覆われ所定の位置に開口部を設けたシリコン基板1上
にアルミニウム合金3を0.5μm、窒化チタン4を0
.1μmの厚さに順次スパッタリング法により被着した
後、通常のりソグラフィ技術を用いて所要パターンに形
成し、1層目金属配線を形成する。
次に、第1図(b)のように、プラズマCVD法により
形成したシリコン酸化膜、つまりプラズマシリコン酸化
膜5を全面に1.0μmの厚さに被着した後、このプラ
ズマシリコン酸化膜5に前記1層目金属配線に達する開
口部をリソグラフィ技術及び異方性のドライエツチング
技術を用いて形成する。
次に、第1図(C)のように、アルゴンガスを真空中に
導入し、かつシリコン基板に高周波電圧を印加してアル
ゴンの高周波プラズマを発生させ、このプラズマにより
エツチングする方法、換言すればアルゴンを用いた逆ス
パッタ法により開口部内に露呈されている窒化チタン4
を除去する。このとき、プラズマシリコン酸化膜5も0
.2〜0.3μm程度エツチングされ、特に開口縁5a
或いは1層目金属配線の段部のエツチング速度は大きく
、これらの部分では基板に対して40〜506の傾斜を
持つ断面形状となる。
しかる上で、第1図(d)のように、プラズマシリコン
酸化膜5上にアルミニウム合金6と窒化チタン7を順次
スパッタリング法により被着した後、これをリソグラフ
ィ技術を用いて所要パターンに形成し、開口部において
前記1層目金属配線に接続される2N目金属配線を形成
する。
このようにして形成された多層配線は、1層目のアルミ
ニウム合金3上の窒化チタン4を開口部において逆スパ
ッタ法により除去しているので、1層目のアルミニウム
合金3と2N目のアルミニウム合金6の間に窒化チタン
4が存在することはなく、両アルミニウム合金3.6の
接続抵抗を十分低いものにできる。また、プラズマシリ
コン酸化膜5は、逆スパッタ法によりエツチングされる
ので、開口部の開口縁5aは基板に対して50°程度の
傾斜となり、開口部における2N目のアルミニウム合金
6の被覆性は良好となり、断線を防止できる。
これにより、アルミニウム合金と窒化チタンの2層構造
で耐エレクトロマイグレーション性や耐ヒロック性を向
上するとともに、低抵抗化を図り、かつ開口部や段部で
の断線を防止した高信頼度の多層配線を得ることができ
る。
第2図(a)乃至第2図(e)は本発明の第2実施例の
主要工程を工程順に示す断面図である。
先ず、第2図(a)のように、表面がシリコン酸化膜1
2で覆われ所定の位置に開口部を設けたシリコン基板1
1上にアルミニウム合金13を堆積し、かつこれをリソ
グラフィ技術で所要のパターンに形成し、1層目金属配
線を形成する。
次に、第2図(b)のように、六弗化タングステンを用
いたCVD法によりアルミニウム合金配線13の表面に
選択的にタングステン14を0.1μm被着する。
その後の工程は第1実施例と同様であり、第2図(C)
のように、全面にプラズマシリコン酸化膜15を被着し
た後、異方性ドライエツチングにより開口部を形成する
更に、第2図(d)のようにアルゴンを用いた逆スパッ
タリングにより、開口部内のタングステン14を除去す
ると同時にプラズマシリコン酸化膜15を0.2〜0.
3μmエツチングし、開口部の開口縁15aが傾斜を持
った断面形状とする。
その後、第2図(e)のように、アルミニウム合金16
を全面に堆積し、これを所要パターンに形成することに
より2層目金属配線を形成する。
この第2実施例においても、形成された多層配線は、1
N目のアルミニウム合金13上の六弗化タングステン1
4を開口部において逆スパッタ法により除去しているの
で、1層目のアルミニウム合金13と2層目のアルミニ
ウム合金16を直接接続させてその接続抵抗を十分低い
ものにできる。
また、プラズマシリコン酸化膜15の開口部の開口縁を
傾斜させ、開口部における2層目のアルミニウム合金1
6の被覆性は良好となり、断線を防止できる。
なお、上述した以外の高融点金属や高融点化合物を用い
た金属配線においても本発明を同様に適用することがで
きる。
〔発明の効果〕
以上説明したように本発明は、層間絶縁膜に開口部を開
設した後に、逆スパッタ法により開口部内の高融点金属
層或いは高融点金属化合物層を除去しているので、1層
目の金属配線と2層目の金属配線の各アルミニウム合金
が直接接続され、両者間での接続抵抗を低減することが
できる。また、この際の逆スパッタ法により層間絶縁膜
の段部が傾斜状態でエツチングされて段部の段差を緩和
するので、この上に形成する2層目金属配線の断線を防
止することができる。これにより、本発明方法で形成さ
れる多層配線は、アルミニウム合金に高融点金属層や高
融点金属化合物層を重ねた構成とすることにより耐エレ
クトロマイグレーション性や耐ヒロック性を向上する一
方で、低抵抗化しかつ開口部や段部での断線を無くした
高信頼性の微細多層配線を形成することができる効果が
ある。
【図面の簡単な説明】
第1図(a)乃至第1図(d)は本発明の第1実施例を
工程順に示す断面図、第2図(a)乃至第2図(e)は
本発明の第2実施例を工程順に示す断面図、第3図(a
)乃至第3図(C)は従来の形成方法を工程順に示す断
面図である。 1.11.21・・・シリコン基板、2,12.22・
・・シリコン酸化膜、3,13.23・・・アルミニウ
ム合金(1層目)、4.7・・・窒化チタン(高融点金
属化合物)、14・・・タングステン(高融点金属)2
4・・・チタンシリサイド(高融点金属化合物)、5.
15.25・・・プラズマシリコン酸化膜、6゜16.
26・・・アルミニウム合金(2層目)。 第2 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、アルミニウム合金上に高融点金属層或いは高融点金
    属化合物層を形成して積層構造の1層目金属配線を形成
    する工程と、この1層目金属配線上に層間絶縁膜を形成
    する工程と、この層間絶縁膜に前記1層目の金属配線の
    一部を露呈させる開口部を異方性エッチング法により選
    択的に形成する工程と、アルゴンを用いた逆スパッタ法
    により前記開口部に露呈される高融点金属層或いは高融
    点金属化合物層を除去する工程と、前記層間絶縁膜上に
    アルミニウム合金を堆積し、開口部を通して前記1層目
    の金属配線のアルミニウム合金に直接接続させる2層目
    の金属配線を形成する工程とを含むことを特徴とする多
    層配線の形成方法。
JP16320988A 1988-06-30 1988-06-30 多層配線の形成方法 Pending JPH0212859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16320988A JPH0212859A (ja) 1988-06-30 1988-06-30 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16320988A JPH0212859A (ja) 1988-06-30 1988-06-30 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0212859A true JPH0212859A (ja) 1990-01-17

Family

ID=15769365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16320988A Pending JPH0212859A (ja) 1988-06-30 1988-06-30 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0212859A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084404A (en) * 1988-03-31 1992-01-28 Advanced Micro Devices Gate array structure and process to allow optioning at second metal mask only
US5162261A (en) * 1990-12-05 1992-11-10 Texas Instruments Incorporated Method of forming a via having sloped sidewalls
US5313100A (en) * 1991-04-26 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP2006135359A (ja) * 1998-12-18 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置
US7312515B2 (en) 2003-06-11 2007-12-25 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7358592B2 (en) 2004-03-02 2008-04-15 Ricoh Company, Ltd. Semiconductor device
JP2008147233A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp アクチュエータ装置の製造方法及び液体噴射ヘッド
US7420211B2 (en) 1998-12-18 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084404A (en) * 1988-03-31 1992-01-28 Advanced Micro Devices Gate array structure and process to allow optioning at second metal mask only
US5162261A (en) * 1990-12-05 1992-11-10 Texas Instruments Incorporated Method of forming a via having sloped sidewalls
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device
US5313100A (en) * 1991-04-26 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device
US5475267A (en) * 1991-04-26 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device
US5946799A (en) * 1991-10-24 1999-09-07 Kawasaki Steel Corporation Multilevel interconnect method of manufacturing
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP2006135359A (ja) * 1998-12-18 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置
US7420211B2 (en) 1998-12-18 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US7312515B2 (en) 2003-06-11 2007-12-25 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7718502B2 (en) 2003-06-11 2010-05-18 Ricoh Company, Ltd. Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same
US7358592B2 (en) 2004-03-02 2008-04-15 Ricoh Company, Ltd. Semiconductor device
JP2008147233A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp アクチュエータ装置の製造方法及び液体噴射ヘッド

Similar Documents

Publication Publication Date Title
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JPH0212859A (ja) 多層配線の形成方法
JP3133842B2 (ja) 多層配線構造の製造方法
JP2830540B2 (ja) 多層配線の製造方法
JPH01255249A (ja) 半導体集積回路装置
JP2655504B2 (ja) 半導体集積回路装置及びその製造方法
JP3137719B2 (ja) 半導体装置の製造方法
JPH09199593A (ja) 半導体装置およびその製造方法
JP2819640B2 (ja) 半導体装置
JPH0695516B2 (ja) 半導体装置
JP3237917B2 (ja) 半導体素子の製造方法
JP3096551B2 (ja) 半導体装置の製造方法
JPH0851153A (ja) 多層配線を有する半導体装置
JP2674473B2 (ja) 配線構造
JPH11297699A (ja) 拡散バリア層およびその製造方法
JPS62291948A (ja) 金属薄膜配線およびその製造方法
JPS63147346A (ja) 半導体集積回路装置
JPH0888227A (ja) 配線及びその形成方法
JPH08213395A (ja) 半導体装置の製造方法
JPH08222629A (ja) 配線構造及び配線構造の製造方法
JPH05243229A (ja) 半導体集積回路装置
JPH08250495A (ja) 積層配線膜の形成方法
JPH1056022A (ja) 半導体装置の製造方法
JPH09115906A (ja) 半導体装置の製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置