JPH06118903A - マトリックスディスプレイ内の列にアドレスする回路 - Google Patents
マトリックスディスプレイ内の列にアドレスする回路Info
- Publication number
- JPH06118903A JPH06118903A JP33759991A JP33759991A JPH06118903A JP H06118903 A JPH06118903 A JP H06118903A JP 33759991 A JP33759991 A JP 33759991A JP 33759991 A JP33759991 A JP 33759991A JP H06118903 A JPH06118903 A JP H06118903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- pieces
- rows
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＮＬ行とｎｃ列のマトリックスデ
ィスプレイ(1) において列にアドレスする回路である。 【構成】 この回路は、スクリーン用データを格納する
ｍビットのＮＬ個の行及びｎｃ個のブロックに組織化さ
れる少なくとも１つのＲＡＭ(10)からなり、そのＲＡＭ
出力はｎｃ個の段とｎｃ個の出力を備える出力回路(11)
に接続されており、その出力回路はアクティブマトリッ
クス内のｎｃ個の列を直接制御する。
ィスプレイ(1) において列にアドレスする回路である。 【構成】 この回路は、スクリーン用データを格納する
ｍビットのＮＬ個の行及びｎｃ個のブロックに組織化さ
れる少なくとも１つのＲＡＭ(10)からなり、そのＲＡＭ
出力はｎｃ個の段とｎｃ個の出力を備える出力回路(11)
に接続されており、その出力回路はアクティブマトリッ
クス内のｎｃ個の列を直接制御する。
Description
【０００１】
【産業上の利用分野】本発明は、マトリックスディスプ
レイ内の列にアドレスする回路に関するものである。以
下の本発明の説明は、特に、各画素が、行及び列として
知られている２組の互いに垂直な導体によって形成され
たマトリックスの交点にあり、液晶等の電気光学構成要
素からなるコンデンサと直列に接続された制御トランジ
スタを備えるアクティブマトリックスフラットディスプ
レイに基づいて行う。しかしながら、本発明は、他の型
のマトリックスディスプレイ、特に、コンデンサを行及
び列に接続するスイッチング構成要素がダイオードまた
は類似の構成要素からなるディスプレイ、または、当業
者には周知の他の型のディスプレイに適用することがで
きることは、当業者には明らかである。
レイ内の列にアドレスする回路に関するものである。以
下の本発明の説明は、特に、各画素が、行及び列として
知られている２組の互いに垂直な導体によって形成され
たマトリックスの交点にあり、液晶等の電気光学構成要
素からなるコンデンサと直列に接続された制御トランジ
スタを備えるアクティブマトリックスフラットディスプ
レイに基づいて行う。しかしながら、本発明は、他の型
のマトリックスディスプレイ、特に、コンデンサを行及
び列に接続するスイッチング構成要素がダイオードまた
は類似の構成要素からなるディスプレイ、または、当業
者には周知の他の型のディスプレイに適用することがで
きることは、当業者には明らかである。
【０００２】
【従来の技術】図１に図示したように、そのようなアク
ティブマトリックスフラットディスプレイは、行Ｌ1、
Ｌ2、・・・、ＬNL及び列Ｃ1、Ｃ2、・・・、Ｃncとし
て称される２組の互いに垂直な導体によって構成されて
いる。画素Ｐは、各行と各列の交点に接続されており、
能動スイッチング構成要素、この場合は、コンデンサＣ
に直列に接続されたトランジスタＴからなる。コンデン
サＣは、液晶等の電気光学構成要素からなる。実際、液
晶は、漏れ抵抗器に並列のコンデンサに等価であり、こ
の回路全体はメモリ効果を与える。しかしながら、この
抵抗器は、本発明には関係しないので、図示していな
い。図１に図示したように、ディスプレイ１中の行
Ｌ1、Ｌ2、Ｌ3、・・・、ＬNLは行制御回路５に接続さ
れており、各行に制御パルスを逐次的に転送する。これ
らのパルスは、トランジスタＴのゲートに印加され、そ
れらのトランジスタを導通にする。また、ディスプレイ
１内の列Ｃ1、Ｃ2 、・・・、Ｃncは、列制御回路４に
接続されており、その回路は、選択された行の画素に、
ディスプレイ１上にディスプレイすべき情報を示す電圧
を並列式に印加する。現在、多くの使用例で、液晶フラ
ットディスプレイにディスプレイされるべき画像は、最
初に、画像メモリ２に格納される。画素に対応するデー
タは、画像メモリにデジタル形態で格納される。このデ
ータは、ｍビットにコード化されており、但し、ｍは液
晶ディスプレイにディスプレイすべきグレイレベルを形
成するのに必要なビット数である。図１に図示したよう
に、画像メモリに格納されるデータは、シフトレジスタ
３にパラレルに転送される。このシフトレジスタは、デ
ータをパラレルからシリアルに変換して、データを列制
御回路４に送り、そこで、サンプリングまたは直列−並
列シフトレジスタを使用することによって、シリアルか
らパラレルに再変換される。シフトレジスタは、通常、
シリアルリンクによって列制御回路に接続されている。
しかしながら、パラレルに転送された点の数が小さい、
すなわち、好ましくは16より小さい時、パラレルリンク
を使用することもできる。この種のアドレッシング回路
には多くの欠点があり、特に、列制御回路４が動作する
周波数に欠点がある。また、液晶ディスプレイの点の数
が増加するにつれて、列制御回路の周波数は、そのリフ
レッシュ速度に関する規格を満たすように、大きくなら
なければならない。
ティブマトリックスフラットディスプレイは、行Ｌ1、
Ｌ2、・・・、ＬNL及び列Ｃ1、Ｃ2、・・・、Ｃncとし
て称される２組の互いに垂直な導体によって構成されて
いる。画素Ｐは、各行と各列の交点に接続されており、
能動スイッチング構成要素、この場合は、コンデンサＣ
に直列に接続されたトランジスタＴからなる。コンデン
サＣは、液晶等の電気光学構成要素からなる。実際、液
晶は、漏れ抵抗器に並列のコンデンサに等価であり、こ
の回路全体はメモリ効果を与える。しかしながら、この
抵抗器は、本発明には関係しないので、図示していな
い。図１に図示したように、ディスプレイ１中の行
Ｌ1、Ｌ2、Ｌ3、・・・、ＬNLは行制御回路５に接続さ
れており、各行に制御パルスを逐次的に転送する。これ
らのパルスは、トランジスタＴのゲートに印加され、そ
れらのトランジスタを導通にする。また、ディスプレイ
１内の列Ｃ1、Ｃ2 、・・・、Ｃncは、列制御回路４に
接続されており、その回路は、選択された行の画素に、
ディスプレイ１上にディスプレイすべき情報を示す電圧
を並列式に印加する。現在、多くの使用例で、液晶フラ
ットディスプレイにディスプレイされるべき画像は、最
初に、画像メモリ２に格納される。画素に対応するデー
タは、画像メモリにデジタル形態で格納される。このデ
ータは、ｍビットにコード化されており、但し、ｍは液
晶ディスプレイにディスプレイすべきグレイレベルを形
成するのに必要なビット数である。図１に図示したよう
に、画像メモリに格納されるデータは、シフトレジスタ
３にパラレルに転送される。このシフトレジスタは、デ
ータをパラレルからシリアルに変換して、データを列制
御回路４に送り、そこで、サンプリングまたは直列−並
列シフトレジスタを使用することによって、シリアルか
らパラレルに再変換される。シフトレジスタは、通常、
シリアルリンクによって列制御回路に接続されている。
しかしながら、パラレルに転送された点の数が小さい、
すなわち、好ましくは16より小さい時、パラレルリンク
を使用することもできる。この種のアドレッシング回路
には多くの欠点があり、特に、列制御回路４が動作する
周波数に欠点がある。また、液晶ディスプレイの点の数
が増加するにつれて、列制御回路の周波数は、そのリフ
レッシュ速度に関する規格を満たすように、大きくなら
なければならない。
【０００３】
【発明が解決しようとする課題】本発明は、回路間にシ
リアルにデータを転送する必要のないマトリックスディ
スプレイ用の新規な列アドレッシング回路を提案するこ
とによって、これらの問題を解決することを目的とす
る。
リアルにデータを転送する必要のないマトリックスディ
スプレイ用の新規な列アドレッシング回路を提案するこ
とによって、これらの問題を解決することを目的とす
る。
【０００４】
【課題を解決するための手段】従って、本発明は、ＮＬ
行とｎｃ列のマトリックスディスプレイ内の列にアドレ
スする回路であって、ＮＬ行のｍビットのｎｃ個のブロ
ックに組織化された少なくとも１つのＲＡＭメモリが、
スクリーン用のデータを格納するのに使用され、その出
力はアクティブマトリックスディスプレイ内のｎｃ個の
列を直接制御するｎｃ個の段とｎｃ個の出力とを備える
出力回路に接続されている回路に関するものである。好
ましい一実施例では、各出力回路の段は、ｍビット用の
ラッチ回路とｍビットをアナログ信号に変換するデジタ
ル−アナログ変換器とを備える。別の実施例では、アド
レスする回路及びマトリックスディスプレイは、同一基
板上に集積化されている。これは、薄膜技術を使用する
ことによって容易に実施できる。本発明及び本発明の他
の利点は、添付図面を参照して行う以下の好ましい実施
態様の説明によって明らかになろう。説明を簡単にする
ために、特に、フラットディスプレイの構成要素には、
全部の図面で同じ参照番号を付した。
行とｎｃ列のマトリックスディスプレイ内の列にアドレ
スする回路であって、ＮＬ行のｍビットのｎｃ個のブロ
ックに組織化された少なくとも１つのＲＡＭメモリが、
スクリーン用のデータを格納するのに使用され、その出
力はアクティブマトリックスディスプレイ内のｎｃ個の
列を直接制御するｎｃ個の段とｎｃ個の出力とを備える
出力回路に接続されている回路に関するものである。好
ましい一実施例では、各出力回路の段は、ｍビット用の
ラッチ回路とｍビットをアナログ信号に変換するデジタ
ル−アナログ変換器とを備える。別の実施例では、アド
レスする回路及びマトリックスディスプレイは、同一基
板上に集積化されている。これは、薄膜技術を使用する
ことによって容易に実施できる。本発明及び本発明の他
の利点は、添付図面を参照して行う以下の好ましい実施
態様の説明によって明らかになろう。説明を簡単にする
ために、特に、フラットディスプレイの構成要素には、
全部の図面で同じ参照番号を付した。
【０００５】
【実施例】図２に図示したアクティブマトリックスディ
スプレイは、図１に図示したディスプレイ１と同じであ
る。これは、コンデンサＣによって表わされた液晶を行
及び列のマトリックスに接続するスイッチング構成要素
が薄膜トランジスタＴによって構成されているディスプ
レイである。トランジスタＴのゲートは、行に接続され
ており、トランジスタＴの電極の１つは列に接続されて
おり、トランジスタＴのもう１つの電極はコンデンサＣ
の電極の１つに接続されている。図２に図示したよう
に、及び、本発明に記載のように、ディスプレイ内の列
Ｃ1、Ｃ2、・・・、Ｃncにアドレスする回路は、基本的
に、少なくとも１つの揮発性メモリ10、好ましくは、ビ
デオＲＡＭメモリを備える。実際、このメモリは、複数
ビデオＲＡＭを相互に接続して形成され、要求される容
量を得ることができる。このメモリは、ＮＬ×ｎｃ×ｍ
ビットを格納するのに使用される。好ましくは、ｍビッ
トのｎｃ個のブロックの行に分割されるが、但し、ｍは
様々なグレーレベルをコード化するのに必要とされるビ
ット数である。この場合、グレーレベルをコード化する
のに５ビットが示されている。各行は、ｎｃ個のブロッ
クを備え、メモリはＮＬ個の行を備える。メモリのｎｃ
個の出力ブロックは、ｎｃ個の段を備える出力回路11に
接続されており、ディスプレイ１内のｎｃ個の列を直接
制御する。さらに詳しく言えば、出力回路11は、ｎｃ個
のラッチ回路12を備え、このラッチ回路は各々列のため
にｍビットを一時的に格納する。各ラッチ回路は、デジ
タル−アナログ変換器13に接続されており、この変換器
はｍビットを要求されるグレーレベルを示すアナログ電
圧に変換し、アドレスされた行の画素を活性化する。好
ましくは、各デジタル−アナログ変換器は、また、各フ
レームごとに出力電圧を反転させる。この電圧の反転に
よって、当業者には周知のように、液晶の動作が改善さ
れる。また、図２に図示したように、メモリ10は、入／
出力制御回路14によって従来のように制御される。入／
出力制御回路14からの信号のシーケンスは、特に、いず
れかの行ｉ（但し、ｉは１〜ＮＬの範囲にある）の全デ
ータを、既にビデオＲＡＭで使用されている方法で出力
回路11に転送するために使用される。上記の回路では、
液晶ディスプレイにディスプレイされるべきデータ、例
えば、液晶ディスプレイを使用して、テレビまたはグラ
フィック画像をディスプレイする時のビデオフレーム等
は、行ごとにメモリ10に格納され、ディスプレイ１に行
ごとに転送される。データをパラレルからシリアルに変
換し、次に、シリアルからパラレルに変換するのはもは
や必要ではない。従って、種々の回路の動作周波数を小
さくすることができる。
スプレイは、図１に図示したディスプレイ１と同じであ
る。これは、コンデンサＣによって表わされた液晶を行
及び列のマトリックスに接続するスイッチング構成要素
が薄膜トランジスタＴによって構成されているディスプ
レイである。トランジスタＴのゲートは、行に接続され
ており、トランジスタＴの電極の１つは列に接続されて
おり、トランジスタＴのもう１つの電極はコンデンサＣ
の電極の１つに接続されている。図２に図示したよう
に、及び、本発明に記載のように、ディスプレイ内の列
Ｃ1、Ｃ2、・・・、Ｃncにアドレスする回路は、基本的
に、少なくとも１つの揮発性メモリ10、好ましくは、ビ
デオＲＡＭメモリを備える。実際、このメモリは、複数
ビデオＲＡＭを相互に接続して形成され、要求される容
量を得ることができる。このメモリは、ＮＬ×ｎｃ×ｍ
ビットを格納するのに使用される。好ましくは、ｍビッ
トのｎｃ個のブロックの行に分割されるが、但し、ｍは
様々なグレーレベルをコード化するのに必要とされるビ
ット数である。この場合、グレーレベルをコード化する
のに５ビットが示されている。各行は、ｎｃ個のブロッ
クを備え、メモリはＮＬ個の行を備える。メモリのｎｃ
個の出力ブロックは、ｎｃ個の段を備える出力回路11に
接続されており、ディスプレイ１内のｎｃ個の列を直接
制御する。さらに詳しく言えば、出力回路11は、ｎｃ個
のラッチ回路12を備え、このラッチ回路は各々列のため
にｍビットを一時的に格納する。各ラッチ回路は、デジ
タル−アナログ変換器13に接続されており、この変換器
はｍビットを要求されるグレーレベルを示すアナログ電
圧に変換し、アドレスされた行の画素を活性化する。好
ましくは、各デジタル−アナログ変換器は、また、各フ
レームごとに出力電圧を反転させる。この電圧の反転に
よって、当業者には周知のように、液晶の動作が改善さ
れる。また、図２に図示したように、メモリ10は、入／
出力制御回路14によって従来のように制御される。入／
出力制御回路14からの信号のシーケンスは、特に、いず
れかの行ｉ（但し、ｉは１〜ＮＬの範囲にある）の全デ
ータを、既にビデオＲＡＭで使用されている方法で出力
回路11に転送するために使用される。上記の回路では、
液晶ディスプレイにディスプレイされるべきデータ、例
えば、液晶ディスプレイを使用して、テレビまたはグラ
フィック画像をディスプレイする時のビデオフレーム等
は、行ごとにメモリ10に格納され、ディスプレイ１に行
ごとに転送される。データをパラレルからシリアルに変
換し、次に、シリアルからパラレルに変換するのはもは
や必要ではない。従って、種々の回路の動作周波数を小
さくすることができる。
【図１】従来技術による列アドレッシング回路を備える
アクティブマトリックスフラットディスプレイの単純化
した概略ブロック図である。
アクティブマトリックスフラットディスプレイの単純化
した概略ブロック図である。
【図２】本発明による列アドレッシング回路を備えるア
クティブマトリックスフラットディスプレイの単純化し
た概略ブロック図である。
クティブマトリックスフラットディスプレイの単純化し
た概略ブロック図である。
１ ディスプレイ ２ 画像メモリ ３ シフトレジスタ ４ 列制御回路 ５ 行制御回路 10 揮発性メモリ 11 出力回路 12 ラッチ回路 13 デジタル−アナログ変換器 14 入／出力制御回路
Claims (6)
- 【請求項１】 ＮＬ行及びｎｃ列のマトリックスディス
プレイにおいて列にアドレスするための回路であって、
この回路は、ＮＬ行のｍビットのｎｃ個のブロックに組
織化されて、スクリーン用のデータを格納するために使
用される少なくとも１つのＲＡＭメモリ(10)を具備し、
該メモリはｎｃ個の段とｎｃ個の出力を備える出力回路
(11)に接続されており、該出力回路はアクティブマトリ
ックスディスプレイ（１）内のｎｃ個の出力を直接制御
することを特徴とする回路。 - 【請求項２】 上記出力回路の各段は、ｍビットのラッ
チ回路(12)とそのｍビットをアナログ信号に変換するデ
ジタル−アナログ変換器(13)とを備えることを特徴とす
る請求項１に記載の回路。 - 【請求項３】 各デジタル−アナログ変換器(13)は、電
圧反転機能を備えることを特徴とする請求項２に記載の
回路。 - 【請求項４】 上記メモリは、ビデオ画像メモリである
ことを特徴とする請求項１に記載の回路。 - 【請求項５】 上記アドレスする回路及び上記アクティ
ブマトリックスディスプレイは同一基板に集積化されて
いることを特徴とする請求項１〜４のいずれか１項に記
載の回路。 - 【請求項６】 薄膜技術を使用して製造される請求項５
に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9014784A FR2669761B1 (fr) | 1990-11-27 | 1990-11-27 | Circuit d'adressage des colonnes d'un ecran matriciel. |
| FR9014784 | 1990-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06118903A true JPH06118903A (ja) | 1994-04-28 |
Family
ID=9402615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33759991A Withdrawn JPH06118903A (ja) | 1990-11-27 | 1991-11-27 | マトリックスディスプレイ内の列にアドレスする回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0488851A1 (ja) |
| JP (1) | JPH06118903A (ja) |
| FR (1) | FR2669761B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002519737A (ja) * | 1998-06-30 | 2002-07-02 | テーウー エレクトロニクス カンパニー リミテッド | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 |
| JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4061905B2 (ja) * | 1999-10-18 | 2008-03-19 | セイコーエプソン株式会社 | 表示装置 |
| US8159440B2 (en) | 2003-06-30 | 2012-04-17 | Advanced Micro Devices, Inc. | Controller driver and display apparatus using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69020036T2 (de) * | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
-
1990
- 1990-11-27 FR FR9014784A patent/FR2669761B1/fr not_active Expired - Fee Related
-
1991
- 1991-11-19 EP EP91403104A patent/EP0488851A1/fr not_active Ceased
- 1991-11-27 JP JP33759991A patent/JPH06118903A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002519737A (ja) * | 1998-06-30 | 2002-07-02 | テーウー エレクトロニクス カンパニー リミテッド | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 |
| JP4689823B2 (ja) * | 1998-06-30 | 2011-05-25 | 株式会社大宇エレクトロニクス | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 |
| JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP4680874B2 (ja) * | 2006-06-05 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
| US8525770B2 (en) | 2006-06-05 | 2013-09-03 | Lg Display Co., Ltd. | Liquid crystal display device having a timing controller and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2669761A1 (fr) | 1992-05-29 |
| EP0488851A1 (fr) | 1992-06-03 |
| FR2669761B1 (fr) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067066A (en) | Voltage output circuit and image display device | |
| US5414443A (en) | Drive device for driving a matrix-type LCD apparatus | |
| US5061920A (en) | Saturating column driver for grey scale LCD | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| KR101236484B1 (ko) | 표시장치 및 휴대단말 | |
| KR100239293B1 (ko) | 데이터 신호 출력 회로 및 이를 구비한 화상 표시장치 | |
| US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
| US5684502A (en) | Driving apparatus for liquid crystal display | |
| US20020054005A1 (en) | Matrix display devices | |
| US4736137A (en) | Matrix display device | |
| JPH11312977A (ja) | 非線形デジタル―アナログコンバ―タおよびディスプレイ | |
| JP2000338918A (ja) | 表示装置及びその駆動方法 | |
| KR20030003058A (ko) | 액정 구동 장치 | |
| EP0994458B1 (en) | Video signal driver for matrix display | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| KR100614232B1 (ko) | 행렬 디스플레이 상에 데이터를 디스플레이하는 방법 및 회로 | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| US5251051A (en) | Circuit for driving liquid crystal panel | |
| JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
| JPH06118903A (ja) | マトリックスディスプレイ内の列にアドレスする回路 | |
| CN107045862A (zh) | 一种显示面板的驱动电路、方法及显示装置 | |
| JPS63304229A (ja) | 液晶パネルの駆動回路 | |
| KR20000035327A (ko) | 디지탈화상신호 입력대응 구동회로내장형 액정표시장치 | |
| JP2001337657A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |