EP0488851A1 - Circuit d'adressage des colonnes d'un écran matriciel - Google Patents

Circuit d'adressage des colonnes d'un écran matriciel Download PDF

Info

Publication number
EP0488851A1
EP0488851A1 EP91403104A EP91403104A EP0488851A1 EP 0488851 A1 EP0488851 A1 EP 0488851A1 EP 91403104 A EP91403104 A EP 91403104A EP 91403104 A EP91403104 A EP 91403104A EP 0488851 A1 EP0488851 A1 EP 0488851A1
Authority
EP
European Patent Office
Prior art keywords
circuit
columns
screen
bits
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP91403104A
Other languages
German (de)
English (en)
Inventor
Bernard Hepp
Bruno Mourey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson-LCD
Original Assignee
Thomson-LCD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson-LCD filed Critical Thomson-LCD
Publication of EP0488851A1 publication Critical patent/EP0488851A1/fr
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Definitions

  • the present invention relates to a circuit for addressing the columns of a matrix screen.
  • each image point defined at the intersection of two networks of orthogonal conductors called rows and columns comprise a control transistor connected in series with a capacitor produced by an electro-optical element such as a liquid crystal.
  • an electro-optical element such as a liquid crystal.
  • the present invention can be applied to other types of matrix screens, in particular screens in which the switching element connecting the capacitor to the rows and to the columns is consisting of diodes or similar elements or other types of screens well known to those skilled in the art.
  • such an active matrix flat screen consists of two orthogonal networks of lines L1, L2, ..., L NL and columns C1, C2, ..., C nc .
  • an image point P formed of an active switching element, namely a transistor T in the present case is connected in series to a capacitor C.
  • the capacitor C is constituted by an electro-optical element such as a liquid crystal.
  • a liquid crystal is equivalent to a capacitor in parallel with a leakage resistance, the whole giving a memory effect.
  • this resistance has not been shown because it has no role in the present invention.
  • the lines L1, L2, L3, ..., L NL of screen 1 are connected to a line control circuit 5 which sends sequentially on each line a control pulse controlling the grids of the transistors T so as to make them passable.
  • the columns C1, C2, ..., C nc of the screen 1 are connected to a circuit 4 for controlling the columns sending in parallel to the image points of the selected line a voltage corresponding to the information to be displayed on the screen 1.
  • the images intended to be displayed on a flat liquid crystal screen are first of all stored in an image memory 2.
  • the information corresponding to an image point is stored in the image memory in digital form, being coded on m bits, m representing the number of bits making it possible to give a tint of gray to the information displayed on the liquid crystal display.
  • the information stored in the image memory is transmitted in parallel in a shift register 3 which performs a series-parallel conversion so as to send said information to the circuit 4 for controlling the columns where the a parallel-series transformation is again carried out either by sampling or by using a series-parallel shift register.
  • the link between the shift register and the column control circuit is generally a serial link.
  • this link could be a parallel link if the number of points transmitted in parallel is small, that is to say preferably less than 16.
  • This type of addressing circuit has a certain number of drawbacks in particular at the operating frequency of the column control circuit 4. Indeed, the more the number of points of a liquid crystal screen, the more the frequency of the control circuits of the columns must be high to meet the standards concerning the refresh rate.
  • the object of the present invention is to remedy these drawbacks by proposing a new addressing circuit for the columns of a matrix screen in which the serial transmission of information between the circuits is avoided.
  • the subject of the present invention is a circuit for addressing the columns of a matrix screen comprising NL rows and nc columns, characterized in that it consists by at least one RAM memory organized in NL lines of nc blocks of m bits making it possible to store the information corresponding to a screen and connected at output to an output circuit with nc stages and nc outputs directly controlling the nc columns of the screen at active matrix.
  • each stage of the output circuit comprises a latching circuit for m bits and a digital-analog converter converting the m bits into analog information.
  • the addressing circuit and the matrix screen are integrated on the same substrate. This is easily achieved using thin-film technology.
  • the screen 1 with active matrix represented in FIG. 2 is identical to the screen 1 represented in FIG. 1. It is a screen in which the switching element connecting the liquid crystal symbolized by the capacitor C, to the networks of rows and columns, is constituted by a transistor T produced in a thin layer. The gate of transistor T is connected to a line while one of the electrodes is connected to a column, the other electrode being connected to one of the electrodes of capacitor C.
  • the addressing circuit of the columns C1, C2, ..., C nc of the screen 1 consists essentially of at least one random access memory 10, preferably a video memory RAM. In practice, the memory will be produced by the association of several video memories RAM according to the desired capacity.
  • This memory can store NL x nc xm bits. Preferably, it is divided into lines of nc blocks of m bits, m representing the number of bits necessary to code the different shades of gray. In the present case, 5 bits have been symbolized for coding the shades of gray. Each line has nc blocks and the memory has NL lines.
  • the nc output blocks of the memory are connected to an output circuit 11 comprising nc stages which directly controls the nc columns of the screen 1. More specifically, the output circuit 11 comprises nc latching circuits 12 each temporarily storing the m bits of a column.
  • each locking circuit is each connected to a digital-analog converter 13 transforming the m bits into an analog voltage corresponding to a shade of gray and charging the image point of the addressed line.
  • each digital converter also performs an inversion of the output voltage at each frame. This voltage reversal allows proper operation of the liquid crystal and is known to those skilled in the art.
  • the memory 10 is controlled in a known manner by a control input / output circuit 14.
  • the sequence of signals of this control circuit 14 makes it possible, in particular, to transfer the information from any of the lines i (i between 1 and NL) to the output circuit 11 as a whole, as is used in certain video memories RAM.
  • the information to be displayed on the liquid crystal screen for example video frames in the case where the liquid crystal screen is used for the display television images or graphic images, are stored line by line in the memory 10 and are transmitted in parallel line by line on the screen 1. It is no longer necessary to have a parallel-series and series transformation - in parallel, this makes it possible to reduce the operating frequency of the various circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

La présente invention concerne un circuit d'adressage des colonnes d'un écran matriciel comportant NL lignes et nc colonnes. Ce circuit est constitué par au moins une mémoire RAM (10) organisée en NL lignes de nc blocs de m bits permettant de stocker les informations correspondant à un écran et reliée en sortie à un circuit de sortie (11) à nc étages et nc sorties commandant directement les nc colonnes de l'écran à matrice active (1).
Application notamment aux écrans à cristaux liquides.

Description

  • La présente invention concerne un circuit d'adressage des colonnes d'un écran matriciel.
  • La présente invention sera décrite en se référant plus particulièrement à un écran plat à matrice active dans lequel chaque point-image défini à l'intersection de deux réseaux de conducteurs orthogonaux appelés lignes et colonnes comportent un transistor de commande monté en série avec un condensateur réalisé par un élément électro-optique tel qu'un cristal liquide. Toutefois, il est évident pour l'homme de l'art que la présente invention peut s'appliquer à d'autres types d'écrans matriciels, notamment des écrans dans lesquels l'élément de commutation reliant le condensateur aux lignes et aux colonnes est constitué par des diodes ou éléments similaires ou d'autres types d'écrans bien connus de l'homme de l'art.
  • Comme représenté sur la figure 1, un tel écran plat à matrice active est constitué par deux réseaux orthogonaux de lignes L₁, L₂, ..., LNL et de colonnes C₁, C₂, ..., Cnc. A l'intersection de chaque ligne et de chaque colonne est connecté un point-image P formé d'un élément actif de commutation, à savoir un transistor T dans le présent cas, relié en série à un condensateur C. Le condensateur C est constitué par un élément électro-optique tel qu'un cristal liquide. En fait, un cristal liquide est équivalent à un condensateur en parallèle avec une résistance de fuite, l'ensemble donnant un effet mémoire. Toutefois, cette résistance n'a pas été représentée car elle n'a aucun rôle dans la présente invention. Comme représenté sur la figure 1, les lignes L₁, L₂, L₃, ..., LNL de l'écran 1 sont connectées à un circuit 5 de commande des lignes qui envoit séquentiellement sur chaque ligne une impulsion de commande commandant les grilles des transistors T de manière à les rendre passants. D'autre part, les colonnes C₁, C₂,..., Cnc de l'écran 1 sont connectées à un circuit 4 de commande des colonnes envoyant en parallèle sur les points-image de la ligne sélectionnée une tension correspondant à l'information à afficher sur l'écran 1. Actuellement, dans un grand nombre d'applications, les images destinées à être affichées sur un écran plat à cristal liquide sont tout d'abord stockées dans une mémoire d'image 2. Les informations correspondant à un point image sont stockées dans la mémoire d'image sous forme numérique, en étant codées sur m bits, m représentant le nombre de bits permettant de donner une teinte de gris à l'information affichée sur l'écran à cristal liquide. Comme représenté sur la figure 1, les informations stockées dans la mémoire d'image sont transmises en parallèle dans un registre à décalage 3 qui effectue une conversion série-parallèle de manière à envoyer lesdites informations vers le circuit 4 de commande des colonnes où l'on effectue à nouveau une transformation parallèle-série soit par échantillonnage, soit en utilisant un registre à décalage série-parallèle. La liaison entre le registre à décalage et le circuit de commande des colonnes est en générale une liaison-série. Eventuellement, cette liaison pourrait être une liaison parallèle si le nombre de points transmis en parallèle est faible, c'est-à-dire, de préférence, inférieur à 16. Ce type de circuit d'adressage comporte un certain nombre d'inconvénients notamment au niveau de la fréquence de fonctionnement du circuit 4 de commande des colonnes. En effet, plus le nombre de points d'un écran à cristal liquide est important, plus la fréquence des circuits de commande des colonnes doit être élevée pour répondre aux normes concernant la fréquence de rafraîchissement.
  • La présente invention a pour but de remédier à ces inconvénients en proposant un nouveau circuit d'adressage des colonnes d'un écran matriciel dans lequel on évite les transmissions séries des informations entre les circuits.
  • En conséquence, la présente invention a pour objet un circuit d'adressage des colonnes d'un écran matriciel comportant NL lignes et nc colonnes, caractérisé en ce qu'il est constitué par au moins une mémoire RAM organisée en NL lignes de nc blocs de m bits permettant de stocker les informations correspondant à un écran et reliée en sortie à un circuit de sortie à nc étages et nc sorties commandant directement les nc colonnes de l'écran à matrice active.
  • Selon un mode de réalisation préférentiel, chaque étage du circuit de sortie comporte un circuit de verrouillage pour m bits et un convertisseur numérique-analogique convertissant les m bits en une information analogique.
  • Selon une variante de réalisation, le circuit d'adressage et l'écran matriciel sont intégrés sur un même substrat. Ceci est facilement réalisable en utilisant une technologie couche-mince.
  • D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description faite ci-après d'un mode de réalisation préférentiel, cette description étant faite avec référence aux dessins ci-annexés dans lesquels :
    • la figure 1 déjà décrite est un schéma synoptique simplifié d'un écran plat à matrice active muni d'un circuit d'adressage des colonnes conforme à l'art antérieur, et
    • la figure 2 est un schéma synoptique simplifié d'un écran plat à matrice active muni d'un circuit d'adressage des colonnes conforme à la présente invention.
  • Pour simplifier la description, dans les figures les mêmes éléments, notamment les éléments constituant l'écran plat, portent les mêmes références.
  • L'écran 1 à matrice active représenté sur la figure 2 est identique à l'écran 1 représenté sur la figure 1. C'est un écran dans lequel l'élément de commutation connectant le cristal liquide symbolisé par le condensateur C, aux réseaux de lignes et de colonnes, est constitué par un transistor T réalisé en couche mince. La grille du transistor T est reliée à une ligne tandis qu'une des électrodes est reliée à une colonne, l'autre électrode étant reliée à une des électrodes du condensateur C. Comme représenté sur la figure 2, et conformément à la présente invention, le circuit d'adressage des colonnes C₁, C₂, ..., Cnc de l'écran 1 est constitué essentiellement par au moins une mémoire vive 10, de préférence une mémoire vidéo RAM. En pratique, la mémoire sera réalisée par l'association de plusieurs mémoires vidéo RAM en fonction de la capacité souhaitée. Cette mémoire permet de stocker NL x nc x m bits. De préférence, elle est divisée en lignes de nc blocs de m bits, m représentant le nombre de bits nécessaires pour coder les différentes teintes de gris. Dans le présent cas, on a symbolisé 5 bits pour le codage des teintes de gris. Chaque ligne comporte nc blocs et la mémoire comporte NL lignes. Les nc blocs de sortie de la mémoire sont reliés à un circuit de sortie 11 comportant nc étages qui commande directement les nc colonnes de l'écran 1. De manière plus spécifique, le circuit de sortie 11 comporte nc circuits de verrouillage 12 stockant chacun temporairement les m bits d'une colonne. Ces circuits de verrouillage sont connectés chacun à un convertisseur numérique-analogique 13 transformant les m bits en une tension analogique correspondant à une teinte le gris et chargeant le point image de la ligne adressée. De préférence, chaque convertisseur numérique réalise aussi une inversion de la tension de sortie à chaque trame. Cette inversion de tension permet un bon fonctionnement du cristal liquide et est connue de l'homme de l'art.
  • De plus, comme représenté sur la figure 2, la mémoire 10 est contrôlée de manière connue par un circuit d'entrée/sortie de contrôle 14. La séquence de signaux de ce circuit de contrôle 14 permet, en particulier, de transférer les informations de n'importe laquelle des lignes i (i entre 1 et NL) vers le circuit de sortie 11 de manière globale, comme c'est utilisé dans certaines mémoires vidéo RAM.
  • Avec le circuit ci-dessus, les informations à afficher sur l'écran à cristal liquide, par exemple des trames vidéo dans le cas où l'écran à cristal liquide est utilisé pour l'affichage d'images de télévision ou d'images graphiques, sont stockées ligne par ligne dans la mémoire 10 et sont transmises en parallèle ligne par ligne sur l'écran 1. Il n'est plus nécessaire d'avoir une transformation parallèle-série et série-parallèle, ceci permet de diminuer la fréquence de fonctionnement des divers circuits.

Claims (6)

  1. Circuit d'adressage des colonnes d'un écran matriciel comportant NL lignes et nc colonnes, caractérisé en ce qu'il est constitué par au moins une mémoire RAM (10) organisée en NL lignes de nc blocs de m bits permettant de stocker les informations correspondant à un écran et reliée en sortie à un circuit de sortie (11) à nc étages et nc sorties commandant directement les nc colonnes de l'écran à matrice active (1).
  2. Circuit selon la revendication 1, caractérisé en ce que chaque étage du circuit de sortie comporte un circuit de verrouillage (12) pour m bits et un convertisseur numérique-analogique (13) transformant les m bits en une information analogique.
  3. Circuit selon la revendication 2, caractérisé en ce que chaque convertisseur numérique-analogique (13) réalise la fonction inversion de tension.
  4. Circuit selon la revendication 1, caractérisé en ce que la mémoire est une mémoire d'image vidéo.
  5. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le circuit d'adressage et l'écran plat à matrice active sont intégrés sur un même substrat.
  6. Circuit selon la revendication 5, caractérisé en ce qu'il est réalisé en utilisant une technologie couche mince.
EP91403104A 1990-11-27 1991-11-19 Circuit d'adressage des colonnes d'un écran matriciel Ceased EP0488851A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9014784A FR2669761B1 (fr) 1990-11-27 1990-11-27 Circuit d'adressage des colonnes d'un ecran matriciel.
FR9014784 1990-11-27

Publications (1)

Publication Number Publication Date
EP0488851A1 true EP0488851A1 (fr) 1992-06-03

Family

ID=9402615

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91403104A Ceased EP0488851A1 (fr) 1990-11-27 1991-11-19 Circuit d'adressage des colonnes d'un écran matriciel

Country Status (3)

Country Link
EP (1) EP0488851A1 (fr)
JP (1) JPH06118903A (fr)
FR (1) FR2669761B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146501A1 (fr) * 1999-10-18 2001-10-17 Seiko Epson Corporation Ecran
US8159440B2 (en) 2003-06-30 2012-04-17 Advanced Micro Devices, Inc. Controller driver and display apparatus using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689823B2 (ja) * 1998-06-30 2011-05-25 株式会社大宇エレクトロニクス 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置
KR101263507B1 (ko) 2006-06-05 2013-05-13 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391655A2 (fr) * 1989-04-04 1990-10-10 Sharp Kabushiki Kaisha Dispositif de commande d'un appareil d'affichage matriciel à cristaux liquides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391655A2 (fr) * 1989-04-04 1990-10-10 Sharp Kabushiki Kaisha Dispositif de commande d'un appareil d'affichage matriciel à cristaux liquides

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CONFERENCE RECORD OF THE 1988 INTENATIONAL DISPLAY RESEARCH CONFERENCE. 4-6 OCT. 1988 JUN-ICHI OHWADA ET AL.: PERIPHERAL CIRCUIT INTEGRATED POLY-SI TFT LCD WITH GRAY SCALE ¡ REPRESENTATION - P.215-219 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146501A1 (fr) * 1999-10-18 2001-10-17 Seiko Epson Corporation Ecran
EP1146501A4 (fr) * 1999-10-18 2005-08-10 Seiko Epson Corp Ecran
US7180495B1 (en) 1999-10-18 2007-02-20 Seiko Epson Corporation Display device having a display drive section
US8159440B2 (en) 2003-06-30 2012-04-17 Advanced Micro Devices, Inc. Controller driver and display apparatus using the same

Also Published As

Publication number Publication date
FR2669761A1 (fr) 1992-05-29
JPH06118903A (ja) 1994-04-28
FR2669761B1 (fr) 1993-01-22

Similar Documents

Publication Publication Date Title
EP0635819B1 (fr) Procédé et dispositif de commande d'un écran fluorescent à micropointes
EP2013863B1 (fr) Ecran electroluminescent organique
FR2493012A1 (fr) Procede de commande d'une caracteristique optique d'un materiau
EP0586398B1 (fr) Registre a decalage utilise comme balayeur de lignes de selection pour un afficheur a cristaux liquides
US6535196B2 (en) Multiplexed display element sequential color LCD panel
EP0311500B1 (fr) Procédé de visualisation d'images en demi-teintes sur un écran matriciel
FR2569294A1 (fr) Panneau d'affichage et son procede de commande
FR2738379A1 (fr) Procede de pilotage d'affichage par echelle de gris d'un dispositif d'affichage a cristaux liquides
EP1774505B1 (fr) Afficheur matriciel a cristaux liquides
FR2834814A1 (fr) Dispositif et procede pour piloter un afficheur a cristaux liquides
FR2553218A1 (fr) Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage
EP3079142B1 (fr) Procédé d'affichage d'images sur un écran matriciel
EP0236198B1 (fr) Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris
EP0332476B1 (fr) Ecran d'affichage en couleur à matrice active sans croisement des conducteurs lignes d'adressage et des conducteurs colonnes de commande
FR2829275A1 (fr) Procede d'affichage d'images video sur un dispositif d'affichage et panneau d'affichage a plasma correspondant
EP1958182B1 (fr) Systeme video comprenant un afficheur matriciel a cristaux liquides a procede d'adressage ameliore
EP0488851A1 (fr) Circuit d'adressage des colonnes d'un écran matriciel
FR2541807A1 (fr) Procede de commande sequentielle d'un imageur matriciel utilisant l'effet de transition de phase cholesterique-nematique d'un cristal liquide
FR2784489A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
EP1771838B1 (fr) Dispositif d'affichage d'images et procede de commande d'un dispositif d'affichage
FR2580826A1 (fr) Procede et appareil de commande d'un dispositif de modulation optique
US20020149606A1 (en) Image display panel, image display apparatus and image display method
WO2007065908A1 (fr) Afficheur matriciel sequentiel couleur a cristaux liquides
EP1864275A1 (fr) Dispositif d'affichage d'images et procede de pilotage de celui-ci.
EP0692780A1 (fr) Dispositif de visualisation à cristaux liquides, à matrice active et à contre-électrode fractionnee

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB NL

17P Request for examination filed

Effective date: 19920624

17Q First examination report despatched

Effective date: 19940128

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 19940718