JPH0590966A - D−a変換器 - Google Patents
D−a変換器Info
- Publication number
- JPH0590966A JPH0590966A JP25056891A JP25056891A JPH0590966A JP H0590966 A JPH0590966 A JP H0590966A JP 25056891 A JP25056891 A JP 25056891A JP 25056891 A JP25056891 A JP 25056891A JP H0590966 A JPH0590966 A JP H0590966A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- input terminal
- converter
- voltage input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 任意のチャネルを複数の基準電圧系で動作さ
せることができるD−A変換器を得る。 【構成】 切換回路100はD−A変換部A1 〜Am と
第1の上側基準電圧入力端子10および第2の上側基準
電圧入力端子20との間に接続されている。切換回路1
00はシフトレジスタ1からの信号により選択的に切り
換わり、D−A変換部A1 〜Am には第1,第2の上側
基準電圧Vref1,Vref2が択一的に与えられる。 【効果】 任意のチャネルを2つの基準電圧系で動作さ
せることができる。
せることができるD−A変換器を得る。 【構成】 切換回路100はD−A変換部A1 〜Am と
第1の上側基準電圧入力端子10および第2の上側基準
電圧入力端子20との間に接続されている。切換回路1
00はシフトレジスタ1からの信号により選択的に切り
換わり、D−A変換部A1 〜Am には第1,第2の上側
基準電圧Vref1,Vref2が択一的に与えられる。 【効果】 任意のチャネルを2つの基準電圧系で動作さ
せることができる。
Description
【0001】
【産業上の利用分野】この発明は、ビデオカメラ,カラ
ーテレビ等に使用されている多チャネル内蔵型のD−A
変換器に関するものである。
ーテレビ等に使用されている多チャネル内蔵型のD−A
変換器に関するものである。
【0002】
【従来の技術】図3は、従来のシリアルデータ転送方式
の多チャネル内蔵型のD−A変換器を示すブロック図で
ある。図において、1はシフトレジスタ、2はシフトレ
ジスタ1にシリアルデータDTを入力するためのデータ
入力端子、3はシフトレジスタ1に基準クロックCLK
を入力するための基準クロック入力端子である。4はデ
コーダ、5はシフトレジスタ1からのシリアルデータD
Tの転送先D−A変換部を決定するための取り込み信号
LDを入力するデータ取り込み信号入力端子である。
の多チャネル内蔵型のD−A変換器を示すブロック図で
ある。図において、1はシフトレジスタ、2はシフトレ
ジスタ1にシリアルデータDTを入力するためのデータ
入力端子、3はシフトレジスタ1に基準クロックCLK
を入力するための基準クロック入力端子である。4はデ
コーダ、5はシフトレジスタ1からのシリアルデータD
Tの転送先D−A変換部を決定するための取り込み信号
LDを入力するデータ取り込み信号入力端子である。
【0003】10は第1の上側基準電圧Vref1を入力す
るための第1の上側基準電圧入力端子、20は第2の上
側基準電圧Vref2を入力するための第2の上側基準電圧
入力端子、30は第1の上側基準電圧Vref1および第2
の上側基準電圧Vref2より小さい下側電圧VrefLを入力
するための下側基準電圧入力端子である。
るための第1の上側基準電圧入力端子、20は第2の上
側基準電圧Vref2を入力するための第2の上側基準電圧
入力端子、30は第1の上側基準電圧Vref1および第2
の上側基準電圧Vref2より小さい下側電圧VrefLを入力
するための下側基準電圧入力端子である。
【0004】A1 ,A2 …An-1 は第1の上側基準電圧
入力端子Vref1に接続されたD−A変換部、An ,A
n+1 …Am は第2の上側基準電圧入力端子Vref2に接続
されたD−A変換部である。D−A変換部A1 〜Am は
下側基準電圧入力端子30にも接続されている。D−A
変換部A1 の出力がチャネル1のアナログ信号出力端子
V1 に、D−A変換部A2 の出力がチャネル2のアナロ
グ信号出力端子V2 に、以下同様にD−A変換部A3 の
出力…D−A変換部Am の出力がチャネル3のアナログ
信号出力端子V3 …チャネルmのアナログ信号出力端子
Vm に各々接続されている。
入力端子Vref1に接続されたD−A変換部、An ,A
n+1 …Am は第2の上側基準電圧入力端子Vref2に接続
されたD−A変換部である。D−A変換部A1 〜Am は
下側基準電圧入力端子30にも接続されている。D−A
変換部A1 の出力がチャネル1のアナログ信号出力端子
V1 に、D−A変換部A2 の出力がチャネル2のアナロ
グ信号出力端子V2 に、以下同様にD−A変換部A3 の
出力…D−A変換部Am の出力がチャネル3のアナログ
信号出力端子V3 …チャネルmのアナログ信号出力端子
Vm に各々接続されている。
【0005】次に動作について説明する。基準クロック
入力端子3に入力された基準クロックCLKに同期して
Kビット分のシリアルデータDTがデータ入力端子2か
らシフトレジスタ1に取り込まれる。データ取り込み信
号入力端子5に入力されたデータ取り込み信号LDはデ
コーダ4でデコードされてD−A変換部A1 〜Am に与
えられ、そのデコード内容に応じて、シフトレジスタ1
に取り込まれたシリアルデータDTの転送先D−A変換
部が指定される。デコーダ4の出力はシフトレジスタ1
にも与えられる。シフトレジスタ1はこのデコーダ4の
出力に応じて前記指定されたD−A変換部にKビット分
のシリアルデータDTをパラレルに転送する。シリアル
データDTがD−A変換部A1 〜An-1 の内のどれかに
転送された場合には、第1の上側基準電圧Vref1と下側
基準電圧VrefLの間の電圧を2K に分割し(Kビットの
分解能)、この分割された電圧のうちシリアルデータD
TのKビットのデータ値に対応した電圧がアナログ信号
として出力される。つまり、チャネル1からチャネル
(n−1)までのD−A変換部A1 〜An-1 はVref1の
基準電圧系で動作することになる。
入力端子3に入力された基準クロックCLKに同期して
Kビット分のシリアルデータDTがデータ入力端子2か
らシフトレジスタ1に取り込まれる。データ取り込み信
号入力端子5に入力されたデータ取り込み信号LDはデ
コーダ4でデコードされてD−A変換部A1 〜Am に与
えられ、そのデコード内容に応じて、シフトレジスタ1
に取り込まれたシリアルデータDTの転送先D−A変換
部が指定される。デコーダ4の出力はシフトレジスタ1
にも与えられる。シフトレジスタ1はこのデコーダ4の
出力に応じて前記指定されたD−A変換部にKビット分
のシリアルデータDTをパラレルに転送する。シリアル
データDTがD−A変換部A1 〜An-1 の内のどれかに
転送された場合には、第1の上側基準電圧Vref1と下側
基準電圧VrefLの間の電圧を2K に分割し(Kビットの
分解能)、この分割された電圧のうちシリアルデータD
TのKビットのデータ値に対応した電圧がアナログ信号
として出力される。つまり、チャネル1からチャネル
(n−1)までのD−A変換部A1 〜An-1 はVref1の
基準電圧系で動作することになる。
【0006】シリアルデータDTがD−A変換部An 〜
Am の内のどれかに転送された場合には、第2の上側基
準電圧Vref2と下側基準電圧VrefLの間の電圧を2K に
分割し、この分割された電圧のうちシリアルデータDT
のKビットのデータ値に対応した電圧がアナログ信号と
して出力される。つまり、チャネルnからチャネルmま
でのD−A変換部An 〜Am はVref2の基準電圧系で動
作することになる。
Am の内のどれかに転送された場合には、第2の上側基
準電圧Vref2と下側基準電圧VrefLの間の電圧を2K に
分割し、この分割された電圧のうちシリアルデータDT
のKビットのデータ値に対応した電圧がアナログ信号と
して出力される。つまり、チャネルnからチャネルmま
でのD−A変換部An 〜Am はVref2の基準電圧系で動
作することになる。
【0007】例えばシリアルデータDTがD−A変換部
A1 〜An-1 に転送されたとき、チャネル1のアナログ
信号出力端子V1 には、 V1 =(Vref1−VrefL)・(a/2K )+VrefL の電圧が出力される。ここで、aは0〜2k −1または
1〜2K の間の整数であるが、その値が0〜2K −1あ
るいは1〜2k のいずれの範囲であるかはD−A変換器
が適用される回路構成に対応して決定する。一方、シリ
アルデータDTがD−A変換部An 〜Am に転送された
とき、チャネルnのアナログ信号出力端子Vn には、 Vn =(Vref2−VrefL)・(a/2K )+VrefL の電圧が出力される。
A1 〜An-1 に転送されたとき、チャネル1のアナログ
信号出力端子V1 には、 V1 =(Vref1−VrefL)・(a/2K )+VrefL の電圧が出力される。ここで、aは0〜2k −1または
1〜2K の間の整数であるが、その値が0〜2K −1あ
るいは1〜2k のいずれの範囲であるかはD−A変換器
が適用される回路構成に対応して決定する。一方、シリ
アルデータDTがD−A変換部An 〜Am に転送された
とき、チャネルnのアナログ信号出力端子Vn には、 Vn =(Vref2−VrefL)・(a/2K )+VrefL の電圧が出力される。
【0008】
【発明が解決しようとする課題】従来のD−A変換器は
以上のように、基準電圧系が各チャネル毎に固定されて
おり、任意のチャネルを複数の基準電圧系で動作させる
ことができない。そのため、ロジック系の回路(0〜5
Vに範囲のアナログ信号でコントロールする必要があ
る)と音声,映像系の回路(0〜12Vの範囲のアナロ
グ信号でコントロールする必要ある)の両方に対応する
ことができないという問題点があった。
以上のように、基準電圧系が各チャネル毎に固定されて
おり、任意のチャネルを複数の基準電圧系で動作させる
ことができない。そのため、ロジック系の回路(0〜5
Vに範囲のアナログ信号でコントロールする必要があ
る)と音声,映像系の回路(0〜12Vの範囲のアナロ
グ信号でコントロールする必要ある)の両方に対応する
ことができないという問題点があった。
【0009】この発明は上記のような問題点を解決する
ためになされたもので、任意のチャネルを複数の基準電
圧系で動作させることができるD−A変換器を得ること
を目的とする。
ためになされたもので、任意のチャネルを複数の基準電
圧系で動作させることができるD−A変換器を得ること
を目的とする。
【0010】
【課題を解決するための手段】この発明は、上側基準電
圧が入力される上側基準電圧入力端子と、下側基準電圧
が入力される下側基準電圧入力端子と、前記上側基準電
圧入力端子と前記下側基準電圧入力端子に接続され、与
えられるディジタル信号を前記上側基準電圧と前記下側
基準電圧の間の範囲のアナログ信号に変換し出力する複
数のD−A変換部とを備えた多チャンネル内蔵型のD−
A変換器に適用される。
圧が入力される上側基準電圧入力端子と、下側基準電圧
が入力される下側基準電圧入力端子と、前記上側基準電
圧入力端子と前記下側基準電圧入力端子に接続され、与
えられるディジタル信号を前記上側基準電圧と前記下側
基準電圧の間の範囲のアナログ信号に変換し出力する複
数のD−A変換部とを備えた多チャンネル内蔵型のD−
A変換器に適用される。
【0011】この発明に係るD−A変換器は、前記上側
基準電圧入力端子と前記下側基準電圧入力端子の少なく
ともいずれか一方の端子を複数個設け、該複数の端子各
々に異なる基準電圧を与え、前記複数の基準電圧を前記
D−A変換部に選択的に与える切換部を設けたことを特
徴とする。
基準電圧入力端子と前記下側基準電圧入力端子の少なく
ともいずれか一方の端子を複数個設け、該複数の端子各
々に異なる基準電圧を与え、前記複数の基準電圧を前記
D−A変換部に選択的に与える切換部を設けたことを特
徴とする。
【0012】
【作用】この発明においては、上側基準電圧入力端子と
下側基準電圧入力端子の少なくともいずれか一方の端子
を複数個設け、該複数の端子各々に異なる基準電圧を与
え、複数の基準電圧をD−A変換部に選択的に与える切
換部を設けたので、D−A変換器を複数の基準電圧系で
動作させることができる。
下側基準電圧入力端子の少なくともいずれか一方の端子
を複数個設け、該複数の端子各々に異なる基準電圧を与
え、複数の基準電圧をD−A変換部に選択的に与える切
換部を設けたので、D−A変換器を複数の基準電圧系で
動作させることができる。
【0013】
【実施例】図1はこの発明に係るD−A変換器の一実施
例を示すブロック図である。図において図3に示した従
来装置との相違点は、第1の上側基準電圧入力端子10
および第2の上側基準電圧入力端子20とD−A変換部
A1 〜Am との間に切換回路100を新たに設けたこと
である。切換回路100は各D−A変換部A1 〜Am に
対応した複数のスイッチよりなる。各々のスイッチは第
1の上側基準電圧入力端子10および第2の上側基準電
圧入力端子20に接続され、シフトレジスタ1からの信
号に応じて第1の上側基準電圧Vref1,第2の上側基準
電圧Vref2を選択的にD−A変換部A1 〜Am に与え
る。その他の構成は従来装置と同様である。
例を示すブロック図である。図において図3に示した従
来装置との相違点は、第1の上側基準電圧入力端子10
および第2の上側基準電圧入力端子20とD−A変換部
A1 〜Am との間に切換回路100を新たに設けたこと
である。切換回路100は各D−A変換部A1 〜Am に
対応した複数のスイッチよりなる。各々のスイッチは第
1の上側基準電圧入力端子10および第2の上側基準電
圧入力端子20に接続され、シフトレジスタ1からの信
号に応じて第1の上側基準電圧Vref1,第2の上側基準
電圧Vref2を選択的にD−A変換部A1 〜Am に与え
る。その他の構成は従来装置と同様である。
【0014】次に動作について図2を用いながら説明す
る。シフトレジスタ1には基準クロックCLKのアップ
エッジに同期してK+Rビット分のシリアルデータDT
が取り込まれる(図2(a),図2(b))。ここで、
Kビット分のシリアルデータDTはアナログ信号に変換
すべきディジタルデータに相当し、Rビット分のシリア
ルデータDTは切換回路100を制御するためのデータ
に相当する。
る。シフトレジスタ1には基準クロックCLKのアップ
エッジに同期してK+Rビット分のシリアルデータDT
が取り込まれる(図2(a),図2(b))。ここで、
Kビット分のシリアルデータDTはアナログ信号に変換
すべきディジタルデータに相当し、Rビット分のシリア
ルデータDTは切換回路100を制御するためのデータ
に相当する。
【0015】上記動作と平行して、データ取り込み信号
LDがデコーダ4でデコードされシフトレジスタ1およ
びD−A変換部A1 〜An に与えられる。デコーダ4で
のデコード内容に応じてKビット分のシリアルデータD
Tの転送先D−A変換部が指定される。これと同時にR
ビット分のシリアルデータDTが切換回路100に与え
られる。切換回路100においては、Rビット分のシリ
アルデータDTに応答して、Kビット分のシリアルデー
タDTが転送されるD−A変換部に対応する特定のスイ
ッチが決定され、かつこの特定のスイッチは、第1の基
準電圧Vref1あるいは第2の基準電圧Vref2のうちRビ
ット分のシリアルデータDTにより指定された基準電圧
側にスイッチングされる。このようにして上側基準電圧
が決定される。
LDがデコーダ4でデコードされシフトレジスタ1およ
びD−A変換部A1 〜An に与えられる。デコーダ4で
のデコード内容に応じてKビット分のシリアルデータD
Tの転送先D−A変換部が指定される。これと同時にR
ビット分のシリアルデータDTが切換回路100に与え
られる。切換回路100においては、Rビット分のシリ
アルデータDTに応答して、Kビット分のシリアルデー
タDTが転送されるD−A変換部に対応する特定のスイ
ッチが決定され、かつこの特定のスイッチは、第1の基
準電圧Vref1あるいは第2の基準電圧Vref2のうちRビ
ット分のシリアルデータDTにより指定された基準電圧
側にスイッチングされる。このようにして上側基準電圧
が決定される。
【0016】データ取り込み信号LDが“L”から
“H”になると(図2(c))シフトレジスタ1はデコ
ーダ4からのデコード出力に応答して前記指定された転
送先D−A変換部にKビット分のシリアルデータDTを
パラレルに転送する。伝送されたシリアルデータDTは
従来と同様の動作によりアナログ信号に変換され、アナ
ログ信号出力端子VK (Kは1〜m)から出力される
(図2(d))。たとえば、第1の上側基準電圧Vref1
を5.0V,第2の上側基準電圧Vref2を3.0V,下
側基準電圧VrefLを0Vとすると任意のチャネルのアナ
ログ信号の出力レンジを0〜5Vの範囲に設定したり、
0〜3Vの範囲に設定したりすることができる。
“H”になると(図2(c))シフトレジスタ1はデコ
ーダ4からのデコード出力に応答して前記指定された転
送先D−A変換部にKビット分のシリアルデータDTを
パラレルに転送する。伝送されたシリアルデータDTは
従来と同様の動作によりアナログ信号に変換され、アナ
ログ信号出力端子VK (Kは1〜m)から出力される
(図2(d))。たとえば、第1の上側基準電圧Vref1
を5.0V,第2の上側基準電圧Vref2を3.0V,下
側基準電圧VrefLを0Vとすると任意のチャネルのアナ
ログ信号の出力レンジを0〜5Vの範囲に設定したり、
0〜3Vの範囲に設定したりすることができる。
【0017】このように、切換回路100を設け各チャ
ネル毎の上側基準電圧を切り換えるようにしたので、ロ
ジック系の回路および音声,映像系の回路の両方に対応
できるD−A変換器を構成することが可能になる。
ネル毎の上側基準電圧を切り換えるようにしたので、ロ
ジック系の回路および音声,映像系の回路の両方に対応
できるD−A変換器を構成することが可能になる。
【0018】なお、上記実施例ではD−A変換部に与え
られる上側基準電圧を切り換えるようにしたが、下側基
準電圧を切り換えるようにしてもよいし、上側基準電圧
および下側基準電圧の両方を切り換えるようにしてもよ
く、その場合にも上記実施例と同様の効果がある。
られる上側基準電圧を切り換えるようにしたが、下側基
準電圧を切り換えるようにしてもよいし、上側基準電圧
および下側基準電圧の両方を切り換えるようにしてもよ
く、その場合にも上記実施例と同様の効果がある。
【0019】
【発明の効果】以上のようにこの発明によれば、上側基
準電圧入力端子と下側基準電圧入力端子の少なくともい
ずれか一方の端子を複数個設け、該複数の端子各々に異
なる基準電圧を与え、複数の基準電圧をD−A変換部に
選択的に与える切換部を設けたので、D−A変換器の任
意のチャネルを複数の基準電圧系で動作させることがで
きる。その結果、複数の回路のいずれに対しても任意の
チャネルで対応することができるという効果がある。
準電圧入力端子と下側基準電圧入力端子の少なくともい
ずれか一方の端子を複数個設け、該複数の端子各々に異
なる基準電圧を与え、複数の基準電圧をD−A変換部に
選択的に与える切換部を設けたので、D−A変換器の任
意のチャネルを複数の基準電圧系で動作させることがで
きる。その結果、複数の回路のいずれに対しても任意の
チャネルで対応することができるという効果がある。
【図1】この発明に係るD−A変換器の一実施例を示す
ブロック図である。
ブロック図である。
【図2】図1に示した回路の動作を説明するための図で
ある。
ある。
【図3】従来のD−A変換器を示すブロック図である。
10 第1の上側基準電圧入力端子 20 第2の上側基準電圧入力端子 30 下側基準電圧入力端子 A1 〜Am D−A変換部
Claims (1)
- 【請求項1】 上側基準電圧が入力される上側基準電圧
入力端子と、 下側基準電圧が入力される下側基準電圧入力端子と、 前記上側基準電圧入力端子と前記下側基準電圧入力端子
に接続され、与えられるディジタル信号を前記上側基準
電圧と前記下側基準電圧の間の範囲のアナログ信号に変
換し出力する複数のD−A変換部とを備えた多チャネル
内蔵型のD−A変換器において、 前記上側基準電圧入力端子と前記下側基準電圧入力端子
の少なくともいずれか一方の端子を複数個設け、該複数
の端子各々に異なる基準電圧を与え、 前記複数の基準電圧を前記D−A変換部に選択的に与え
る切換部を設けたことを特徴とするD−A変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25056891A JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | D−a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25056891A JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | D−a変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0590966A true JPH0590966A (ja) | 1993-04-09 |
Family
ID=17209829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25056891A Pending JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | D−a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0590966A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583683B2 (en) | 2000-09-12 | 2017-02-28 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58136134A (ja) * | 1982-02-08 | 1983-08-13 | Hitachi Ltd | デイジタル・アナログ変換装置 |
JPS62169527A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | D/a変換装置 |
JPH01193653A (ja) * | 1988-01-27 | 1989-08-03 | Nec Corp | 計測機用電源装置 |
JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
-
1991
- 1991-09-30 JP JP25056891A patent/JPH0590966A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58136134A (ja) * | 1982-02-08 | 1983-08-13 | Hitachi Ltd | デイジタル・アナログ変換装置 |
JPS62169527A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | D/a変換装置 |
JPH01193653A (ja) * | 1988-01-27 | 1989-08-03 | Nec Corp | 計測機用電源装置 |
JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583683B2 (en) | 2000-09-12 | 2017-02-28 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
US10312422B2 (en) | 2000-09-12 | 2019-06-04 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
KR100780909B1 (ko) | 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터 | |
US6191720B1 (en) | Efficient two-stage digital-to-analog converter using sample-and-hold circuits | |
JPH04357716A (ja) | マルチチャンネルdaコンバータ | |
KR100192429B1 (ko) | 액정표시소자의 구동장치 | |
US6583654B2 (en) | Clock synchronization device | |
JPH0590966A (ja) | D−a変換器 | |
US6999016B2 (en) | D/A converter and semiconductor device | |
JP2002050966A (ja) | Da変換器 | |
US5160930A (en) | Reference voltage generating circuit, and A/D and D/A converters using the same | |
JP2746493B2 (ja) | 半導体集積回路 | |
JP3461672B2 (ja) | 逐次比較型a/d変換器 | |
JPH07147541A (ja) | 半導体集積回路 | |
KR102123423B1 (ko) | 가변 해상도 기능이 적용된 고속 전류 구동 dac | |
JP2548892B2 (ja) | パレットメモリを含むマルチメディア用ディジタル/アナログ変換装置 | |
JP2000049573A (ja) | ディジタル信号制御回路と制御信号の生成方法 | |
JPH0537376A (ja) | Ad変換器 | |
JP2980035B2 (ja) | A/d変換回路 | |
KR200239645Y1 (ko) | 텔레비전의 동기 신호 극성 고정 장치 | |
US20070257828A1 (en) | Digital-to-analog converter and method thereof | |
JPH02110728A (ja) | 統計的符号化装置 | |
JPH04172720A (ja) | D/a変換器 | |
JP2757360B2 (ja) | 1−7コード変換回路 | |
KR20080027083A (ko) | 아날로그/디지털 변환장치 | |
JPH04326625A (ja) | A/d変換回路 |