JPH0590966A - Ｄ−ａ変換器 - Google Patents
Ｄ−ａ変換器Info
- Publication number
- JPH0590966A JPH0590966A JP25056891A JP25056891A JPH0590966A JP H0590966 A JPH0590966 A JP H0590966A JP 25056891 A JP25056891 A JP 25056891A JP 25056891 A JP25056891 A JP 25056891A JP H0590966 A JPH0590966 A JP H0590966A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- input terminal
- converter
- voltage input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 任意のチャネルを複数の基準電圧系で動作さ
せることができるＤ−Ａ変換器を得る。 【構成】 切換回路１００はＤ−Ａ変換部Ａ1 〜Ａm と
第１の上側基準電圧入力端子１０および第２の上側基準
電圧入力端子２０との間に接続されている。切換回路１
００はシフトレジスタ１からの信号により選択的に切り
換わり、Ｄ−Ａ変換部Ａ1 〜Ａm には第１，第２の上側
基準電圧Ｖref1，Ｖref2が択一的に与えられる。 【効果】 任意のチャネルを２つの基準電圧系で動作さ
せることができる。
せることができるＤ−Ａ変換器を得る。 【構成】 切換回路１００はＤ−Ａ変換部Ａ1 〜Ａm と
第１の上側基準電圧入力端子１０および第２の上側基準
電圧入力端子２０との間に接続されている。切換回路１
００はシフトレジスタ１からの信号により選択的に切り
換わり、Ｄ−Ａ変換部Ａ1 〜Ａm には第１，第２の上側
基準電圧Ｖref1，Ｖref2が択一的に与えられる。 【効果】 任意のチャネルを２つの基準電圧系で動作さ
せることができる。
Description
【０００１】
【産業上の利用分野】この発明は、ビデオカメラ，カラ
ーテレビ等に使用されている多チャネル内蔵型のＤ−Ａ
変換器に関するものである。
ーテレビ等に使用されている多チャネル内蔵型のＤ−Ａ
変換器に関するものである。
【０００２】
【従来の技術】図３は、従来のシリアルデータ転送方式
の多チャネル内蔵型のＤ−Ａ変換器を示すブロック図で
ある。図において、１はシフトレジスタ、２はシフトレ
ジスタ１にシリアルデータＤＴを入力するためのデータ
入力端子、３はシフトレジスタ１に基準クロックＣＬＫ
を入力するための基準クロック入力端子である。４はデ
コーダ、５はシフトレジスタ１からのシリアルデータＤ
Ｔの転送先Ｄ−Ａ変換部を決定するための取り込み信号
ＬＤを入力するデータ取り込み信号入力端子である。
の多チャネル内蔵型のＤ−Ａ変換器を示すブロック図で
ある。図において、１はシフトレジスタ、２はシフトレ
ジスタ１にシリアルデータＤＴを入力するためのデータ
入力端子、３はシフトレジスタ１に基準クロックＣＬＫ
を入力するための基準クロック入力端子である。４はデ
コーダ、５はシフトレジスタ１からのシリアルデータＤ
Ｔの転送先Ｄ−Ａ変換部を決定するための取り込み信号
ＬＤを入力するデータ取り込み信号入力端子である。
【０００３】１０は第１の上側基準電圧Ｖref1を入力す
るための第１の上側基準電圧入力端子、２０は第２の上
側基準電圧Ｖref2を入力するための第２の上側基準電圧
入力端子、３０は第１の上側基準電圧Ｖref1および第２
の上側基準電圧Ｖref2より小さい下側電圧ＶrefLを入力
するための下側基準電圧入力端子である。
るための第１の上側基準電圧入力端子、２０は第２の上
側基準電圧Ｖref2を入力するための第２の上側基準電圧
入力端子、３０は第１の上側基準電圧Ｖref1および第２
の上側基準電圧Ｖref2より小さい下側電圧ＶrefLを入力
するための下側基準電圧入力端子である。
【０００４】Ａ1 ，Ａ2 …Ａn-1 は第１の上側基準電圧
入力端子Ｖref1に接続されたＤ−Ａ変換部、Ａn ，Ａ
n+1 …Ａm は第２の上側基準電圧入力端子Ｖref2に接続
されたＤ−Ａ変換部である。Ｄ−Ａ変換部Ａ1 〜Ａm は
下側基準電圧入力端子３０にも接続されている。Ｄ−Ａ
変換部Ａ1 の出力がチャネル１のアナログ信号出力端子
Ｖ1 に、Ｄ−Ａ変換部Ａ2 の出力がチャネル２のアナロ
グ信号出力端子Ｖ2 に、以下同様にＤ−Ａ変換部Ａ3 の
出力…Ｄ−Ａ変換部Ａm の出力がチャネル３のアナログ
信号出力端子Ｖ3 …チャネルｍのアナログ信号出力端子
Ｖm に各々接続されている。
入力端子Ｖref1に接続されたＤ−Ａ変換部、Ａn ，Ａ
n+1 …Ａm は第２の上側基準電圧入力端子Ｖref2に接続
されたＤ−Ａ変換部である。Ｄ−Ａ変換部Ａ1 〜Ａm は
下側基準電圧入力端子３０にも接続されている。Ｄ−Ａ
変換部Ａ1 の出力がチャネル１のアナログ信号出力端子
Ｖ1 に、Ｄ−Ａ変換部Ａ2 の出力がチャネル２のアナロ
グ信号出力端子Ｖ2 に、以下同様にＤ−Ａ変換部Ａ3 の
出力…Ｄ−Ａ変換部Ａm の出力がチャネル３のアナログ
信号出力端子Ｖ3 …チャネルｍのアナログ信号出力端子
Ｖm に各々接続されている。
【０００５】次に動作について説明する。基準クロック
入力端子３に入力された基準クロックＣＬＫに同期して
Ｋビット分のシリアルデータＤＴがデータ入力端子２か
らシフトレジスタ１に取り込まれる。データ取り込み信
号入力端子５に入力されたデータ取り込み信号ＬＤはデ
コーダ４でデコードされてＤ−Ａ変換部Ａ1 〜Ａm に与
えられ、そのデコード内容に応じて、シフトレジスタ１
に取り込まれたシリアルデータＤＴの転送先Ｄ−Ａ変換
部が指定される。デコーダ４の出力はシフトレジスタ１
にも与えられる。シフトレジスタ１はこのデコーダ４の
出力に応じて前記指定されたＤ−Ａ変換部にＫビット分
のシリアルデータＤＴをパラレルに転送する。シリアル
データＤＴがＤ−Ａ変換部Ａ1 〜Ａn-1 の内のどれかに
転送された場合には、第１の上側基準電圧Ｖref1と下側
基準電圧ＶrefLの間の電圧を２K に分割し（Ｋビットの
分解能）、この分割された電圧のうちシリアルデータＤ
ＴのＫビットのデータ値に対応した電圧がアナログ信号
として出力される。つまり、チャネル１からチャネル
（ｎ−１）までのＤ−Ａ変換部Ａ1 〜Ａn-1 はＶref1の
基準電圧系で動作することになる。
入力端子３に入力された基準クロックＣＬＫに同期して
Ｋビット分のシリアルデータＤＴがデータ入力端子２か
らシフトレジスタ１に取り込まれる。データ取り込み信
号入力端子５に入力されたデータ取り込み信号ＬＤはデ
コーダ４でデコードされてＤ−Ａ変換部Ａ1 〜Ａm に与
えられ、そのデコード内容に応じて、シフトレジスタ１
に取り込まれたシリアルデータＤＴの転送先Ｄ−Ａ変換
部が指定される。デコーダ４の出力はシフトレジスタ１
にも与えられる。シフトレジスタ１はこのデコーダ４の
出力に応じて前記指定されたＤ−Ａ変換部にＫビット分
のシリアルデータＤＴをパラレルに転送する。シリアル
データＤＴがＤ−Ａ変換部Ａ1 〜Ａn-1 の内のどれかに
転送された場合には、第１の上側基準電圧Ｖref1と下側
基準電圧ＶrefLの間の電圧を２K に分割し（Ｋビットの
分解能）、この分割された電圧のうちシリアルデータＤ
ＴのＫビットのデータ値に対応した電圧がアナログ信号
として出力される。つまり、チャネル１からチャネル
（ｎ−１）までのＤ−Ａ変換部Ａ1 〜Ａn-1 はＶref1の
基準電圧系で動作することになる。
【０００６】シリアルデータＤＴがＤ−Ａ変換部Ａn 〜
Ａm の内のどれかに転送された場合には、第２の上側基
準電圧Ｖref2と下側基準電圧ＶrefLの間の電圧を２K に
分割し、この分割された電圧のうちシリアルデータＤＴ
のＫビットのデータ値に対応した電圧がアナログ信号と
して出力される。つまり、チャネルｎからチャネルｍま
でのＤ−Ａ変換部Ａn 〜Ａm はＶref2の基準電圧系で動
作することになる。
Ａm の内のどれかに転送された場合には、第２の上側基
準電圧Ｖref2と下側基準電圧ＶrefLの間の電圧を２K に
分割し、この分割された電圧のうちシリアルデータＤＴ
のＫビットのデータ値に対応した電圧がアナログ信号と
して出力される。つまり、チャネルｎからチャネルｍま
でのＤ−Ａ変換部Ａn 〜Ａm はＶref2の基準電圧系で動
作することになる。
【０００７】例えばシリアルデータＤＴがＤ−Ａ変換部
Ａ1 〜Ａn-1 に転送されたとき、チャネル１のアナログ
信号出力端子Ｖ1 には、 Ｖ1 ＝（Ｖref1−ＶrefL）・（ａ／２K ）＋ＶrefL の電圧が出力される。ここで、ａは０〜２k −１または
１〜２K の間の整数であるが、その値が０〜２K −１あ
るいは１〜２k のいずれの範囲であるかはＤ−Ａ変換器
が適用される回路構成に対応して決定する。一方、シリ
アルデータＤＴがＤ−Ａ変換部Ａn 〜Ａm に転送された
とき、チャネルｎのアナログ信号出力端子Ｖn には、 Ｖn ＝（Ｖref2−ＶrefL）・（ａ／２K ）＋ＶrefL の電圧が出力される。
Ａ1 〜Ａn-1 に転送されたとき、チャネル１のアナログ
信号出力端子Ｖ1 には、 Ｖ1 ＝（Ｖref1−ＶrefL）・（ａ／２K ）＋ＶrefL の電圧が出力される。ここで、ａは０〜２k −１または
１〜２K の間の整数であるが、その値が０〜２K −１あ
るいは１〜２k のいずれの範囲であるかはＤ−Ａ変換器
が適用される回路構成に対応して決定する。一方、シリ
アルデータＤＴがＤ−Ａ変換部Ａn 〜Ａm に転送された
とき、チャネルｎのアナログ信号出力端子Ｖn には、 Ｖn ＝（Ｖref2−ＶrefL）・（ａ／２K ）＋ＶrefL の電圧が出力される。
【０００８】
【発明が解決しようとする課題】従来のＤ−Ａ変換器は
以上のように、基準電圧系が各チャネル毎に固定されて
おり、任意のチャネルを複数の基準電圧系で動作させる
ことができない。そのため、ロジック系の回路（０〜５
Ｖに範囲のアナログ信号でコントロールする必要があ
る）と音声，映像系の回路（０〜１２Ｖの範囲のアナロ
グ信号でコントロールする必要ある）の両方に対応する
ことができないという問題点があった。
以上のように、基準電圧系が各チャネル毎に固定されて
おり、任意のチャネルを複数の基準電圧系で動作させる
ことができない。そのため、ロジック系の回路（０〜５
Ｖに範囲のアナログ信号でコントロールする必要があ
る）と音声，映像系の回路（０〜１２Ｖの範囲のアナロ
グ信号でコントロールする必要ある）の両方に対応する
ことができないという問題点があった。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、任意のチャネルを複数の基準電
圧系で動作させることができるＤ−Ａ変換器を得ること
を目的とする。
ためになされたもので、任意のチャネルを複数の基準電
圧系で動作させることができるＤ−Ａ変換器を得ること
を目的とする。
【００１０】
【課題を解決するための手段】この発明は、上側基準電
圧が入力される上側基準電圧入力端子と、下側基準電圧
が入力される下側基準電圧入力端子と、前記上側基準電
圧入力端子と前記下側基準電圧入力端子に接続され、与
えられるディジタル信号を前記上側基準電圧と前記下側
基準電圧の間の範囲のアナログ信号に変換し出力する複
数のＤ−Ａ変換部とを備えた多チャンネル内蔵型のＤ−
Ａ変換器に適用される。
圧が入力される上側基準電圧入力端子と、下側基準電圧
が入力される下側基準電圧入力端子と、前記上側基準電
圧入力端子と前記下側基準電圧入力端子に接続され、与
えられるディジタル信号を前記上側基準電圧と前記下側
基準電圧の間の範囲のアナログ信号に変換し出力する複
数のＤ−Ａ変換部とを備えた多チャンネル内蔵型のＤ−
Ａ変換器に適用される。
【００１１】この発明に係るＤ−Ａ変換器は、前記上側
基準電圧入力端子と前記下側基準電圧入力端子の少なく
ともいずれか一方の端子を複数個設け、該複数の端子各
々に異なる基準電圧を与え、前記複数の基準電圧を前記
Ｄ−Ａ変換部に選択的に与える切換部を設けたことを特
徴とする。
基準電圧入力端子と前記下側基準電圧入力端子の少なく
ともいずれか一方の端子を複数個設け、該複数の端子各
々に異なる基準電圧を与え、前記複数の基準電圧を前記
Ｄ−Ａ変換部に選択的に与える切換部を設けたことを特
徴とする。
【００１２】
【作用】この発明においては、上側基準電圧入力端子と
下側基準電圧入力端子の少なくともいずれか一方の端子
を複数個設け、該複数の端子各々に異なる基準電圧を与
え、複数の基準電圧をＤ−Ａ変換部に選択的に与える切
換部を設けたので、Ｄ−Ａ変換器を複数の基準電圧系で
動作させることができる。
下側基準電圧入力端子の少なくともいずれか一方の端子
を複数個設け、該複数の端子各々に異なる基準電圧を与
え、複数の基準電圧をＤ−Ａ変換部に選択的に与える切
換部を設けたので、Ｄ−Ａ変換器を複数の基準電圧系で
動作させることができる。
【００１３】
【実施例】図１はこの発明に係るＤ−Ａ変換器の一実施
例を示すブロック図である。図において図３に示した従
来装置との相違点は、第１の上側基準電圧入力端子１０
および第２の上側基準電圧入力端子２０とＤ−Ａ変換部
Ａ1 〜Ａm との間に切換回路１００を新たに設けたこと
である。切換回路１００は各Ｄ−Ａ変換部Ａ1 〜Ａm に
対応した複数のスイッチよりなる。各々のスイッチは第
１の上側基準電圧入力端子１０および第２の上側基準電
圧入力端子２０に接続され、シフトレジスタ１からの信
号に応じて第１の上側基準電圧Ｖref1，第２の上側基準
電圧Ｖref2を選択的にＤ−Ａ変換部Ａ1 〜Ａm に与え
る。その他の構成は従来装置と同様である。
例を示すブロック図である。図において図３に示した従
来装置との相違点は、第１の上側基準電圧入力端子１０
および第２の上側基準電圧入力端子２０とＤ−Ａ変換部
Ａ1 〜Ａm との間に切換回路１００を新たに設けたこと
である。切換回路１００は各Ｄ−Ａ変換部Ａ1 〜Ａm に
対応した複数のスイッチよりなる。各々のスイッチは第
１の上側基準電圧入力端子１０および第２の上側基準電
圧入力端子２０に接続され、シフトレジスタ１からの信
号に応じて第１の上側基準電圧Ｖref1，第２の上側基準
電圧Ｖref2を選択的にＤ−Ａ変換部Ａ1 〜Ａm に与え
る。その他の構成は従来装置と同様である。
【００１４】次に動作について図２を用いながら説明す
る。シフトレジスタ１には基準クロックＣＬＫのアップ
エッジに同期してＫ＋Ｒビット分のシリアルデータＤＴ
が取り込まれる（図２（ａ），図２（ｂ））。ここで、
Ｋビット分のシリアルデータＤＴはアナログ信号に変換
すべきディジタルデータに相当し、Ｒビット分のシリア
ルデータＤＴは切換回路１００を制御するためのデータ
に相当する。
る。シフトレジスタ１には基準クロックＣＬＫのアップ
エッジに同期してＫ＋Ｒビット分のシリアルデータＤＴ
が取り込まれる（図２（ａ），図２（ｂ））。ここで、
Ｋビット分のシリアルデータＤＴはアナログ信号に変換
すべきディジタルデータに相当し、Ｒビット分のシリア
ルデータＤＴは切換回路１００を制御するためのデータ
に相当する。
【００１５】上記動作と平行して、データ取り込み信号
ＬＤがデコーダ４でデコードされシフトレジスタ１およ
びＤ−Ａ変換部Ａ1 〜Ａn に与えられる。デコーダ４で
のデコード内容に応じてＫビット分のシリアルデータＤ
Ｔの転送先Ｄ−Ａ変換部が指定される。これと同時にＲ
ビット分のシリアルデータＤＴが切換回路１００に与え
られる。切換回路１００においては、Ｒビット分のシリ
アルデータＤＴに応答して、Ｋビット分のシリアルデー
タＤＴが転送されるＤ−Ａ変換部に対応する特定のスイ
ッチが決定され、かつこの特定のスイッチは、第１の基
準電圧Ｖref1あるいは第２の基準電圧Ｖref2のうちＲビ
ット分のシリアルデータＤＴにより指定された基準電圧
側にスイッチングされる。このようにして上側基準電圧
が決定される。
ＬＤがデコーダ４でデコードされシフトレジスタ１およ
びＤ−Ａ変換部Ａ1 〜Ａn に与えられる。デコーダ４で
のデコード内容に応じてＫビット分のシリアルデータＤ
Ｔの転送先Ｄ−Ａ変換部が指定される。これと同時にＲ
ビット分のシリアルデータＤＴが切換回路１００に与え
られる。切換回路１００においては、Ｒビット分のシリ
アルデータＤＴに応答して、Ｋビット分のシリアルデー
タＤＴが転送されるＤ−Ａ変換部に対応する特定のスイ
ッチが決定され、かつこの特定のスイッチは、第１の基
準電圧Ｖref1あるいは第２の基準電圧Ｖref2のうちＲビ
ット分のシリアルデータＤＴにより指定された基準電圧
側にスイッチングされる。このようにして上側基準電圧
が決定される。
【００１６】データ取り込み信号ＬＤが“Ｌ”から
“Ｈ”になると（図２（ｃ））シフトレジスタ１はデコ
ーダ４からのデコード出力に応答して前記指定された転
送先Ｄ−Ａ変換部にＫビット分のシリアルデータＤＴを
パラレルに転送する。伝送されたシリアルデータＤＴは
従来と同様の動作によりアナログ信号に変換され、アナ
ログ信号出力端子ＶK （Ｋは１〜ｍ）から出力される
（図２（ｄ））。たとえば、第１の上側基準電圧Ｖref1
を５．０Ｖ，第２の上側基準電圧Ｖref2を３．０Ｖ，下
側基準電圧ＶrefLを０Ｖとすると任意のチャネルのアナ
ログ信号の出力レンジを０〜５Ｖの範囲に設定したり、
０〜３Ｖの範囲に設定したりすることができる。
“Ｈ”になると（図２（ｃ））シフトレジスタ１はデコ
ーダ４からのデコード出力に応答して前記指定された転
送先Ｄ−Ａ変換部にＫビット分のシリアルデータＤＴを
パラレルに転送する。伝送されたシリアルデータＤＴは
従来と同様の動作によりアナログ信号に変換され、アナ
ログ信号出力端子ＶK （Ｋは１〜ｍ）から出力される
（図２（ｄ））。たとえば、第１の上側基準電圧Ｖref1
を５．０Ｖ，第２の上側基準電圧Ｖref2を３．０Ｖ，下
側基準電圧ＶrefLを０Ｖとすると任意のチャネルのアナ
ログ信号の出力レンジを０〜５Ｖの範囲に設定したり、
０〜３Ｖの範囲に設定したりすることができる。
【００１７】このように、切換回路１００を設け各チャ
ネル毎の上側基準電圧を切り換えるようにしたので、ロ
ジック系の回路および音声，映像系の回路の両方に対応
できるＤ−Ａ変換器を構成することが可能になる。
ネル毎の上側基準電圧を切り換えるようにしたので、ロ
ジック系の回路および音声，映像系の回路の両方に対応
できるＤ−Ａ変換器を構成することが可能になる。
【００１８】なお、上記実施例ではＤ−Ａ変換部に与え
られる上側基準電圧を切り換えるようにしたが、下側基
準電圧を切り換えるようにしてもよいし、上側基準電圧
および下側基準電圧の両方を切り換えるようにしてもよ
く、その場合にも上記実施例と同様の効果がある。
られる上側基準電圧を切り換えるようにしたが、下側基
準電圧を切り換えるようにしてもよいし、上側基準電圧
および下側基準電圧の両方を切り換えるようにしてもよ
く、その場合にも上記実施例と同様の効果がある。
【００１９】
【発明の効果】以上のようにこの発明によれば、上側基
準電圧入力端子と下側基準電圧入力端子の少なくともい
ずれか一方の端子を複数個設け、該複数の端子各々に異
なる基準電圧を与え、複数の基準電圧をＤ−Ａ変換部に
選択的に与える切換部を設けたので、Ｄ−Ａ変換器の任
意のチャネルを複数の基準電圧系で動作させることがで
きる。その結果、複数の回路のいずれに対しても任意の
チャネルで対応することができるという効果がある。
準電圧入力端子と下側基準電圧入力端子の少なくともい
ずれか一方の端子を複数個設け、該複数の端子各々に異
なる基準電圧を与え、複数の基準電圧をＤ−Ａ変換部に
選択的に与える切換部を設けたので、Ｄ−Ａ変換器の任
意のチャネルを複数の基準電圧系で動作させることがで
きる。その結果、複数の回路のいずれに対しても任意の
チャネルで対応することができるという効果がある。
【図１】この発明に係るＤ−Ａ変換器の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１に示した回路の動作を説明するための図で
ある。
ある。
【図３】従来のＤ−Ａ変換器を示すブロック図である。
１０ 第１の上側基準電圧入力端子 ２０ 第２の上側基準電圧入力端子 ３０ 下側基準電圧入力端子 Ａ1 〜Ａm Ｄ−Ａ変換部
Claims (1)
- 【請求項１】 上側基準電圧が入力される上側基準電圧
入力端子と、 下側基準電圧が入力される下側基準電圧入力端子と、 前記上側基準電圧入力端子と前記下側基準電圧入力端子
に接続され、与えられるディジタル信号を前記上側基準
電圧と前記下側基準電圧の間の範囲のアナログ信号に変
換し出力する複数のＤ−Ａ変換部とを備えた多チャネル
内蔵型のＤ−Ａ変換器において、 前記上側基準電圧入力端子と前記下側基準電圧入力端子
の少なくともいずれか一方の端子を複数個設け、該複数
の端子各々に異なる基準電圧を与え、 前記複数の基準電圧を前記Ｄ−Ａ変換部に選択的に与え
る切換部を設けたことを特徴とするＤ−Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056891A JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | Ｄ−ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056891A JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | Ｄ−ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590966A true JPH0590966A (ja) | 1993-04-09 |
Family
ID=17209829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25056891A Pending JPH0590966A (ja) | 1991-09-30 | 1991-09-30 | Ｄ−ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583683B2 (en) | 2000-09-12 | 2017-02-28 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58136134A (ja) * | 1982-02-08 | 1983-08-13 | Hitachi Ltd | デイジタル・アナログ変換装置 |
| JPS62169527A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | Ｄ／ａ変換装置 |
| JPH01193653A (ja) * | 1988-01-27 | 1989-08-03 | Nec Corp | 計測機用電源装置 |
| JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
-
1991
- 1991-09-30 JP JP25056891A patent/JPH0590966A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58136134A (ja) * | 1982-02-08 | 1983-08-13 | Hitachi Ltd | デイジタル・アナログ変換装置 |
| JPS62169527A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | Ｄ／ａ変換装置 |
| JPH01193653A (ja) * | 1988-01-27 | 1989-08-03 | Nec Corp | 計測機用電源装置 |
| JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583683B2 (en) | 2000-09-12 | 2017-02-28 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
| US10312422B2 (en) | 2000-09-12 | 2019-06-04 | Lumileds Llc | Light emitting devices with optical elements and bonding layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| KR100780909B1 (ko) | 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터 | |
| US6191720B1 (en) | Efficient two-stage digital-to-analog converter using sample-and-hold circuits | |
| JPH04357716A (ja) | マルチチャンネルｄａコンバータ | |
| KR100192429B1 (ko) | 액정표시소자의 구동장치 | |
| US6583654B2 (en) | Clock synchronization device | |
| JPH0590966A (ja) | Ｄ−ａ変換器 | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| JP2002050966A (ja) | Ｄａ変換器 | |
| US5160930A (en) | Reference voltage generating circuit, and A/D and D/A converters using the same | |
| JP2746493B2 (ja) | 半導体集積回路 | |
| JP3461672B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPH07147541A (ja) | 半導体集積回路 | |
| KR102123423B1 (ko) | 가변 해상도 기능이 적용된 고속 전류 구동 dac | |
| JP2548892B2 (ja) | パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置 | |
| JP2000049573A (ja) | ディジタル信号制御回路と制御信号の生成方法 | |
| JPH0537376A (ja) | Ａｄ変換器 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| KR200239645Y1 (ko) | 텔레비전의 동기 신호 극성 고정 장치 | |
| US20070257828A1 (en) | Digital-to-analog converter and method thereof | |
| JPH02110728A (ja) | 統計的符号化装置 | |
| JPH04172720A (ja) | Ｄ／ａ変換器 | |
| JP2757360B2 (ja) | １−７コード変換回路 | |
| KR20080027083A (ko) | 아날로그/디지털 변환장치 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 |