JPH0574792A

JPH0574792A - 半導体集積回路装置及びその製造方法

Info

Publication number: JPH0574792A
Application number: JP23443291A
Authority: JP
Inventors: Hideyuki Hosoe; 英之細江; Minoru Enomoto; 実榎本; Masanori Miyama; 昌敬深山; Tsuneo Mitani; 恒夫三谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-09-13
Filing date: 1991-09-13
Publication date: 1993-03-26

Abstract

(57)【要約】【目的】半導体集積回路装置に塔載される縦型構造の
バイポーラトランジスタの動作速度の高速化を図ると共
に、誤動作を防止する。【構成】縦型構造のバイポーラトランジスタを有する
半導体集積回路装置において、半導体基体の主面に構成
された突出状島領域７Ａにこの突出状島領域７Ａの上部
表面側に不純物濃度のピーク値が設定されたエミッタ領
域(７)を設け、前記半導体基体の主面の突出状島領域７
Ａ下、この突出状島領域７Ａの周囲よりも外側の領域の
夫々に前記エミッタ領域(７)との接合部若しくはその接
合部側の近傍に不純物濃度のピーク値が設定されたベー
ス領域を設けたバイポーラトランジスタが構成され、こ
のバイポーラトランジスタが前記突出状島領域７Ａの上
部表面でエミッタ領域(７)にエミッタ引出用電極８を接
続し、前記突出状島領域７Ａの周囲よりも外側の領域で
ベース領域にベース引出用電極１２を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、縦型構造のバイポーラトランジスタを有す
る半導体集積回路装置に適用して有効な技術に関するも
のである。

【０００２】

【従来の技術】半導体集積回路装置に塔載される一般的
な高速高性能のバイポーラトランジスタは、所謂バーチ
カル(縦型)構造で構成される。この縦型構造のバイポー
ラトランジスタは、例えば単結晶珪素からなるｐ型半導
体基板の主面上にｎ型エピタキシャル層を成長させて形
成した半導体基体の主面に、この主面に対して垂直方向
にエミッタ領域、ベース領域、コレクタ領域の夫々を順
次配列して構成される。この縦型構造のバイポーラトラ
ンジスタは、半導体集積回路装置において、半導体基体
の活性領域に設けられ、この活性領域は素子分離領域に
よって他の周囲の活性領域と電気的に分離される。

【０００３】前記縦型構造のバイポーラトランジスタ
は、例えば、エミッタ領域を高い不純物濃度のｎ型半導
体領域で構成し、ベース領域をｐ型半導体領域で構成
し、コレクタ領域をベース領域に接続する側に設けられ
た低い不純物濃度のｎ型エピタキシャル層とその下部に
設けられた高い不純物濃度の埋込み型のｎ型半導体領域
とで構成している。この種の縦型構造のバイポーラトラ
ンジスタは、シャロー化を図る目的として、エミッタ領
域、ベース領域の夫々の接合深さ（半導体基体の表面か
らその深さ方向に向った深さ）を浅く形成している。

【０００４】前記エミッタ領域は、例えばベース領域の
形成後に形成される。エミッタ領域は、半導体基体の主
面上に形成されたエミッタ引出用電極(多結晶珪素膜)か
らこのエミッタ引出用電極に導入されたｎ型不純物を半
導体基体の主面に形成されたベース領域の主面に拡散
(固相拡散)することにより浅く形成される。このエミッ
タ領域は、半導体基体の表面側からエミッタ引出用電極
に接続される。前記ベース領域は、半導体基体の主面上
に形成されたベース引出用電極(多結晶珪素膜)からこの
ベース引出用電極に導入されたｐ型不純物を半導体基体
の主面に拡散又はｐ型不純物を半導体基体の主面にイオ
ン打込み法で導入することにより浅く形成される。この
ベース領域は、シャロー化により半導体基体の表面側に
不純物濃度のピーク値つまり高い不純物濃度の領域が形
成されるので、直接又は真性ベース領域(実質的に動作
する領域)の不純物濃度に比べて高い不純物濃度で形成
されるグラフトベース領域を介在して半導体基体の表面
側からベース引出用電極に接続される。

【０００５】このように構成される縦型構造のバイポー
ラトランジスタは、エミッタ領域、ベース領域の夫々の
接合深さを浅く形成し、エミッタ−ベース間、ベース−
コレクタ間の夫々の接合面積を縮小して、エミッタ−ベ
ース間、ベース−コレクタ間の夫々の接合容量を低減し
ている。

【０００６】

【発明が解決しようとする課題】しかしながら、本発明
者は、前述の半導体集積回路装置を検討した結果、以下
の問題点を見出した。

【０００７】前記半導体集積回路装置に塔載される縦型
構造のバイポーラトランジスタは、シャロー化に伴いエ
ミッタ領域、ベース領域の夫々の接合深さが浅く形成さ
れ、このエミッタ領域、ベース領域の夫々の表面側(半
導体基体の表面側)に高い不純物濃度の領域が形成され
る。このため、エミッタ領域、ベース領域の夫々は、エ
ミッタ領域の周囲の側壁部分において、高い不純物濃度
同志のｐｎ接合を形成し、この接合部でのエミッタ−ベ
ース間接合容量(Ｃte)が増大すると共に、この接合部で
のエミッタ−ベース間接合耐圧が低下する。この現象
は、縦型構造のバイポーラトランジスタの動作速度を低
下させると共に、誤動作を生じる。

【０００８】本発明の目的は、縦型構造のバイポーラト
ランジスタを有する半導体集積回路装置において、動作
速度の高速化を図ると共に、誤動作を防止することが可
能な技術を提供することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１１】（１）半導体基体の主面にこの主面に対し
て垂直方向にエミッタ領域、ベース領域の夫々が配列さ
れ、このエミッタ領域にエミッタ電極、このべース領域
にベース電極の夫々が接続された縦型構造のバイポーラ
トランジスタを有する半導体集積回路装置において、前
記半導体基体の主面に構成された突出状島領域にこの突
出状島領域の上部表面側に不純物濃度のピーク値が設定
されたエミッタ領域を設け、前記半導体基体の主面の突
出状島領域下、この突出状島領域の周囲よりも外側の領
域の夫々に前記エミッタ領域との接合部若しくはその接
合部側の近傍に不純物濃度のピーク値が設定されたベー
ス領域を設けたバイポーラトランジスタが構成され、こ
のバイポーラトランジスタが前記突出状島領域の上部表
面でエミッタ領域にエミッタ電極を接続し、前記突出状
島領域の周囲よりも外側の領域でベース領域にベース電
極を接続する。

【００１２】（２）半導体基体の主面にこの主面に対し
て垂直方向にエミッタ領域、ベース領域の夫々が配列さ
れ、このエミッタ領域にエミッタ電極、このべース領域
にベース電極の夫々が接続された縦型構造のバイポーラ
トランジスタを有する半導体集積回路装置の製造方法に
おいて、前記半導体基体の主面にその表面から深さ方向
に向ってエミッタ領域、ベース領域の夫々を形成する工
程と、前記エミッタ領域の表面上の中央部にエミッタ電
極を形成する工程と、前記エミッタ電極をマスクとして
使用し、このエミッタ電極の周囲よりも外側のエミッタ
領域を除去して突出状島領域を形成すると共に、前記ベ
ース領域の表面を露出する工程と、前記露出されたベー
ス領域の表面上にベース電極を形成する工程とを備え
る。

【００１３】

【作用】上述した手段(１)によれば、以下の作用効果が
ある。

【００１４】(Ａ)縦型構造のバイポーラトランジスタに
おいて、エミッタ領域の不純物濃度の高い周囲とベース
領域の不純物濃度の高い領域との位置を半導体基体の深
さ方向に引き離し、両者間の高い不純物濃度同志の接合
を廃止したので、エミッタ−ベース間接合容量(Ｃte)を
低減できると共に、エミッタ−ベース間接合耐圧を向上
できる。

【００１５】(Ｂ)ベース領域の不純物濃度の高い領域の
表面側にベース電極を接続したので、このベース領域と
ベース電極との接続抵抗を低減でき、オーミックコンタ
クト特性を向上できる。

【００１６】(Ｃ)この結果、縦型構造のバイポーラトラ
ンジスタの動作速度の高速化を図れると共に、誤動作を
防止できる。

【００１７】上述した手段(２)によれば、エミッタ電極
をマスクにエミッタ領域及びベース領域の一部(実質的
に動作する真性ベース領域)を加工でき、エミッタ電極
のサイズに対応したサイズでエミッタ領域及び真性ベー
ス領域を形成でき（エミッタ電極のサイズが最小加工寸
法であれば、エミッタ領域及び真性ベース領域のサイズ
も最小加工寸法と同等に形成でき）、しかも、エミッタ
電極に対してエミッタ領域及び真性ベース領域を自己整
合で形成できる。

【００１８】この結果、縦型構造のバイポーラトランジ
スタの微細化が図れ、半導体集積回路装置の集積度を向
上できる。

【００１９】以下、本発明の構成について、縦型構造の
バイポーラトランジスタを有する半導体集積回路装置に
本発明を適用した一実施例とともに説明する。

【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２１】

【実施例】本発明の一実施例である半導体集積回路装置
に塔載される縦型構造のバイポーラトランジスタの概略
構成を図１(要部断面図)及び図２（図１に示すＡ−Ａ切
断面で切った不純物濃度分布図に同図１に示すＢ−Ｂ切
断面で切った不純物濃度分布図を重ね合せた図）で示
す。

【００２２】図１に示すように、半導体集積回路装置に
塔載される縦型構造のバイポーラトランジスタは、単結
晶珪素からなるp-型半導体基板１の主面上にn-型エピタ
キシャル層３を成長させて形成した半導体基体の活性領
域の主面に構成される。この活性領域は素子分離領域で
周囲を規定され、他の活性領域と電気的に分離されてい
る。素子分離領域は、主に、p-型半導体基板１、p+型半
導体領域(図示せず)及びフィールド絶縁膜４で構成され
る。

【００２３】前記縦型構造のバイポーラトランジスタ
は、半導体基体の主面にこの主面に対して垂直方向にｎ
型エミッタ領域、ｐ型ベース領域、ｎ型コレクタ領域の
夫々を順次配列したｎｐｎ型で構成される。

【００２４】図１及び図２に示すように、前記ｎ型コレ
クタ領域は、真性コレクタ領域、グラフトコレクタ領域
及びコレクタ電位引上用のn+型半導体領域５で構成され
る。真性コレクタ領域は、n-型エピタキシャル層３の活
性領域において、このn-型エピタキシャル層３の一部で
あるn-型半導体領域３Ａで構成される。n-型半導体領域
３Ａは例えば１０¹⁵〜１０¹⁶〔atoms／cm³〕程度の不純
物濃度で形成される。グラフトコレクタ領域は、p-型半
導体基板１とn-型エピタキシャル層３との間に設けられ
た埋込み型のn+型半導体領域２で構成される。この埋込
み型のn+型半導体領域２は、例えば１０¹⁹〜１０²⁰〔at
oms／cm³〕程度の不純物濃度で形成される。コレクタ電
位引上用のn+型半導体領域５は、真性コレクタ領域に近
接する別の領域において、フィールド絶縁膜４で周囲を
囲まれたn-型エピタキシャル層３の活性領域に構成され
る。コレクタ電位引上用のn+型半導体領域５は、グラフ
トコレクタ領域であるn+型半導体領域の一端部に電気的
に接続される。このコレクタ電位引上用のn+型半導体領
域５は、コレクタ電流を半導体基体の表面から引き出
し、このコレクタ電流径路での抵抗値を低減する目的で
設けられている。

【００２５】前記ｐ型ベース領域は、真性ベース領域
(実質的に動作する領域)及びグラフトベース領域で構成
される。真性ベース領域はｐ型半導体領域６で構成され
る。このｐ型半導体領域６は、半導体基体の主面に構成
された突出状島領域７Ａ下の真性コレクタ領域であるn-
型半導体領域３Ａの主面に構成される。突出状島領域７
Ａは、活性領域において、半導体基体の主面(表面)上に
形成されるエミッタ引出用電極８をエッチングマスクと
して使用し、このエミッタ引出用電極８の周囲よりも外
側の半導体基体の表面をその表面から深さ方向に向って
エッチング除去することにより形成される。真性ベース
領域であるｐ型半導体領域６は、例えば１０¹⁶〜１０¹⁷
〔atoms／cm³〕程度の不純物濃度で形成され、半導体基
体（n-型エピタキシャル層３）の表面つまり突出状島領
域７Ａの表面から深さ方向に向って約０．３〔μｍ〕程
度の位置にピーク値を有する。

【００２６】前記グラフトベース領域はp+型半導体領域
１１で構成される。このp+型半導体領域１１は、真性ベ
ース領域であるｐ型半導体領域６の周囲のn-型半導体領
域３Ａの主面に構成され、半導体基体の表面(突出状島
領域７Ａの表面)から深さ方向に向ってｐ型半導体領域
６とほぼ同様の位置(深さ)に構成される。p+型半導体領
域１１は、ｐ型半導体領域６の周囲と接触し、電気的に
接続される。つまり、グラフトベース領域であるp+型半
導体領域１１は、突出状島領域７Ａの周囲よりも外側の
半導体基体の主面に構成され、突出状島領域７Ａよりも
半導体基体の深さ方向に深い位置に構成される。このp+
型半導体領域１１は例えば１０²⁰〜１０²¹〔atoms／c
m³〕程度の不純物濃度で形成され、半導体基体（n-型エ
ピタキシャル層３）の表面つまり突出状島領域７Ａの表
面から深さ方向に向って約０．３〔μｍ〕程度の位置に
ピーク値を有する。このp+型半導体領域１１は、ベース
領域にベース電流を供給するベース引出用電極１２との
接続抵抗を低減する（オーミックコンタクト特性を高め
る）目的として設けられる。

【００２７】前記ｎ型エミッタ領域は、n+型半導体領域
７で構成され、前述の突出状島領域７Ａに構成される。
このエミッタ領域であるn+型半導体領域７は、例えば１
０²⁰〜１０²¹〔atoms／cm³〕程度の不純物濃度で形成さ
れ、半導体基体（n-型エピタキシャル層３）の表面側つ
まり突出状島領域７Ａの上部表面側の位置にピーク値を
有し、突出状島領域７Ａの表面から深さ方向に向って約
０．３〔μｍ〕程度の厚さで形成される。つまり、n+型
半導体領域７は、突出状島領域７Ａの底面部でこの底面
部に不純物濃度のピーク値が設定された真性ベース領域
であるｐ型半導体領域６とｐｎ接合を形成している。ま
た、n+型半導体領域７は、突出状島領域７Ａの周囲より
も外側の領域(半導体基体の主面)に不純物濃度のピーク
値が設定されたグラフトベース領域であるp+型半導体領
域１１と半導体基体の深さ方向に引き離されている。つ
まり、縦型構造のバイポーラトランジスタは、エミッタ
領域であるn+型半導体領域７の不純物濃度の高い周囲と
ベース領域の不純物濃度の高い領域(p+型半導体領域１
１)との位置を半導体基体の深さ方向に引き離し、両者
間の高い不純物濃度の接合を廃止している。

【００２８】前記エミッタ領域であるn+型半導体領域７
は、その表面上に形成されたエミッタ引出用電極８に電
気的に接続される。つまり、エミッタ引出用電極８は、
突出状島領域７Ａの上部表面でn+型半導体領域７に接続
される。このエミッタ引出用電極８は、絶縁膜１３に形
成された接続孔１３ｂを通して配線１５に電気的に接続
される。前記n+型半導体領域７、エミッタ引出用電極８
の夫々の側壁は、絶縁膜１０で覆われている。

【００２９】前記グラフトベース領域であるp+型半導体
領域１１は、その表面上に形成されたベース引出用電極
１２に電気的に接続される。このベース引出用電極１２
は、突出状島領域７Ａの周囲よりも外側に形成され、n+
型半導体領域７、エミッタ引出用電極８の夫々と絶縁膜
１０で絶縁分離される。ベース引出用電極１２は、突出
状島領域７Ａの周囲よりも外側の領域でp+型半導体領域
１１に接続される。つまり、縦型構造のバイポーラトラ
ンジスタは、ベース領域の不純物濃度の高い領域(n+型
半導体領域１１)の表面側にベース引出用電極１２を接
続し、ベース領域にベース電流を供給するベース引出用
電極１２との接続抵抗を低減している。ベース引出用電
極１２は、絶縁膜１３に形成された接続孔１３ａを通し
て配線１５に電気的に接続される。

【００３０】前記コレクタ電位引上用のn+型半導体領域
５は、絶縁膜１４に形成された接続孔１４ａを通して配
線１５に電気的に接続される。

【００３１】このように、縦型構造のバイポーラトラン
ジスタを有する半導体集積回路装置において、半導体基
体の主面に構成された突出状島領域７Ａにこの突出状島
領域７Ａの上部表面側に不純物濃度のピーク値が設定さ
れたエミッタ領域(７)を設け、前記突出状島領域７Ａ下
にエミッタ領域(７)とのｐｎ接合部に不純物濃度のピー
ク値が設定された真性ベース領域(６)、前記突出状島領
域７Ａの周囲よりも外側の領域に不純物濃度のピーク値
が設定されたグラフトベース領域(１１)の夫々を設けた
縦型構造のバイポーラトランジスタが構成され、この縦
型構造のバイポーラトランジスタが前記突出状島領域７
Ａの上部表面でエミッタ領域(７)にエミッタ引出用電極
８を接続し、前記突出状島領域７Ａの周囲よりも外側の
領域のグラフトベース領域(１１)にベース引出用電極１
２を接続する。この構成により、以下の作用効果が得ら
れる。

【００３２】(Ａ)縦型構造のバイポーラトランジスタに
おいて、エミッタ領域(７)の不純物濃度の高い周囲とベ
ース領域の不純物濃度の高い領域(p+型半導体領域１１)
との位置を半導体基体の深さ方向に引き離し、両者間の
高い不純物濃度同志の接合を廃止したので、エミッタ−
ベース間接合容量(Ｃte)を低減できると共に、エミッタ
ーベース間接合耐圧を向上できる。

【００３３】(Ｂ)ベース領域の不純物濃度の高い領域(p
+型半導体領域１１)の表面側にベース引出用電極１２を
接続したので、ベース引出用電極１２との接続抵抗を低
減できる(オーミックコンタクト特性を向上できる)。

【００３４】(Ｃ)この結果、縦型構造のバイポーラトラ
ンジスタの動作速度の高速化を図れると共に、誤動作を
防止できる。

【００３５】次に、前述の半導体集積回路装置に塔載さ
れる縦型構造のバイポーラトランジスタの製造方法につ
いて、図３Ａ乃至図３Ｄ(各製造工程毎に示す要部断面
図)を用いて簡単に説明する。

【００３６】まず、単結晶珪素からなるp-型半導体基板
１を用意する。

【００３７】次に、縦型構造のバイポーラトランジスタ
の形成領域(活性領域)において、前記p-型半導体基板１
の主面にｎ型不純物を選択的に導入する。

【００３８】次に、前記活性領域と周囲の他の活性領域
とを電気的に分離する素子分離領域(非活性領域)におい
て、前記p-型半導体基板１の主面にｐ型不純物を選択的
に導入する。

【００３９】次に、前記p-型半導体基板１の表面上の全
域にn-型エピタキシャル層３を成長させる。このn-型エ
ピタキシャル層３の成長により、前記導入されたｎ型不
純物がp-型半導体基板１の活性領域の主面、n-型エピタ
キシャル層３の夫々に拡散され、また、前記導入された
ｐ型不純物がp-型半導体基板１の非活性領域の主面、n-
型エピタキシャル層３の夫々に拡散され、グラフトコレ
クタ領域である埋込型のn+型半導体領域２及び素子分離
領域である埋込型のp+型半導体領域(図示せず）が形成
される。また、p-型半導体基板１上にn-型エピタキシャ
ル層３を成長させることにより、半導体集積回路装置を
構成する半導体基体が完成する。

【００４０】次に、周知の選択酸化法を使用し、前記非
活性領域において、n-型エピタキシャル層３の主面にフ
ィールド絶縁膜４を形成する。このフィールド絶縁膜４
を形成することにより、活性領域において、n-型エピタ
キャル層３の一部で構成されるn-型半導体領域３Ａが形
成される。n-型半導体領域３Ａは真性コレクタ領域を構
成する。この後、前記活性領域のn-型半導体領域３Ａに
近接する別な領域において、フィールド絶縁膜４で周囲
を囲まれたn-型エピタキシャル層３の主面にｎ型の不純
物を選択的に導入し、コレクタ電位引上用のn+型半導体
領域５を形成する。

【００４１】次に、前記コレクタ領域であるn-型半導体
領域３Ａの主面にｐ型不純物を選択的に導入し、ｐ型半
導体領域６を形成する。このｐ型半導体領域６は、半導
体基体の表面側から例えばボロン(Ｂ)をイオン打込み法
で導入することにより形成される。ｐ型半導体領域６
は、後述する製造工程において真性ベース領域を構成す
る。この後、前記ｐ型半導体領域６の主面にｎ型不純物
を選択的に導入し、n+型半導体領域７を形成する。この
n+型半導体領域７は、半導体基体の表面側から例えば砒
素(Ａｓ)をイオン打込み法で導入することにより形成さ
れる。n+型半導体領域７は、後述する製造工程において
エミッタ領域を構成する。

【００４２】次に、前記半導体基体の表面上の全面に例
えばＣＶＤ法で堆積した多結晶珪素膜を形成する。この
多結晶珪素膜には、抵抗値を低減するｎ型不純物がその
堆積中又は堆積後に導入される。この後、前記多結晶珪
素膜上の全面に例えばＣＶＤ法で堆積した窒化珪素膜を
形成する。

【００４３】次に、前記窒化珪素膜、多結晶珪素膜の夫
々に順次パターンニングを施して、図３Ａに示すよう
に、n+型半導体領域７の表面上の中央部にエミッタ引出
用電極８、エミッタ引出用電極８の表面上にマスク９の
夫々を形成する。

【００４４】次に、前記マスク９を耐熱酸化マスクとし
て使用し、エミッタ引出用電極８の周囲の側壁及びエミ
ッタ引出用電極８の周囲よりも外側のn+型半導体領域７
に熱酸処理を施して、図３Ｂに示すように、酸化珪素膜
で形成される絶縁膜１０を形成する。この時、コレクタ
電位引上用のn+型半導体領域５の表面上に酸化珪素膜で
形成される絶縁膜５Ａが形成される。

【００４５】次に、前記マスク９及びエミッタ引出用電
極８をエッチングマスクとして使用し、異方性エッチン
グでｐ型半導体領域６の表面上の絶縁膜１０をそのｐ型
半導体領域６の表面が露出するまでエッチング除去し
て、ｐ型半導体領域６の表面上の中央部に突出状島領域
７Ａを形成する。つまり、突出状島領域７Ａは、エミッ
タ引出用電極８の周囲よりも外側のn+型半導体領域７を
除去することにより形成される。この時、コレクタ電位
引上用のn+型半導体領域５の表面上の絶縁膜５Ａも除去
される。これにより、突出状島領域７Ａにn+型半導体領
域７からなるエミッタ領域が形成されると共に、突出状
島領域７Ａ下にn+型半導体領域７とｐｎ接合を形成する
ｐ型半導体領域６からなる真性ベース領域が形成され
る。つまり、エミッタ領域及び真性ベース領域は、エミ
ッタ引出用電極８をマスクに加工され、エミッタ引出用
電極８のサイズに対応したサイズで形成され（エミッタ
引出用電極８のサイズが最小加工寸法であれば、エミッ
タ領域及び真性ベース領域のサイズも最小加工寸法と同
等に形成され）、しかも、エミッタ引出用電極８に対し
て自己整合で形成される。

【００４６】次に、前記マスク９及びエミッタ引出用電
極８を不純物導入用マスクとして使用し、n-型半導体領
域３Ａ及びｐ型半導体領域６の主面にｐ型不純物を選択
的に導入して、図３Ｃに示すように、グラフトベース領
域であるp+型半導体領域１１を形成する。このp+型半導
体領域１１は、半導体基体の表面側から例えば(Ｂ)をイ
オン打込み法で導入することにより形成される。

【００４７】次に、前記露出しているp+型半導体領域１
１上を含む半導体基体の主面上の全面に例えばＣＶＤ法
で多結晶珪素を堆積し、平坦化処理を施した後、マスク
９の表面が露出するまで前記多結晶珪素膜に全面エッチ
ングを施す。この後、前記多結晶珪素に所定のパターン
ニングを施して、図３Ｄに示すように、p+型半導体領域
１１の表面上にベース引出用電極１２を形成する。前記
多結晶珪素膜には、抵抗値を低減するｎ型不純物(例え
ばリン(Ｐ))がその堆積中又は堆積後に導入される。こ
の後、前記エミッタ引出用電極８上のマスク９を除去す
る。

【００４８】次に、熱酸化処理を施し、ベース引出用電
極１２、エミッタ引出用電極８の夫々の表面上に絶縁膜
１３を形成すると共に、コレクタ電位引上用のn+型半導
体領域５の表面上に絶縁膜１４を形成する。この絶縁膜
１３、絶縁膜１４の夫々は酸化珪素膜で形成される。こ
の後、前記絶縁膜１３に接続孔１３ａ、１３ｂ、絶縁膜
１４に接続孔１４ａの夫々を形成し、これらを通して、
ベース引出用電極１２、エミッタ引出用電極８、コレク
タ電位引上用のn+型半導体領域５の夫々に例えばアルミ
ニウム膜又はアルミニウム合金膜で形成された配線１５
を電気的に接続することにより、図１に示すように、半
導体集積回路装置に塔載される縦型構造のバイポーラト
ランジスタがほぼ完成する。

【００４９】このように、縦型構造のバイポーラトラン
ジスタを有する半導体集積回路装置の製造方法におい
て、半導体基体の主面にその表面から深さ方向に向って
n+型半導体領域７、ｐ型半導体領域６の夫々を形成する
工程と、前記n+型半導体領域７の表面上の中央部にエミ
ッタ引出用電極８を形成する工程と、前記エミッタ引出
用電極８をマスクとして使用し、このエミッタ引出用電
極８の周囲よりも外側のn+型半導体領域７を除去して突
出状島領域７Ａを形成すると共に、前記ｐ型半導体領域
６の表面を露出する工程と、前記露出されたｐ型半導体
領域６の表面上にベース引出用電極１２を形成する工程
とを備える。これにより、エミッタ引出用電極８をマス
クにエミッタ領域及び真性ベース領域を加工でき、エミ
ッタ引出用電極８のサイズに対応したサイズでエミッタ
領域及び真性ベース領域を形成でき（エミッタ引出用電
極のサイズが最小加工寸法であれば、エミッタ領域及び
真性ベース領域のサイズも最小加工寸法と同等に形成で
き）、しかも、エミッタ引出用電極８に対してエミッタ
領域及び真性ベース領域を自己整合で形成できる。

【００５０】この結果、縦型構造のバイポーラトランジ
スの微細化が図れ、半導体集積回路装置の集積度を向上
できる。

【００５１】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００５２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００５３】半導体集積回路装置に塔載される縦型構造
のバイポーラトランジスタの動作速度の高速化を図るこ
とができると共に、誤動作を防止することができる。

【００５４】また、前記半導体集積回路装置の集積度を
向上できる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置に
塔載される縦型構造のバイポーラトランジスタの概略構
成を示す要部断面図。

【図２】図１に示すＡ−Ａ切断面及びＢ−Ｂ切断面で切
った縦型構造のバイポーラトランジスタの不純物濃度分
布図。

【図３Ａ】前記縦型構造のバイポーラトランジスタの製
造方法を各製造工程毎に示す要部断面図。

【図３Ｂ】前記縦型構造のバイポーラトランジスタの製
造方法を各製造工程毎に示す要部断面図。

【図３Ｃ】前記縦型構造のバイポーラトランジスタの製
造方法を各製造工程毎に示す要部断面図。

【図３Ｄ】前記縦型構造のバイポーラトランジスタの製
造方法を各製造工程毎に示す要部断面図。

【符号の説明】

１…半導体基板、２…グラフトコレクタ領域であるn+型
半導体領域、３…n-型エピタキシャル層、３Ａ…真性コ
レクタ領域であるn-型半導体領域、４…フィールド絶縁
膜、６…真性ベース領域であるｐ型半導体領域、７…エ
ミッタ領域であるn+型半導体領域、７Ａ…突出状島領
域、８…エミッタ引出用電極、１０…絶縁膜、１１…グ
ラフトベース領域であるp+型半導体領域、１２…ベース
引出用電極、１３，１４…絶縁膜、１５…配線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者三谷恒夫東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】半導体基体の主面にこの主面に対して垂
直方向にエミッタ領域、ベース領域の夫々が配列され、
このエミッタ領域にエミッタ電極、ベース領域にベース
電極の夫々が接続された縦型構造のバイポーラトランジ
スタを有する半導体集積回路装置において、前記半導体
基体の主面に構成された突出状島領域に、この突出状島
領域の上部表面側に不純物濃度のピーク値が設定された
エミッタ領域を設け、前記半導体基体の主面の突出状島
領域下、この突出状島領域の周囲よりも外側の領域の夫
々に、前記エミッタ領域との接合部若しくはその接合部
側の近傍に不純物濃度のピーク値が設定されたベース領
域を設けたバイポーラトランジタが構成され、このバイ
ポーラトランジスタが前記突出状島領域の上部表面側で
エミッタ領域にエミッタ電極を接続し、前記突出状島領
域の周囲よりも外側の領域でベース領域にベース電極を
接続したことを特徴とする半導体集積回路装置。
【請求項２】半導体基体の主面にこの主面に対して垂
直方向にエミッタ領域、ベース領域の夫々が配列され、
このエミッタ領域にエミッタ電極、ベース領域にベース
電極の夫々が接続された縦型構造のバイポーラトランジ
スタを有する半導体集積回路装置の製造方法において、
前記半導体基体の主面に、その表面から深さ方向に向っ
てエミッタ領域、ベース領域の夫々を形成する工程と、
前記エミッタ領域の表面上の中央部にエミッタ電極を形
成する工程と、前記エミッタ電極をマスクとして使用
し、このエミッタ電極の周囲よりも外側のエミッタ領域
を除去して突出状島領域を形成すると共に、前記ベース
領域の表面を露出する工程と、前記露出されたベース領
域の表面上にベース電極を形成する工程とを備えたこと
を特徴とする半導体集積回路装置の製造方法。