JPH057188A - デイジタル伝送システムの多重化装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、遅延吸収回路を設けることなく多重
化部とインタフェースとの間の距離に伴う遅延の影響を
抑制できるようにしたことを特徴とする。 【構成】下位群からの受信データを上位群のデータに変
換する多重化装置において、前記受信データを取り込
み、これを読出して出力すると共に、該受信データを前
記多重化装置における位相に合わせるべく読出し速度を
制御することにより位相調整して出力するバッファ手段
1-1 〜1-4 と、このバッファ手段から読出されて出力さ
れるデータを前記上位群のデータ速度に速度変換して出
力する速度変換手段60と、この速度変換されたデータを
多重化して上位群データとして出力する多重化手段80と
を具備し、前記速度変換手段は前記多重化手段の側に配
置して構成することを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の下位群データを収
容して上位群に伝送する同期端局装置における装置内部
でのデータの多重化を行う多重化装置に関するものであ
る。

【０００２】

【従来の技術】有線ディジタル伝送システムにおいて
は、一つの伝送路で多数のチャネルを確保するために信
号を多重化して伝送することが行われている。そして、
端末は一般に伝送速度が低速であるため、幹線が高速伝
送である場合には、複数の端末の送受信データを多重化
しても、なお伝送に余裕があり、従って、これら多重化
したものをさらに複数多重化して幹線へと送り出す。こ
の場合、幹線に近い階層の多重化装置程、高位、端末に
近い階層の多重化装置程、低位となり、各階層に応じて
１次群、２次群、３次群、…ｎ次群と呼んでいる。ｎ＝
１，２，３，…とすると、数字が大きくなる程、高次で
あることを示しており、それぞれの群により、伝送速度
が定められている。

【０００３】このように、幹線と端末との間には高位か
ら低位の多重化装置が介在することとなる。端末側がデ
ィジタル交換網に接続されている場合、これらディジタ
ル交換網の端末に最も近い階層に位置する多重化装置
が、０次群多重化装置であり、その上位の階層に１次群
多重化装置が介在する。０次群多重化装置では複数チャ
ネルの低速伝送データ（64kbit/s以下；例えば3.2kbit/
s ，6.4kbit/s ，12.8kbit/s等のベアラ速度のデータ）
を64kbit/sに多重変換して１次群多重化装置との間での
伝送データ授受を行い、また、１次群多重化装置からの
多重伝送データをチャネル分解して64kbit/sの伝送デー
タにし、対応するチャネルの端末へ送る。

【０００４】また、１次群多重化装置は０次群多重化装
置からの64kbit/s×24ch（ch；チャネル）のデータを多
重変換して1.544Mbit/s の多重データとし、２次群多重
化装置に伝送データし、また、２次群多重化装置からの
1.544Mbit/s の多重伝送データをチャネル分解して64kb
it/s×24chの伝送データにし、対応する下位群多重化装
置へ送る。２次群多重化装置は1.544Mbit/s の多重デー
タ4ch 分を6.3 Mbit/sに多重する。

【０００５】ところで、従来、この種の多重化装置は図
２のように構成されている。図２はそのブロック構成例
を示すものである。すなわち、ｎ系列のディジタル回
線、ここでは一例として４系列の低速側データ（例え
ば、1.544 Mbit/S）ディジタル回線2-1 〜2-4 を例に説
明すると、これらディジタル回線2-1 〜2-4 が、それぞ
れ対応するインタフェース部1-1 〜1-4 に接続されてお
り、これらのインタフェース部1-1 〜1-4 は、各々下位
群からの対応する1.544Mbit/S 24CH ディジタル回線2-1
〜2-4 を終端する機能を有する。

【０００６】また、これらのインタフェース部1-1 〜1-
4 は、上記1.544 Mbit/S 24CH ディジタル回線2-1 〜2-
4 をエラスティックバッファとなるエラスティックメモ
リ13により高速側データ（例えば、8.192 Mbit/S 24 CH
集中配置形式データ）10に速度変換して、多重化部５に
送出する。

【０００７】ここで、エラスティックバッファとは、互
いに非同期の通信路間での伝送フレームの授受に際して
問題となる位相差の吸収を図るために用いるバッファで
ある。多重化部５は入力データの多重化を実施する多重
回路８と、この多重化されたデータを分散配置データに
変換するためのバッファメモリであるダブルバッファメ
モリ６とを有しており、多重化部５では、高速側データ
（例えば、8.192 Mbit/S 24CH 集中配置形式データ）10
を４系統分、多重化回路８で多重して8.192 Mbit/S 96C
H 集中配置形式データ12にする。さらに多重化部５で
は、この高速側データ12をダブルバッファメモリ６に一
旦格納し、その後、読出すことでその読出しの際に配置
変換後の高速側データ（例えば、8.192 Mbit/S 96CH 分
散配置データ等）９に変換する。

【０００８】ところでこのような装置ではシステム構築
の都合により、各インタフェース部1-1 〜1-4 と、多重
化部５を別々のサブラックに分離し、数メートルのケー
ブルでつなぐと云うような装置構成にせざるを得ない場
合があり、このような場合には、各インタフェース部1-
1 〜1-4 での速度変換により、高速なデータに変換され
た分、多重化部５でのデータの授受のタイミングが難し
くなるという問題がある。すなわち、データの伝送速度
が速いと、上記ケーブルが数メートルとはいえ、この数
メートルの間での遅延量がデータ授受のタイミングの上
で問題になる。そして、これを解決するには、多重化部
５の方に遅延吸収回路を新たに設けるなどの手段を講じ
なければならない。

【０００９】

【発明が解決しようとする課題】上述の如く、多重化装
置では下位群から受信した低速側（低次群）データをイ
ンタフェース部で高速側データに速度変換して多重化部
に入力する構成としている。そのため、システム構成の
都合上、多重化部とインタフェースとを分けて配置し、
両者をケーブルで接続する必要が生じた場合、この多重
化部とインタフェースとの間の距離が問題になる。そし
て、多重化部とインタフェースとの間の距離が長くなる
と、両者の間を繋ぐケーブルが長くなるので、伝送速度
が速くなれば速くなる程、ケーブルでの遅延の影響が無
視できなくなり、データの授受が難しくなることから、
多重化部の方に遅延吸収回路を新たに設ける必要があっ
た。そして、この遅延吸収回路を設ける必要から、シス
テムのコストアップ並びに大形化を招く。

【００１０】そこで、この本発明の目的とするところ
は、遅延吸収回路を設けることなく多重化部とインタフ
ェースとの間の距離に伴う遅延の影響を抑制することが
でき、コストダウンと小形化を図った多重化装置を提供
することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、下位群か
らの受信データを上位群のデータに変換する多重化装置
において、前記受信データを取り込み、これを読出して
出力すると共に、該受信データを前記多重化装置におけ
る位相に合わせるべく読出し速度を制御することにより
位相調整して出力するバッファ手段と、このバッファ手
段から読出されて出力されるデータを前記上位群のデー
タ速度に速度変換して出力する速度変換手段と、この速
度変換されたデータを多重化して上位群データとして出
力する多重化手段とを備え、前記速度変換手段は前記多
重化手段の側に配置して構成する。

【００１２】

【作用】このような構成において、下位群からのデータ
はバッファ手段により位相調整してから速度変換手段に
より速度変換し、これを多重して上位群データとする。
このように、下位群からのデータはバッファ手段により
位相調整のみ行ってから速度変換手段に渡し、この速度
変換手段により速度変換し、これを多重して上位群デー
タとするようにしている。このため、バッファ手段と多
重化部との間のデータの速度は下位群データの速度のま
まで良く、バッファ手段では下位群データを位相調整し
た後に多重化手段の側に設けてある速度変換手段に送
り、この速度変換手段により速度変換して多重化を行う
ことから、多重化部とバッファ手段との間でのデータの
遅延による影響が小さくなる。従って、バッファ手段と
多重化手段との間をケーブルで接続する必要が生じた場
合に、ケーブル長が長くなることに起因するケーブル部
分でのデータ遅延の影響を抑制することができ、しか
も、従来方式のように、受信データを位相調整と速度変
換したものをケーブルで多重化手段に導き、多重化する
と云った方式をとらずにケーブルでは低速度のデータを
送ることになるので、従来方式のように、多重化手段の
側で新たに遅延吸収回路と設けると云った必要がなくな
ることから、コストダウンを図ることができると共に、
装置の小形化が図れる。

【００１３】

【実施例】以下、本発明の一実施例について、図面を参
照して説明する。本発明は下位群からの伝送データを受
信するインタフェース部から多重化部側へは低速度のデ
ータとして伝送し、多重化部側で高速度のデータに変換
することを特徴とするもので、インタフェース部からの
受信データを速度変換せずに低速側（低次群）データ
（例えば、1.544 Mbit/S）のまま多重化部にデータを送
出し、多重化部ではその速度変換していない受信データ
をダブルバッファ形式のメモリに一旦保持し、読出し制
御を行うことによって配置変換と速度変換を同時に行
い、多重化をする。このように、インタフェース部と多
重化部との間の伝送速度を低くすることで、この間での
伝送データの遅延による影響を小さくするもので、以
下、詳細を説明する。ここでは一例として４系統を例に
説明するがｎ（ｎ＝１，２，３，…）系統に応用できる
ものである。

【００１４】図１は本発明の一実施例のブロック図であ
って、11-1〜11-4はインタフェース部、2-1 〜2-4 は下
位群からの低速側（低次群）データで例えば、1.544 Mb
it/S24CH のディジタル回線、30-1〜30-4はエラステッ
クメモリ（ＥＳ）、4-1 〜4-4 は高速側データ例えば、
1.544 Mbit/S24CH 集中配置形式のデータ、50は多重化
部、60はダブルバッファメモリ、7-1 〜7-4 は高速側デ
ータで例えば、8.192Mbit/S 24CH 分散配置形式のデー
タ、80は多重回路、９は配置変換後の高速側データで例
えば、8.192 Mbit/S 96CH 分散配置形式のデータであ
る。

【００１５】インタフェース部11-1〜11-4は各々下位群
からの対応する1.544 Mbit/S 24CHディジタル回線2-1
〜2-4 を終端すると共に、装置内のフレーム位相に合わ
せるために内蔵しているエラステックメモリ30-1〜30-4
に受信データを書き込み、そして、読出すことにより遅
延挿脱を行うと共に、これにより装置内のフレーム位相
に合わされた1.544 Mbit/S 24CH 集中配置形式のデータ
40-1〜40-4を得て、これを多重化部50に送出すると云っ
た機能を有している。

【００１６】多重化部50は各インタフェース部11-1〜11
-4から送られて来る1.544 Mbit/S 24CH 集中配置形式デ
ータ40-1〜40-4を多重化して8.192 Mbit/S 96CH 分散配
置形式のデータ９とし、出力するもので、ダブルバッフ
ァメモリ60と多重回路80を有している。ダブルバッファ
メモリ60は、受けたデータを分散配置データに変換する
ためのバッファメモリであり、このダブルバッファメモ
リ60には1.544 Mbit/S24CH 集中配置形式のデータ40-1
〜40-4を４本同時にシーケンシャルに書き込み、ダブル
バッファメモリ60の読み出しは、8.192 Mbit/Sで速度変
換しながら分散配置形式となるように行い、これによっ
て、8.192 Mbit/S 24CH 分散配置形式のデータ70-1〜70
-4にする。多重回路80はこのダブルバッファメモリ60よ
り出力された8.192 Mbit/S 24CH 分散配置形式のデータ
70-1〜70-4を多重して8.192 Mbit/S 96CH分散配置形式
のデータ９として出力するものである。

【００１７】このような構成の本装置は、先ずインタフ
ェース部11-1〜11-4で、この1.544Mbit/S 24CH ディジ
タル回線を終端し、装置内のフレーム位相に合わせるた
めにそれぞれ設けてあるエラステックメモリ30-1〜30-4
にて、遅延挿脱を行う。エラステックメモリ30-1〜30-4
にて装置内のフレーム位相に合わされて読み出された1.
544 Mbit/S 24CH 集中配置形式データ40-1〜40-4は多重
化部50へ送られる。

【００１８】多重化部50ではこの４系統分の1.544 Mbit
/S24CH 集中配置形式のデータ40-1〜40-4を、同時にダ
ブルバッファメモリ60にシーケンシャルに書き込み、こ
れを8.192 Mbit/Sで速度変換しながら分散配置形式にデ
ータを読み出し、8.192 Mbit/S 24CH 分散配置形式のデ
ータ70-1〜70-4にする。このようにして得られた４系統
分のデータ70-1〜70-4を多重回路８で多重して、8.192
Mbit/S 96CH 分散配置形式のデータ９に多重する。

【００１９】このように、本システムは下位群からの受
信データを上位群のデータに変換する多重化装置におい
て、前記受信データを取り込み、これを読出して出力す
ると共に、該受信データを前記多重化装置における位相
に合わせるべく読出し速度を制御することにより位相調
整して出力するバッファ手段と、このバッファ手段から
読出されて出力されるデータを前記上位群のデータ速度
に速度変換して出力する速度変換手段と、この速度変換
されたデータを多重化して上位群データとして出力する
多重化手段とを具備してなり、前記速度変換手段は前記
多重化手段の側に配置して構成したものであり、下位群
からのデータはバッファ手段により位相調整してから多
重化手段の側に配置してある速度変換手段に送り、この
速度変換手段により速度変換して後、これを多重して上
位群データとするようにしているため、バッファ手段
（インタフェース部11-1〜11-4）と多重化部50との間の
データの速度は下位群データ（1.544 Mbit/S）の速度の
ままで良く、これを位相調整した後に速度変換して多重
化を行うことから、多重化部とバッファ手段との間での
データの遅延による影響が小さくなる。すなわち、伝送
速度が低速度であれば、遅延の影響を受けてもその影響
が少ない。

【００２０】従って、バッファ手段と多重化手段との間
をケーブルで接続する必要が生じた場合に、ケーブル長
が長くなることに起因するケーブル部分でのデータ遅延
の影響を抑制することができ、従来方式のように、多重
化手段の側で新たに遅延吸収回路と設けると云った必要
がなくなるので、コストダウンを図ることができると共
に、装置の小形化が図れる。

【００２１】なお、本発明は上記し、且つ、図面に示す
実施例に限定することなく、その要旨を変更しない範囲
内で適宜変形して実施し得るものであり、例えば、上記
の実施例では一例として、具体的なデータの速度を示し
たが本発明の趣旨に反しない限り、変更して差支えな
い。

【００２２】

【発明の効果】以上説明したようにインタフェース部か
らのデータの速度を下位群での伝送速度のままとし、多
重化部の側に設けた伝送速度変換のための速度変換手段
であるダブルバッファ形式のメモリにて、データの配置
変換と、速度変換を同時にすることによって多重化を行
うようにしたため、インタフェース部と多重化部とのイ
ンタフェースの距離が長くなったとしても、この間での
データの遅延による影響を小さくすることができる利点
がある。

【図面の簡単な説明】

【図１】 本発明の一実施例を示すブロック図。

【図２】 従来の装置を示すブロック図。

【符号の説明】

2-1 〜2-4 …1.544 Mbit/S 24CH ディジタル回線、7-1
〜7-4 …8.192 Mbit/S24CH 分散配置形式データ、９…
8.192 Mbit/S 96CH 分散配置形式データ、11-1〜11-4…
インタフェース部、30-1〜30-4…エラステックメモリ
（ＥＳ）、40-1〜40-4…1.544 Mbit/S 24CH 集中配置形
式データ、50…多重化部、60…ダブルバッファメモリ、
80…多重回路。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 下位群からの受信データを上位群のデー
   タに変換する多重化装置において、前記受信データを取
   り込み、これを読出して出力すると共に、該受信データ
   を前記多重化装置における位相に合わせるべく読出し速
   度を制御することにより位相調整して出力するバッファ
   手段と、このバッファ手段から読出されて出力されるデ
   ータを前記上位群のデータ速度に速度変換して出力する
   速度変換手段と、この速度変換されたデータを多重化し
   て上位群データとして出力する多重化手段とを具備して
   なり、前記速度変換手段は前記多重化手段の側に配置し
   て構成することを特徴とするディジタル伝送システムの
   多重化装置。