JPH04287494A - 時分割スイッチ及びかかるスイッチを構成する接続モジュール - Google Patents
時分割スイッチ及びかかるスイッチを構成する接続モジュールInfo
- Publication number
- JPH04287494A JPH04287494A JP3306424A JP30642491A JPH04287494A JP H04287494 A JPH04287494 A JP H04287494A JP 3306424 A JP3306424 A JP 3306424A JP 30642491 A JP30642491 A JP 30642491A JP H04287494 A JPH04287494 A JP H04287494A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- time
- link
- connection module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000002123 temporal effect Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Electric Clocks (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、分散（ｅｃｌａｔｅｅ
）構造を有する時分割スイッチ及びかかるスイッチを構
成するための接続モジュールに係る。
）構造を有する時分割スイッチ及びかかるスイッチを構
成するための接続モジュールに係る。
【０００２】
【従来の技術】あらゆる種類の情報を処理し得るディジ
タル技術の発達、及び、ディジタル化された情報を高速
で伝送し得る電気通信網の敷設に伴って、ときには極め
て多岐にわたる種類の情報を所定のディジタル形態で同
時に伝送するために、同タイプの電気通信網に接続でき
る多様な通信端末装置が製作されるようになってきた。
タル技術の発達、及び、ディジタル化された情報を高速
で伝送し得る電気通信網の敷設に伴って、ときには極め
て多岐にわたる種類の情報を所定のディジタル形態で同
時に伝送するために、同タイプの電気通信網に接続でき
る多様な通信端末装置が製作されるようになってきた。
【０００３】また、このような情報の種類の多様化及び
同種類の情報に対するユーザーのニーズの多様化に伴っ
て、ときには極めて多岐にわたるが必然的にコンパチブ
ルな伝送特性、特に伝送速度特性を有している端末装置
の配置及び同時通信を許容する電気通信網が設計及び製
作されるようにもなった。
同種類の情報に対するユーザーのニーズの多様化に伴っ
て、ときには極めて多岐にわたるが必然的にコンパチブ
ルな伝送特性、特に伝送速度特性を有している端末装置
の配置及び同時通信を許容する電気通信網が設計及び製
作されるようにもなった。
【０００４】特にＣＣＩＴＴ（国際電信電話諮問委員会
）の勧告Ｇ．７０４を適用して標準化された時分割多重
リンクによって互いに接続された時分割スイッチを用い
て構成された電話回線型の電気通信網は公知である。
）の勧告Ｇ．７０４を適用して標準化された時分割多重
リンクによって互いに接続された時分割スイッチを用い
て構成された電話回線型の電気通信網は公知である。
【０００５】上記の勧告は、バイト形態に配列されたデ
ィジタル信号を転送し得る種々の同期フレーム構造を規
定している。この勧告は特に、３２個の等時性チャネル
を用いて単方向リンクで２．０４８Ｍｂ／ｓの伝送速度
を許容するフレーム構造を規定している。各チャネルは
、リンクの同期処理のタイミングで順次出現する各フレ
ーム中の所定の同一ランクの時間間隔に対応する。フレ
ームの周期性は１２５μｓである。
ィジタル信号を転送し得る種々の同期フレーム構造を規
定している。この勧告は特に、３２個の等時性チャネル
を用いて単方向リンクで２．０４８Ｍｂ／ｓの伝送速度
を許容するフレーム構造を規定している。各チャネルは
、リンクの同期処理のタイミングで順次出現する各フレ
ーム中の所定の同一ランクの時間間隔に対応する。フレ
ームの周期性は１２５μｓである。
【０００６】従来の実施態様では、一方では、時分割ス
イッチの全部の入力が前述のごとき時分割多重リンクを
受信するように設計され、他方では、出力も同様の構想
で設計されている。スイッチの制御構造は、標準規格に
従ってリンク毎に備えられたチャネルの数を考慮して設
計されている。
イッチの全部の入力が前述のごとき時分割多重リンクを
受信するように設計され、他方では、出力も同様の構想
で設計されている。スイッチの制御構造は、標準規格に
従ってリンク毎に備えられたチャネルの数を考慮して設
計されている。
【０００７】
【発明が解決しようとする課題】このような従来構造の
欠点は、要求されるリンクのチャネル数とそのポートに
接続される端末装置との数が一致しないとき、利用可能
チャネルの割当てを完全に自由に行なうことができない
ので、スイッチの最適動作が必ずしも得られないことで
ある。
欠点は、要求されるリンクのチャネル数とそのポートに
接続される端末装置との数が一致しないとき、利用可能
チャネルの割当てを完全に自由に行なうことができない
ので、スイッチの最適動作が必ずしも得られないことで
ある。
【０００８】従って本発明は、時分割スイッチ及びかか
るスイッチを構成するための接続モジュールを提案する
。
るスイッチを構成するための接続モジュールを提案する
。
【０００９】
【課題を解決するための手段】時分割スイッチは、少な
くとも１つのプロセッサとクロックとを組み合わせた制
御装置によって制御される。本発明の特徴によれば、時
分割スイッチがデータバスを含み、前記データバスの同
期的処理が、データバスに接続された端末装置接続モジ
ュール間で時分割され、該モジュールの各々が、前記制
御装置によってその数及び時間的位置が規定された時間
間隔中の種々のフレーム構造に従って、データバス、及
び、対応する接続モジュールを被サービス端末装置に接
続する特定の時分割多重リンクに、データを送信または
受信すべく制御装置によって動的にプログラムされる２
つの連想メモリを備えている。
くとも１つのプロセッサとクロックとを組み合わせた制
御装置によって制御される。本発明の特徴によれば、時
分割スイッチがデータバスを含み、前記データバスの同
期的処理が、データバスに接続された端末装置接続モジ
ュール間で時分割され、該モジュールの各々が、前記制
御装置によってその数及び時間的位置が規定された時間
間隔中の種々のフレーム構造に従って、データバス、及
び、対応する接続モジュールを被サービス端末装置に接
続する特定の時分割多重リンクに、データを送信または
受信すべく制御装置によって動的にプログラムされる２
つの連想メモリを備えている。
【００１０】本発明はまた、データバスを形成する時分
割多重リンクに端末装置を接続するための接続モジュー
ルを提供する。前記時分割多重リンクは、第１フレーム
構造に従って編成され、前記第１フレーム構造とは異な
るフレーム構造を有する個別の時分割多重リンクによっ
て端末装置にサービスする複数の等しいまたは同種の接
続モジュール間で分割され、前記データバスの同期的処
理が、少なくとも１つのプロセッサとクロックとから成
る制御構造によってモニタされる。本発明の特徴によれ
ば、前記モジュールは、一方が、モジュールからデータ
バスへの送信用、他方が、前記データバスからモジュー
ルへの送信用に夫々割り当てられた２つの連想メモリを
含み、これらの２つの連想メモリの各々が、制御装置に
よって命令され且つ各々が異なるカウンタによって起動
される２つの時間間隔選択ユニットと、特定の被サービ
スリンクとデータバスとの間に挿入されたデータバッフ
ァユニットとを等しく含み、一方の時間間隔選択ユニッ
トのカウンタが、データバスに出現するクロック信号に
よって制御され、他方の時間間隔選択ユニットのカウン
タが、特定の被サービス多重リンクに出現するクロック
信号によって制御され、前記データバッファユニットは
、対応する送信方向に従って書込みまたは読取りを行な
うべく各選択ユニットによって選択的に制御されるよう
に構成されている。
割多重リンクに端末装置を接続するための接続モジュー
ルを提供する。前記時分割多重リンクは、第１フレーム
構造に従って編成され、前記第１フレーム構造とは異な
るフレーム構造を有する個別の時分割多重リンクによっ
て端末装置にサービスする複数の等しいまたは同種の接
続モジュール間で分割され、前記データバスの同期的処
理が、少なくとも１つのプロセッサとクロックとから成
る制御構造によってモニタされる。本発明の特徴によれ
ば、前記モジュールは、一方が、モジュールからデータ
バスへの送信用、他方が、前記データバスからモジュー
ルへの送信用に夫々割り当てられた２つの連想メモリを
含み、これらの２つの連想メモリの各々が、制御装置に
よって命令され且つ各々が異なるカウンタによって起動
される２つの時間間隔選択ユニットと、特定の被サービ
スリンクとデータバスとの間に挿入されたデータバッフ
ァユニットとを等しく含み、一方の時間間隔選択ユニッ
トのカウンタが、データバスに出現するクロック信号に
よって制御され、他方の時間間隔選択ユニットのカウン
タが、特定の被サービス多重リンクに出現するクロック
信号によって制御され、前記データバッファユニットは
、対応する送信方向に従って書込みまたは読取りを行な
うべく各選択ユニットによって選択的に制御されるよう
に構成されている。
【００１１】
【実施例】添付図面に示す非限定実施例に関する以下の
詳細な記載より本発明の内容、その特徴及び利点がより
十分に理解されよう。
詳細な記載より本発明の内容、その特徴及び利点がより
十分に理解されよう。
【００１２】図１に示すシステムは、例えば私設型電話
設備用のディジタルスイッチに対応する。このシステム
は、ディジタル伝送リンクまたは着信時にディジタル化
される伝送リンクから成る図１に示すような種々の伝送
リンク１Ａ〜１Ｅを介してスイッチに接続された電話端
末装置にサービスすると想定されている。
設備用のディジタルスイッチに対応する。このシステム
は、ディジタル伝送リンクまたは着信時にディジタル化
される伝送リンクから成る図１に示すような種々の伝送
リンク１Ａ〜１Ｅを介してスイッチに接続された電話端
末装置にサービスすると想定されている。
【００１３】これらのリンクのいくつかは、例えば前出
の勧告Ｇ．７０４に基づいて標準化された時分割多重リ
ンクであり、別のリンクは任意に、異なるフレーム構造
を有する時分割多重リンクである。
の勧告Ｇ．７０４に基づいて標準化された時分割多重リ
ンクであり、別のリンクは任意に、異なるフレーム構造
を有する時分割多重リンクである。
【００１４】各リンクは、端末装置、例えばリモートス
イッチのジャンクタまたはローカル制御装置にサービス
するように構成され、図示のローカル時分割スイッチ内
の接続モジュールに到達している。
イッチのジャンクタまたはローカル制御装置にサービス
するように構成され、図示のローカル時分割スイッチ内
の接続モジュールに到達している。
【００１５】例えば、図１に示す時分割多重リンク１Ａ
は、接続モジュール２Ａをローカル時分割スイッチの制
御装置に接続するものと想定されている。この制御装置
は通常、少なくとも１つのプロセッサ３とローカルクロ
ック４との周囲に従来同様に編成されている。残りの時
分割多重リンク１Ｂ〜１Ｅは、ローカル接続モジュール
２Ｂ〜２Ｅを相補的接続モジュールに接続するものと想
定されており、後者の接続モジュールはほとんどの場合
、被サービス端末装置から隔たっている。これらの相補
的モジュール及び被サービス端末装置は図示していない
。
は、接続モジュール２Ａをローカル時分割スイッチの制
御装置に接続するものと想定されている。この制御装置
は通常、少なくとも１つのプロセッサ３とローカルクロ
ック４との周囲に従来同様に編成されている。残りの時
分割多重リンク１Ｂ〜１Ｅは、ローカル接続モジュール
２Ｂ〜２Ｅを相補的接続モジュールに接続するものと想
定されており、後者の接続モジュールはほとんどの場合
、被サービス端末装置から隔たっている。これらの相補
的モジュール及び被サービス端末装置は図示していない
。
【００１６】すべてのローカル接続モジュール２Ａ〜２
Ｅは、データバス５と呼ばれる双方向バス型の同一の時
分割多重リンクに接続されており、このデータバス５を
介して夫々の被サービス端末装置間のデータ交換が行な
われるようになっている。
Ｅは、データバス５と呼ばれる双方向バス型の同一の時
分割多重リンクに接続されており、このデータバス５を
介して夫々の被サービス端末装置間のデータ交換が行な
われるようになっている。
【００１７】このために、データバス５は制御構造によ
って管理される。図１において制御構造は、少なくとも
１つのプロセッサ３とクロック４との周囲に編成された
上記の制御装置から構成されているが、ここに記載しな
い別の公知の構造を使用することも勿論可能である。
って管理される。図１において制御構造は、少なくとも
１つのプロセッサ３とクロック４との周囲に編成された
上記の制御装置から構成されているが、ここに記載しな
い別の公知の構造を使用することも勿論可能である。
【００１８】同期型データバス５は、多線式であり、同
一情報の複数のビット、ここでは同一バイトのビットの
同時伝送を確保する。このデータバスは、多数の等時性
チャネルが得られるフレーム構造、例えば１２５μｓの
各周期フレームを２５６の時間間隔に分割する構造を支
持しており、同数の等時性チャネルを使用し得るので、
その結果として、この２５６という数よりもはるかに少
ないチャネル数、例えばリンクあたり３２個のチャネル
を有するフレーム構造を支持する時分割多重リンクによ
って夫々の端末装置に接続された複数の接続モジュール
にサービスし得る。
一情報の複数のビット、ここでは同一バイトのビットの
同時伝送を確保する。このデータバスは、多数の等時性
チャネルが得られるフレーム構造、例えば１２５μｓの
各周期フレームを２５６の時間間隔に分割する構造を支
持しており、同数の等時性チャネルを使用し得るので、
その結果として、この２５６という数よりもはるかに少
ないチャネル数、例えばリンクあたり３２個のチャネル
を有するフレーム構造を支持する時分割多重リンクによ
って夫々の端末装置に接続された複数の接続モジュール
にサービスし得る。
【００１９】データバス５を介して被サービス端末装置
との間で交換されるべきディジタルデータは、対応する
ローカル接続モジュール２Ａ〜２Ｅによって伝送される
。これらの接続モジュールはこのために、一方でデータ
バス５に接続され、他方で対応する接続モジュールに達
する多重リンクに接続された２つの連想メモリを含む。 例えば接続モジュール２Ａの場合、連想メモリ６Ａ，７
Ａは、データバス５及びリンク１Ａに接続されている。
との間で交換されるべきディジタルデータは、対応する
ローカル接続モジュール２Ａ〜２Ｅによって伝送される
。これらの接続モジュールはこのために、一方でデータ
バス５に接続され、他方で対応する接続モジュールに達
する多重リンクに接続された２つの連想メモリを含む。 例えば接続モジュール２Ａの場合、連想メモリ６Ａ，７
Ａは、データバス５及びリンク１Ａに接続されている。
【００２０】前述のごとく、データバス５と接続モジュ
ール２Ａ〜２Ｅとから構成されるアンパックアーキテク
チャ型時分割スイッチの管理は、図１でプロセッサ３と
クロックとの周囲に編成されていると想定した制御装置
によって確保される。
ール２Ａ〜２Ｅとから構成されるアンパックアーキテク
チャ型時分割スイッチの管理は、図１でプロセッサ３と
クロックとの周囲に編成されていると想定した制御装置
によって確保される。
【００２１】このために、プロセッサ３は、補助信号バ
ス８によって各接続モジュール２Ｂ〜２Ｅに接続されて
いる。これらの各接続モジュールは、例えば、該モジュ
ールが組み込まれたローカルユニット１０Ｂ〜１０Ｅ内
で各接続モジュール２Ｂ〜２Ｅに組み合わせられた制御
論理９Ｂ〜９Ｅを介してデータバス５に接続された所謂
ローカル接続モジュールである。図１のプロセッサは、
要求に従って、データバス５における時分割チャネルの
動的割付け、従って、種々の接続モジュールに対応する
時間間隔の動的割付けを確保する。クロック３は、当業
者に公知の方法で、対応する時間信号を供給する。１０
Ｂのごときローカルユニットと１０Ｅのごとき別のロー
カルユニットとの間に通信が成立するということは、通
信デマンドが、デマンド側のローカルユニットの論理９
Ｂから補助信号バス８を介してプロセッサ４に送出され
ることを意味する。
ス８によって各接続モジュール２Ｂ〜２Ｅに接続されて
いる。これらの各接続モジュールは、例えば、該モジュ
ールが組み込まれたローカルユニット１０Ｂ〜１０Ｅ内
で各接続モジュール２Ｂ〜２Ｅに組み合わせられた制御
論理９Ｂ〜９Ｅを介してデータバス５に接続された所謂
ローカル接続モジュールである。図１のプロセッサは、
要求に従って、データバス５における時分割チャネルの
動的割付け、従って、種々の接続モジュールに対応する
時間間隔の動的割付けを確保する。クロック３は、当業
者に公知の方法で、対応する時間信号を供給する。１０
Ｂのごときローカルユニットと１０Ｅのごとき別のロー
カルユニットとの間に通信が成立するということは、通
信デマンドが、デマンド側のローカルユニットの論理９
Ｂから補助信号バス８を介してプロセッサ４に送出され
ることを意味する。
【００２２】プロセッサ４は、全部の接続モジュールの
送信チャネルに関する名目要求を記憶したコンフィギュ
レーションテーブル及び別の接続モジュールによって送
信用に占有されているデータバス５のチャネル即ち時間
間隔に従って、連想メモリ６Ｂを介して送信を行なうた
めに、データバス５の１つまたは複数の等時性チャネル
を接続モジュール２Ｂに一時的に割当てる。
送信チャネルに関する名目要求を記憶したコンフィギュ
レーションテーブル及び別の接続モジュールによって送
信用に占有されているデータバス５のチャネル即ち時間
間隔に従って、連想メモリ６Ｂを介して送信を行なうた
めに、データバス５の１つまたは複数の等時性チャネル
を接続モジュール２Ｂに一時的に割当てる。
【００２３】連想メモリ６Ｂを介して接続モジュール２
Ｂから送信を行なうために割当てられた１つまたは複数
のチャネル、例えば図２の時間間隔ＩＴ１０に対応する
チャネルはプロセッサ４によって、対応するデータを連
想メモリ７Ｅを介して受信するように受信側の接続モジ
ュール２Ｅに指示される。
Ｂから送信を行なうために割当てられた１つまたは複数
のチャネル、例えば図２の時間間隔ＩＴ１０に対応する
チャネルはプロセッサ４によって、対応するデータを連
想メモリ７Ｅを介して受信するように受信側の接続モジ
ュール２Ｅに指示される。
【００２４】接続モジュール２Ｅから接続モジュール２
Ｂに向かって送信を行なうために割当てられた時間間隔
、例えば図２に示す時間間隔ＩＴ２０は、同様の動作に
よって、それぞれの連想メモリ６Ｅ及び７Ｂを介して対
応する接続モジュールに夫々指示される。
Ｂに向かって送信を行なうために割当てられた時間間隔
、例えば図２に示す時間間隔ＩＴ２０は、同様の動作に
よって、それぞれの連想メモリ６Ｅ及び７Ｂを介して対
応する接続モジュールに夫々指示される。
【００２５】本発明の接続モジュール用の連想メモリ７
の１つの例、例えばメモリ７Ｂが図２に示されており、
かかるメモリは、該連想メモリに接続されたデータバス
５によって伝送されたデータを、該接続モジュールを被
サービス端末装置に接続する特定の時分割多重リンク、
例えばリンク１Ｂに確実に転送させ得る。
の１つの例、例えばメモリ７Ｂが図２に示されており、
かかるメモリは、該連想メモリに接続されたデータバス
５によって伝送されたデータを、該接続モジュールを被
サービス端末装置に接続する特定の時分割多重リンク、
例えばリンク１Ｂに確実に転送させ得る。
【００２６】このために、連想メモリ７Ｂは、実質的に
ｎ個の比較レジスタ群から構成された時間間隔選択ユニ
ット１１を含む。１つの比較レジスタ２１だけを図示し
た。かかる比較レジスタは、データバス５に順次に出現
する等しいフレーム中の所定の時間間隔の出現を検出す
るように構成されている。
ｎ個の比較レジスタ群から構成された時間間隔選択ユニ
ット１１を含む。１つの比較レジスタ２１だけを図示し
た。かかる比較レジスタは、データバス５に順次に出現
する等しいフレーム中の所定の時間間隔の出現を検出す
るように構成されている。
【００２７】選択ユニット１１は、補助信号バス８によ
ってプロセッサ３に接続されており、該ユニットを内蔵
する通信モジュールとの通信をデータバス５を介して開
始する接続モジュールに割り当てられた時間間隔に関す
る１つまたは複数の指示を前記プロセッサから受信する
。このような１つまたは複数の時間間隔の指示は、通信
の持続中はユニット１１の比較レジスタ２１内に保管さ
れる。
ってプロセッサ３に接続されており、該ユニットを内蔵
する通信モジュールとの通信をデータバス５を介して開
始する接続モジュールに割り当てられた時間間隔に関す
る１つまたは複数の指示を前記プロセッサから受信する
。このような１つまたは複数の時間間隔の指示は、通信
の持続中はユニット１１の比較レジスタ２１内に保管さ
れる。
【００２８】データバス５に出現したフレームに対する
時間間隔の指示の集合を周期的に走査するために、カウ
ンタ１２と図示しないデコーダとが連想メモリ７Ｂに結
合されている。このために、カウンタは、該バスを支配
するクロック４から供給されるクロック信号によって同
期される。
時間間隔の指示の集合を周期的に走査するために、カウ
ンタ１２と図示しないデコーダとが連想メモリ７Ｂに結
合されている。このために、カウンタは、該バスを支配
するクロック４から供給されるクロック信号によって同
期される。
【００２９】時間間隔の指示を含む選択ユニット１１の
レジスタ２１の各々は、指示された時間間隔中に接続モ
ジュール２Ｂに向けてにデータバス５に伝送されたデー
タを該接続モジュールが収集できるように、カウンタ１
２によって順次に供給される指示を、該レジスタが記憶
している指示と比較する。
レジスタ２１の各々は、指示された時間間隔中に接続モ
ジュール２Ｂに向けてにデータバス５に伝送されたデー
タを該接続モジュールが収集できるように、カウンタ１
２によって順次に供給される指示を、該レジスタが記憶
している指示と比較する。
【００３０】このために、連想メモリ７Ｂは、各々が、
１つの時間間隔中、例えば１バイト中にデータバスによ
って伝送される１つの接続モジュール宛てのデータを少
なくとも記憶するように、同じくｎ個のレジスタ２３か
ら構成されたデータバッファユニット１３を含む。
１つの時間間隔中、例えば１バイト中にデータバスによ
って伝送される１つの接続モジュール宛てのデータを少
なくとも記憶するように、同じくｎ個のレジスタ２３か
ら構成されたデータバッファユニット１３を含む。
【００３１】データバッファユニット１３のレジスタ２
３の各々は、データ入力によってデータバス５に接続さ
れ、選択ユニット１１がプロセッサ３によって特定的に
指示された時間間隔の到着を検出する毎に、該選択ユニ
ットのレジスタ２１の１つによって書込みを行なうよう
に励起される。
３の各々は、データ入力によってデータバス５に接続さ
れ、選択ユニット１１がプロセッサ３によって特定的に
指示された時間間隔の到着を検出する毎に、該選択ユニ
ットのレジスタ２１の１つによって書込みを行なうよう
に励起される。
【００３２】第２のカウンタ１４は、第２の時間間隔選
択ユニット１５と協働し、カウンタ１２及び対応する連
想メモリ７Ｂの第１選択ユニット１１に関して前述した
方法と同様の方法で、バッファユニット１３に内蔵され
たデータの読取りを制御する。
択ユニット１５と協働し、カウンタ１２及び対応する連
想メモリ７Ｂの第１選択ユニット１１に関して前述した
方法と同様の方法で、バッファユニット１３に内蔵され
たデータの読取りを制御する。
【００３３】カウンタ１４は、特定の被サービス多重リ
ンク１Ｂに出現するクロック信号によって制御される。 これらのクロック信号は、図示しない常用のクロック回
収装置を介して得られる。
ンク１Ｂに出現するクロック信号によって制御される。 これらのクロック信号は、図示しない常用のクロック回
収装置を介して得られる。
【００３４】第２の時間間隔選択ユニット１５は、第１
のユニットに等しく、従ってｎ個の比較レジスタ２５の
群を含む。比較レジスタを１つだけ図示した。これらの
レジスタ２５は、特定の時分割多重リンク１Ｂに順次に
出現する等しいフレーム中の所定の時間間隔の出現を検
出するように構成されている。
のユニットに等しく、従ってｎ個の比較レジスタ２５の
群を含む。比較レジスタを１つだけ図示した。これらの
レジスタ２５は、特定の時分割多重リンク１Ｂに順次に
出現する等しいフレーム中の所定の時間間隔の出現を検
出するように構成されている。
【００３５】第２選択ユニット１５は、補助信号バス８
を介してプロセッサ３に接続されており、選択ユニット
１５を含む接続モジュールとの各通信毎に多重リンク１
Ｂで被サービス端末装置に割り当てられた時間間隔に関
する１つまたは複数の指示を該プロセッサから受信する
。
を介してプロセッサ３に接続されており、選択ユニット
１５を含む接続モジュールとの各通信毎に多重リンク１
Ｂで被サービス端末装置に割り当てられた時間間隔に関
する１つまたは複数の指示を該プロセッサから受信する
。
【００３６】時間間隔に関するこれらの１つまたは複数
の指示は、各通信の持続中、ユニット１５の比較レジス
タ２５内に保管される。
の指示は、各通信の持続中、ユニット１５の比較レジス
タ２５内に保管される。
【００３７】同一連想メモリに結合された選択ユニット
１５とカウンタ１４とによって形成されるアセンブリの
動作は、選択ユニット１１とこれに結合したカウンタ１
２とによって形成されるアセンブリの機能と同様である
からここでは繰り返して説明しない。
１５とカウンタ１４とによって形成されるアセンブリの
動作は、選択ユニット１１とこれに結合したカウンタ１
２とによって形成されるアセンブリの機能と同様である
からここでは繰り返して説明しない。
【００３８】連想メモリ７Ｂは更に制御バッファユニッ
ト１６を含み、該ユニットはｎ個の制御レジスタ５６を
含む。該レジスタを１つだけ図示した。これらのレジス
タ５６は、選択ユニット１１，１５のレジスタと同様に
データバッファユニット１３のレジスタに個別に対応付
けされている。ユニット１６の各レジスタは、データバ
ッファユニットの対応レジスタの処で実行すべき演算を
指示するコマンド指示を受信するように、補助信号バス
８を介してプロセッサ３に接続されている。
ト１６を含み、該ユニットはｎ個の制御レジスタ５６を
含む。該レジスタを１つだけ図示した。これらのレジス
タ５６は、選択ユニット１１，１５のレジスタと同様に
データバッファユニット１３のレジスタに個別に対応付
けされている。ユニット１６の各レジスタは、データバ
ッファユニットの対応レジスタの処で実行すべき演算を
指示するコマンド指示を受信するように、補助信号バス
８を介してプロセッサ３に接続されている。
【００３９】これらのコマンドによって、例えばプロセ
ッサ３が、該当制御バッファレジスタ２５に、特定の多
重リンク１Ｂの対応チャネルに関する接続命令または遮
断命令を書込む。
ッサ３が、該当制御バッファレジスタ２５に、特定の多
重リンク１Ｂの対応チャネルに関する接続命令または遮
断命令を書込む。
【００４０】等しいメモリによって伝送されるデータの
伝送方向の逆転は、実際には処理プロセスを逆転させる
だけであるから、連想メモリ６Ｂの動作は同一接続モジ
ュール２Ｂの対応する連想メモリ７Ｂの動作からこの分
野の従来の知識に基づいて容易に推定できる。
伝送方向の逆転は、実際には処理プロセスを逆転させる
だけであるから、連想メモリ６Ｂの動作は同一接続モジ
ュール２Ｂの対応する連想メモリ７Ｂの動作からこの分
野の従来の知識に基づいて容易に推定できる。
【図１】分散型アーキテクチャを有する時分割スイッチ
システムの基本原理の概略図である。
システムの基本原理の概略図である。
【図２】図１のスイッチシステムの概略機能図である。
【図３】本発明の接続モジュールの概略図である。
１Ａ〜１Ｅ 時分割多重伝送リンク
２Ａ〜２Ｅ ローカル接続モジュール３ プロセッ
サ ４ ローカルクロック ５ データバス ６Ａ，７Ａ 連想メモリ ８ 補助信号バス １１，１５ 時間間隔選択ユニット １２ カウンタ １３ データバッファユニット １４ カウンタ １６ 制御バッファユニット ２１，２５ 比較レジスタ ２３ レジスタ ５６ 制御レジスタ
サ ４ ローカルクロック ５ データバス ６Ａ，７Ａ 連想メモリ ８ 補助信号バス １１，１５ 時間間隔選択ユニット １２ カウンタ １３ データバッファユニット １４ カウンタ １６ 制御バッファユニット ２１，２５ 比較レジスタ ２３ レジスタ ５６ 制御レジスタ
Claims (10)
- 【請求項１】 少なくとも１つのプロセッサとクロッ
クとを組み合わせた制御装置によって制御される時分割
スイッチであって、前記時分割スイッチがデータバスを
含み、前記データバスの同期的処理が、データバスに接
続された端末装置接続モジュール間で時分割され、前記
端末装置接続モジュールの各々が、前記制御装置によっ
てその数及び時間的位置が規定された時間間隔中の種々
のフレーム構造に従って、データバス、及び、対応する
接続モジュールを被サービス端末装置に接続する特定の
時分割多重リンクに、データを送信または受信すべく制
御装置によって動的にプログラムされる２つの連想メモ
リを備えていることを特徴とする時分割スイッチ。 - 【請求項２】 一方が、対応する接続モジュールによ
ってサービスされる特定時分割多重リンクからデータバ
スへの送信用、他方が、逆方向の送信用に夫々割当てら
れた各端末装置接続モジュールの２つの連想メモリが、
制御装置によって命令され且つ各々が異なるカウンタに
よって起動される２つの時間間隔選択ユニットと、特定
の被サービスリンクとデータバスとの間に挿入されたデ
ータバッファユニットとを等しく含み、一方の前記時間
間隔選択ユニットのカウンタが、データバスに出現する
クロック信号によって制御され、他方の前記時間間隔選
択ユニットのカウンタが、特定の被サービスリンクに出
現するクロック信号によって制御され、前記データバッ
ファユニットは、対応する送信方向に従って書込みまた
は読取りを行なうべく各選択ユニットによって選択的に
制御されることを特徴とする請求項１に記載の時分割ス
イッチ。 - 【請求項３】 各連想メモリが更に、選択された時間
間隔に対応するチャネルに関するコマンドを記憶するた
めにデータバッファユニットに対応付けされており且つ
スイッチの制御装置によって命令される制御バッファユ
ニットを含むことを特徴とする請求項２に記載の時分割
スイッチ。 - 【請求項４】 同一接続モジュールの２つの連想メモ
リの各々に備えられた２つの時間間隔選択ユニットと制
御バッファユニットとデータバッファユニットとが、対
応する接続モジュールによってサービスされる特定のリ
ンクを管理するフレームの時間間隔数に少なくとも等し
い数のレジスタを含むことを特徴とする請求項３に記載
の時分割スイッチ。 - 【請求項５】 接続モジュールの２つの連想メモリの
時間間隔選択ユニットの各々が、該接続モジュールによ
ってサービスされる特定のリンクを管理するフレームの
時間間隔数に少なくとも等しい数の比較レジスタを含み
、これらの比較レジスタの各々は、データバスまたは特
定のリンクに出現するクロック信号によって同期された
カウンタから与えられた指示と、信号バスを介して時分
割スイッチの制御装置によって比較レジスタに書込まれ
ていた対応する指示とを比較することによって、データ
バスまたは特定の被サービスリンクに順次出現する等し
いフレーム中の所定ランクの時間間隔の出現を検出する
ように構成されていることを特徴とする請求項１から４
のいずれか一項に記載の時分割スイッチ。 - 【請求項６】 他の端末装置接続モジュールの制御装
置と同様に、接続モジュールによって共通データバスに
接続された制御装置を含むことを特徴とする請求項２に
記載の時分割スイッチ。 - 【請求項７】 データバスを形成する時分割多重リン
クに端末装置を接続する接続モジュールであり、前記時
分割多重リンクが、第１フレーム構造に従って編成され
、前記第１フレーム構造とは異なるフレーム構造を有す
る個別の時分割多重リンクによって端末装置にサービス
する複数の等しいまたは同種の接続モジュール間で分割
され、前記データバスの同期的処理が、少なくとも１つ
のプロセッサとクロックとから成る制御構造によってモ
ニタされるように構成された接続モジュールであって、
前記モジュールは、一方が、モジュールからデータバス
への送信用、他方が、前記データバスからモジュールへ
の送信用に夫々割当てられた２つの連想メモリを含み、
これらの２つの連想メモリの各々が、制御装置によって
命令され且つ各々が異なるカウンタによって起動される
２つの時間間隔選択ユニットと、前記モジュールによっ
てサービスされる特定リンクとデータバスとの間に挿入
されたデータバッファユニットとを等しく含み、一方の
前記時間間隔選択ユニットのカウンタが、データバスに
出現するクロック信号によって制御され、他方の前記時
間間隔選択ユニットのカウンタが、特定の被サービスリ
ンクに出現するクロック信号によって制御され、前記デ
ータバッファユニットは、対応する送信方向に従って書
込みまたは読取りを行なうべく各選択ユニットによって
選択的に制御されるように構成されていることを特徴と
する端末装置接続モジュール。 - 【請求項８】 各連想メモリが更に、選択された時間
間隔に対応するチャネルに関するコマンドを記憶するた
めにデータバッファユニットに対応付けされており且つ
スイッチの制御装置によって命令される制御バッファユ
ニットを含むことを特徴とする請求項７に記載の接続モ
ジュール。 - 【請求項９】 モジュールの２つの連想メモリの各々
に備えられた２つの時間間隔選択ユニットと制御バッフ
ァユニットとデータバッファユニットとが、モジュール
によってサービスされる特定のリンクを管理するフレー
ムの時間間隔数に少なくとも等しい数のレジスタを含む
ことを特徴とする請求項８に記載の接続モジュール。 - 【請求項１０】 モジュールの２つの連想メモリの時
間間隔選択ユニットの各々が、該モジュールによってサ
ービスされる特定のリンクを管理するフレームの時間間
隔数と少なくとも等しい数の比較レジスタを含み、これ
らの比較レジスタの各々は、データバスまたは特定の被
サービスリンクに出現するクロック信号によって同期さ
れたカウンタから与えられた指示と、制御装置によって
比較レジスタに書込まれていた対応する指示とを比較す
ることによって、データバスまたは特定の被サービスリ
ンクに順次出現する等しいフレーム中の所定ランクの時
間間隔の出現を検出するように構成されていることを特
徴とする請求項７から９のいずれか一項に記載の接続モ
ジュール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9014525 | 1990-11-21 | ||
| FR9014525A FR2669496B1 (fr) | 1990-11-21 | 1990-11-21 | Commutateur temporel a architecture eclatee et module de raccordement pour la constitution d'un tel commutateur. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287494A true JPH04287494A (ja) | 1992-10-13 |
| JP2889027B2 JP2889027B2 (ja) | 1999-05-10 |
Family
ID=9402434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306424A Expired - Fee Related JP2889027B2 (ja) | 1990-11-21 | 1991-11-21 | 時分割スイッチ及びかかるスイッチを構成する接続モジュール |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5283786A (ja) |
| EP (1) | EP0487042B1 (ja) |
| JP (1) | JP2889027B2 (ja) |
| AT (1) | ATE150608T1 (ja) |
| CA (1) | CA2055923C (ja) |
| DE (1) | DE69125247T2 (ja) |
| ES (1) | ES2100196T3 (ja) |
| FR (1) | FR2669496B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0596648A1 (en) | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network link endpoint capability detection |
| EP0596651A1 (en) * | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network for data communication with isochronous capability |
| USRE39116E1 (en) | 1992-11-02 | 2006-06-06 | Negotiated Data Solutions Llc | Network link detection and generation |
| WO1996007139A1 (en) * | 1994-09-01 | 1996-03-07 | Mcalpine Gary L | A multi-port memory system including read and write buffer interfaces |
| US5533018A (en) | 1994-12-21 | 1996-07-02 | National Semiconductor Corporation | Multi-protocol packet framing over an isochronous network |
| US6070213A (en) * | 1997-12-30 | 2000-05-30 | Dsc Telecom L.P. | Telecommunications terminal |
| US7230927B1 (en) * | 1999-12-07 | 2007-06-12 | Aspect Software, Inc. | Non-blocking expandable call center architecture |
| JP2003324464A (ja) * | 2002-04-30 | 2003-11-14 | Fujitsu Ltd | データ検索装置及びデータ検索方法 |
| US9460159B1 (en) * | 2013-08-14 | 2016-10-04 | Google Inc. | Detecting visibility of a content item using tasks triggered by a timer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496307A (en) * | 1977-09-01 | 1979-07-30 | Int Standard Electric Corp | Time sharing communication device |
| JPS61144194A (ja) * | 1984-12-14 | 1986-07-01 | アルカテル・エヌ・ブイ | スイツチング路をダイナミツクに割当てる方法および装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH517419A (de) * | 1970-12-24 | 1971-12-31 | Ibm | Zeitmultiplex-Vermittlungseinrichtung |
| EP0122684B1 (en) * | 1983-01-18 | 1988-06-15 | Plessey Overseas Limited | Electronic switching system |
| SE440580B (sv) * | 1983-12-15 | 1985-08-05 | Ericsson Telefon Ab L M | Anordning vid digitalt telefonsystem |
| US4674083A (en) * | 1984-11-16 | 1987-06-16 | Solid State Systems, Inc. | Time division multiplexed switching structure for PBX |
| US4809270A (en) * | 1984-12-21 | 1989-02-28 | AT&T Information Systems Inc. American Telephone and Telegraph Company | Variable time slot communication system |
-
1990
- 1990-11-21 FR FR9014525A patent/FR2669496B1/fr not_active Expired - Fee Related
-
1991
- 1991-11-19 AT AT91119750T patent/ATE150608T1/de not_active IP Right Cessation
- 1991-11-19 DE DE69125247T patent/DE69125247T2/de not_active Expired - Fee Related
- 1991-11-19 EP EP91119750A patent/EP0487042B1/fr not_active Expired - Lifetime
- 1991-11-19 ES ES91119750T patent/ES2100196T3/es not_active Expired - Lifetime
- 1991-11-20 CA CA002055923A patent/CA2055923C/fr not_active Expired - Fee Related
- 1991-11-20 US US07/796,060 patent/US5283786A/en not_active Expired - Fee Related
- 1991-11-21 JP JP3306424A patent/JP2889027B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496307A (en) * | 1977-09-01 | 1979-07-30 | Int Standard Electric Corp | Time sharing communication device |
| JPS61144194A (ja) * | 1984-12-14 | 1986-07-01 | アルカテル・エヌ・ブイ | スイツチング路をダイナミツクに割当てる方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2055923A1 (fr) | 1992-05-22 |
| EP0487042A1 (fr) | 1992-05-27 |
| FR2669496A1 (fr) | 1992-05-22 |
| ES2100196T3 (es) | 1997-06-16 |
| EP0487042B1 (fr) | 1997-03-19 |
| DE69125247T2 (de) | 1997-06-26 |
| CA2055923C (fr) | 1995-04-11 |
| DE69125247D1 (de) | 1997-04-24 |
| JP2889027B2 (ja) | 1999-05-10 |
| ATE150608T1 (de) | 1997-04-15 |
| FR2669496B1 (fr) | 1995-03-31 |
| US5283786A (en) | 1994-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893310A (en) | Digital key telephone system | |
| US5655149A (en) | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification | |
| US4074072A (en) | Multiprocessor control of a partitioned switching network by control communication through the network | |
| US4715032A (en) | Method and apparatus for the connection of a closed ring through a telephone exchange | |
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| JP2582749B2 (ja) | 時分割交換方式 | |
| CA1266536A (en) | High speed bit interleaved time division multiplexer for multinode communication systems | |
| JPH0311159B2 (ja) | ||
| US5619496A (en) | Integrated network switch having mixed mode switching with selectable full frame/half frame switching | |
| JPS61144146A (ja) | 通信路設定装置 | |
| JPS61290838A (ja) | 電気通信交換装置 | |
| JPS598118B2 (ja) | デイジタルスイツチング装置 | |
| US5724347A (en) | Integrated network switch having universal shelf architecture with flexible shelf mapping | |
| US5583856A (en) | Integrated network switch with large capacity switch architecture using selectable interfaces between peripherals and switch memories | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| KR0125573B1 (ko) | 시분할 스위칭 시스템 | |
| US5748627A (en) | Integrated network switch with flexible serial data packet transfer system | |
| EP0331838B2 (en) | Digital key telephone system | |
| US4628502A (en) | Data and signaling time slot transfer and processing system for a set of multiplex lines | |
| JPH0342759B2 (ja) | ||
| US4638474A (en) | Communication system | |
| AU591987B2 (en) | Apparatus and method for tdm data switching | |
| CA2151292C (en) | Integrated network switch with variable functions | |
| JP2924713B2 (ja) | 二次群ディジタル回線収容装置 | |
| JPH05504036A (ja) | サービス統合型電話設備のデジタル通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |