JPH0555203A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555203A JPH0555203A JP21897491A JP21897491A JPH0555203A JP H0555203 A JPH0555203 A JP H0555203A JP 21897491 A JP21897491 A JP 21897491A JP 21897491 A JP21897491 A JP 21897491A JP H0555203 A JPH0555203 A JP H0555203A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- layer
- wiring
- compressive stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置に関し、Ａｌ−Ｃｕ−
Ｔｉ配線層上にパッシベーション膜を形成した際、Ａｌ
−Ｃｕ−Ｔｉ配線層にボイドを発生し難くすることがで
き、歩留り及び素子信頼性を向上させることができる半
導体装置を提供することを目的とする。 【構成】 少なくともＡｌ−Ｃｕ−Ｔｉ層５を含む配線
層が形成され、該Ａｌ−Ｃｕ−Ｔｉ層５上にコンプレッ
シブストレスを有する絶縁膜６、あるいはテンシルスト
レスを有する絶縁膜７とコンプレッシブストレスを有す
る絶縁膜６とからなるコンプレッシブストレスを有する
積層膜が形成されてなるように構成する。
Ｔｉ配線層上にパッシベーション膜を形成した際、Ａｌ
−Ｃｕ−Ｔｉ配線層にボイドを発生し難くすることがで
き、歩留り及び素子信頼性を向上させることができる半
導体装置を提供することを目的とする。 【構成】 少なくともＡｌ−Ｃｕ−Ｔｉ層５を含む配線
層が形成され、該Ａｌ−Ｃｕ−Ｔｉ層５上にコンプレッ
シブストレスを有する絶縁膜６、あるいはテンシルスト
レスを有する絶縁膜７とコンプレッシブストレスを有す
る絶縁膜６とからなるコンプレッシブストレスを有する
積層膜が形成されてなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、メ
モリー、ロジックを問わず半導体装置全般に適用するこ
とができ、特に、Ａｌ−Ｃｕ−Ｔｉ配線層上にパッシベ
ーション膜を形成した際、Ａｌ−Ｃｕ−Ｔｉ配線層にボ
イドを発生し難くすることができる半導体装置に関す
る。
モリー、ロジックを問わず半導体装置全般に適用するこ
とができ、特に、Ａｌ−Ｃｕ−Ｔｉ配線層上にパッシベ
ーション膜を形成した際、Ａｌ−Ｃｕ−Ｔｉ配線層にボ
イドを発生し難くすることができる半導体装置に関す
る。
【０００２】近時、１層目メタル配線とコンタクトさせ
る２層目配線にはエレクトロマイグレーション耐性に優
れたＡｌ−Ｃｕ−Ｔｉ配線層が注目されている。
る２層目配線にはエレクトロマイグレーション耐性に優
れたＡｌ−Ｃｕ−Ｔｉ配線層が注目されている。
【０００３】
【従来の技術】従来の半導体デバイスのメタル配線は、
電気抵抗が小さく、形成し易いという点で優れているＡ
ｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等のＡｌ−Ｓｉ系配線の使
用が主であった。この際、パッシベーション用等の上層
絶縁膜については、Ｓｉ3 Ｎ4 等のコンプレッシブスト
レスを有する絶縁膜を用いると、配線内部で引張り応力
が働いてボイドが発生し易いため、ＰＳＧ等のテンシル
ストレスを有する絶縁膜を使用する場合が多かった。
電気抵抗が小さく、形成し易いという点で優れているＡ
ｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ等のＡｌ−Ｓｉ系配線の使
用が主であった。この際、パッシベーション用等の上層
絶縁膜については、Ｓｉ3 Ｎ4 等のコンプレッシブスト
レスを有する絶縁膜を用いると、配線内部で引張り応力
が働いてボイドが発生し易いため、ＰＳＧ等のテンシル
ストレスを有する絶縁膜を使用する場合が多かった。
【０００４】しかしながら、上記Ａｌ−Ｓｉ系配線で
は、エレクトロマイグレーション寿命が短いという欠点
を有するため、エレクトロマイグレーション寿命が長い
Ａｌ−Ｃｕ−Ｔｉ配線が検討されている。この際、その
上層絶縁膜については、従来のＡｌ−Ｓｉ系配線で使用
していたＰＳＧ等のテンシルストレスを有する絶縁膜を
使用していた。以下、具体的に図面を用いて説明する。
は、エレクトロマイグレーション寿命が短いという欠点
を有するため、エレクトロマイグレーション寿命が長い
Ａｌ−Ｃｕ−Ｔｉ配線が検討されている。この際、その
上層絶縁膜については、従来のＡｌ−Ｓｉ系配線で使用
していたＰＳＧ等のテンシルストレスを有する絶縁膜を
使用していた。以下、具体的に図面を用いて説明する。
【０００５】図３は従来の半導体装置の構造を示す断面
図である。図示例はＭＯＳトランジスタ、バイポーラト
ランジスタ等の半導体装置に適用することができる。図
３において、31はＳｉ等からなる基板であり、この基板
31上には１層目配線となるＡｌ等からなる配線層32が形
成されている。33は配線層32が露出された開口部34を有
するＳｉＯ2 等の絶縁膜であり、この開口部34内の配線
層32とコンタクトするようにＡｌ−Ｃｕ−Ｔｉ配線層35
が形成されている。そして、Ａｌ−Ｃｕ−Ｔｉ配線層35
を覆うようにテンシルストレスが108 〜109dyne ／cm2
程度のＰＳＧ等のテンシルストレスを有する絶縁膜36が
形成されている。
図である。図示例はＭＯＳトランジスタ、バイポーラト
ランジスタ等の半導体装置に適用することができる。図
３において、31はＳｉ等からなる基板であり、この基板
31上には１層目配線となるＡｌ等からなる配線層32が形
成されている。33は配線層32が露出された開口部34を有
するＳｉＯ2 等の絶縁膜であり、この開口部34内の配線
層32とコンタクトするようにＡｌ−Ｃｕ−Ｔｉ配線層35
が形成されている。そして、Ａｌ−Ｃｕ−Ｔｉ配線層35
を覆うようにテンシルストレスが108 〜109dyne ／cm2
程度のＰＳＧ等のテンシルストレスを有する絶縁膜36が
形成されている。
【０００６】
【発明が解決しようとする課題】上記した従来の半導体
装置では、２層目配線にＡｌ−Ｃｕ−Ｔｉ配線層35を用
いていたため、従来のＡｌ−Ｓｉ系配線層の場合よりも
エレクトロマイグレーション耐性に優れているという利
点を有するが、従来のＡｌ−Ｓｉ系配線層の場合と同
様、Ａｌ−Ｃｕ−Ｔｉ配線層35上にパッシベーション膜
としてＰＳＧからなるテンシルストレスを有する絶縁膜
36を形成していたため、Ａｌ−Ｃｕ−Ｔｉ配線層35に大
きなボイドが発生し、歩留り及び素子信頼性の点で問題
があった。
装置では、２層目配線にＡｌ−Ｃｕ−Ｔｉ配線層35を用
いていたため、従来のＡｌ−Ｓｉ系配線層の場合よりも
エレクトロマイグレーション耐性に優れているという利
点を有するが、従来のＡｌ−Ｓｉ系配線層の場合と同
様、Ａｌ−Ｃｕ−Ｔｉ配線層35上にパッシベーション膜
としてＰＳＧからなるテンシルストレスを有する絶縁膜
36を形成していたため、Ａｌ−Ｃｕ−Ｔｉ配線層35に大
きなボイドが発生し、歩留り及び素子信頼性の点で問題
があった。
【０００７】そこで本発明は、Ａｌ−Ｃｕ−Ｔｉ配線層
上にパッシベーション膜を形成した際、Ａｌ−Ｃｕ−Ｔ
ｉ配線層にボイドを発生し難くすることができ、歩留り
及び素子信頼性を向上させることができる半導体装置を
提供することを目的としている。
上にパッシベーション膜を形成した際、Ａｌ−Ｃｕ−Ｔ
ｉ配線層にボイドを発生し難くすることができ、歩留り
及び素子信頼性を向上させることができる半導体装置を
提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、少なくともＡｌ−Ｃｕ−Ｔｉ層
を含む配線層が形成され、該Ａｌ−Ｃｕ−Ｔｉ層上にコ
ンプレッシブストレスを有する絶縁膜、あるいはテンシ
ルストレスを有する絶縁膜とコンプレッシブストレスを
有する絶縁膜とからなるコンプレッシブストレスを有す
る積層膜が形成されてなるものである。
は上記目的達成のため、少なくともＡｌ−Ｃｕ−Ｔｉ層
を含む配線層が形成され、該Ａｌ−Ｃｕ−Ｔｉ層上にコ
ンプレッシブストレスを有する絶縁膜、あるいはテンシ
ルストレスを有する絶縁膜とコンプレッシブストレスを
有する絶縁膜とからなるコンプレッシブストレスを有す
る積層膜が形成されてなるものである。
【０００９】本発明においては、Ａｌ−Ｃｕ−Ｔｉ層の
みからなる配線層上に直接コンプレッシブストレスを有
する絶縁膜を形成する場合であってもよく、また、Ａｌ
−Ｃｕ−Ｔｉ層及びＴｉＮ、ＷＮ等のバリアメタル層か
ら配線層を構成し、Ａｌ−Ｃｕ−Ｔｉ層上に上記バリア
メタル層を形成し、このバリアメタル層上にコンプレッ
シブストレスを有する絶縁膜を形成する場合であっても
よい。
みからなる配線層上に直接コンプレッシブストレスを有
する絶縁膜を形成する場合であってもよく、また、Ａｌ
−Ｃｕ−Ｔｉ層及びＴｉＮ、ＷＮ等のバリアメタル層か
ら配線層を構成し、Ａｌ−Ｃｕ−Ｔｉ層上に上記バリア
メタル層を形成し、このバリアメタル層上にコンプレッ
シブストレスを有する絶縁膜を形成する場合であっても
よい。
【００１０】
【作用】本発明では、図１に示すように、エレクトロマ
イグレーション耐性に優れたＡｌ−Ｃｕ−Ｔｉ配線層５
上に1.0 ×109dyne ／cm2 程度のコンプレッシブストレ
スを有する絶縁膜６を形成して構成したため、Ａｌ−Ｃ
ｕ−Ｔｉ配線層５にボイドが発生するようなストレスを
かかり難くすることができ、従来のＡｌ−Ｃｕ−Ｔｉ配
線層上にテンシルストレスを有する絶縁膜を形成する場
合よりもＡｌ−Ｃｕ−Ｔｉ配線層５にボイドを発生し難
くすることができる。
イグレーション耐性に優れたＡｌ−Ｃｕ−Ｔｉ配線層５
上に1.0 ×109dyne ／cm2 程度のコンプレッシブストレ
スを有する絶縁膜６を形成して構成したため、Ａｌ−Ｃ
ｕ−Ｔｉ配線層５にボイドが発生するようなストレスを
かかり難くすることができ、従来のＡｌ−Ｃｕ−Ｔｉ配
線層上にテンシルストレスを有する絶縁膜を形成する場
合よりもＡｌ−Ｃｕ−Ｔｉ配線層５にボイドを発生し難
くすることができる。
【００１１】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体装置の構造を示す
断面図である。図示例はＭＯＳトランジスタ、バイポー
ラトランジスタ等の半導体装置に適用することができ
る。図１において、１はＳｉ等からなる基板であり、こ
の基板１上には１層目配線となるＡｌ等からなる配線層
２が形成されている。３は配線層２が露出された開口部
４を有するＳｉＯ2 等からなる絶縁膜であり、この開口
部４内の配線層２とコンタクトするようにＡｌ−Ｃｕ−
Ｔｉ配線層５が形成されている。そして、このＡｌ−Ｃ
ｕ−Ｔｉ配線層５を覆うようにＰＳＧ等からなるコンプ
レッシブストレスを有する絶縁膜６が形成されている。
１は本発明の一実施例に則した半導体装置の構造を示す
断面図である。図示例はＭＯＳトランジスタ、バイポー
ラトランジスタ等の半導体装置に適用することができ
る。図１において、１はＳｉ等からなる基板であり、こ
の基板１上には１層目配線となるＡｌ等からなる配線層
２が形成されている。３は配線層２が露出された開口部
４を有するＳｉＯ2 等からなる絶縁膜であり、この開口
部４内の配線層２とコンタクトするようにＡｌ−Ｃｕ−
Ｔｉ配線層５が形成されている。そして、このＡｌ−Ｃ
ｕ−Ｔｉ配線層５を覆うようにＰＳＧ等からなるコンプ
レッシブストレスを有する絶縁膜６が形成されている。
【００１２】次に、その半導体装置の製造方法について
説明する。ここでは、多層配線構造部の製造方法を具体
的に説明する。まず、スパッタ法により基板１上にＡｌ
を膜厚１μｍ程度で堆積し、ＲＩＥ等によりＡｌ膜をエ
ッチングして配線層２を形成した後、ＣＶＤ法等により
配線層２を覆うようにＳｉＯ2 を膜厚１μｍ程度で堆積
する。次いで、ＲＩＥ等によりＳｉＯ2 膜をエッチング
して配線層２が露出された開口部４を有する絶縁膜３を
形成した後、スパッタ法等により開口部４内の配線層２
とコンタクトするようにＡｌ−Ｃｕ−Ｔｉを膜厚1.0 μ
ｍ程度堆積し、ＲＩＥ等によりＡｌ−Ｃｕ−Ｔｉ層をエ
ッチングしてＡｌ−Ｃｕ−Ｔｉ配線層５を形成する。そ
して、ＣＶＤ法等によりＡｌ−Ｃｕ−Ｔｉ配線層５を覆
うようにＰＳＧからなる1.0 ×109dyne ／cm2 程度のコ
ンプレッシブストレスを有する絶縁膜６形成することに
より、図１に示すような多層配線構造を得ることができ
る。なお、コンプレッシブストレスを有する絶縁膜６の
ストレスはその成長方法（常圧ＣＶＤ法、減圧ＣＶＤ
法、プラズマＣＶＤ法、スパッタ法等）あるいはリン濃
度等の成長条件により適宜調整することができる。
説明する。ここでは、多層配線構造部の製造方法を具体
的に説明する。まず、スパッタ法により基板１上にＡｌ
を膜厚１μｍ程度で堆積し、ＲＩＥ等によりＡｌ膜をエ
ッチングして配線層２を形成した後、ＣＶＤ法等により
配線層２を覆うようにＳｉＯ2 を膜厚１μｍ程度で堆積
する。次いで、ＲＩＥ等によりＳｉＯ2 膜をエッチング
して配線層２が露出された開口部４を有する絶縁膜３を
形成した後、スパッタ法等により開口部４内の配線層２
とコンタクトするようにＡｌ−Ｃｕ−Ｔｉを膜厚1.0 μ
ｍ程度堆積し、ＲＩＥ等によりＡｌ−Ｃｕ−Ｔｉ層をエ
ッチングしてＡｌ−Ｃｕ−Ｔｉ配線層５を形成する。そ
して、ＣＶＤ法等によりＡｌ−Ｃｕ−Ｔｉ配線層５を覆
うようにＰＳＧからなる1.0 ×109dyne ／cm2 程度のコ
ンプレッシブストレスを有する絶縁膜６形成することに
より、図１に示すような多層配線構造を得ることができ
る。なお、コンプレッシブストレスを有する絶縁膜６の
ストレスはその成長方法（常圧ＣＶＤ法、減圧ＣＶＤ
法、プラズマＣＶＤ法、スパッタ法等）あるいはリン濃
度等の成長条件により適宜調整することができる。
【００１３】このように本実施例では、エレクトロマイ
グレーション耐性に優れたＡｌ−Ｃｕ−Ｔｉ配線層５上
に1.0 ×109dyne ／cm2 程度のコンプレッシブストレス
を有する絶縁膜６を形成して構成したため、Ａｌ−Ｃｕ
−Ｔｉ配線層５にボイドが発生するようなストレスをか
かり難くすることができる。このため、従来のＡｌ−Ｃ
ｕ−Ｔｉ配線層上にテンシルストレスを有する絶縁膜を
形成する場合よりもＡｌ−Ｃｕ−Ｔｉ配線層５にボイド
を発生し難くすることができ、歩留り及び信頼性を向上
させることができる。Ａｌ−Ｃｕ−Ｔｉ配線層５にボイ
ドが発生し難くなっていることについては、本実施例と
従来のＡｌ−Ｃｕ−Ｔｉ配線層５上にテンシルストレス
を有する絶縁膜36を形成したものとで単位面積当りのボ
イド数を比較したところ、本実施例のものでは従来と比
較して著しくボイド数が低減していることから実験的に
確認することができた。
グレーション耐性に優れたＡｌ−Ｃｕ−Ｔｉ配線層５上
に1.0 ×109dyne ／cm2 程度のコンプレッシブストレス
を有する絶縁膜６を形成して構成したため、Ａｌ−Ｃｕ
−Ｔｉ配線層５にボイドが発生するようなストレスをか
かり難くすることができる。このため、従来のＡｌ−Ｃ
ｕ−Ｔｉ配線層上にテンシルストレスを有する絶縁膜を
形成する場合よりもＡｌ−Ｃｕ−Ｔｉ配線層５にボイド
を発生し難くすることができ、歩留り及び信頼性を向上
させることができる。Ａｌ−Ｃｕ−Ｔｉ配線層５にボイ
ドが発生し難くなっていることについては、本実施例と
従来のＡｌ−Ｃｕ−Ｔｉ配線層５上にテンシルストレス
を有する絶縁膜36を形成したものとで単位面積当りのボ
イド数を比較したところ、本実施例のものでは従来と比
較して著しくボイド数が低減していることから実験的に
確認することができた。
【００１４】なお、上記実施例では、Ａｌ−Ｃｕ−Ｔｉ
配線層５上にコンプレッシブストレスを有する絶縁膜６
を形成して構成する場合について説明したが、本発明は
これに限定されるものではなく、図２に示すように、Ａ
ｌ−Ｃｕ−Ｔｉ配線層５上に108 〜109dyne ／cm2 程度
のテンシルストレスを有する絶縁膜７を形成し、このテ
ンシルストレスを有する絶縁膜７上に109dyne ／cm2 以
上のコンプレッシブストレスを有する絶縁膜６を形成
し、この際、テンシルストレスを有する絶縁膜７とコン
プレッシブストレスを有する絶縁膜６とからなる積層膜
のストレスがコンプレッシブストレスを有するようにす
る場合であってもよく、この場合も上記実施例と同様の
効果を得ることができる。
配線層５上にコンプレッシブストレスを有する絶縁膜６
を形成して構成する場合について説明したが、本発明は
これに限定されるものではなく、図２に示すように、Ａ
ｌ−Ｃｕ−Ｔｉ配線層５上に108 〜109dyne ／cm2 程度
のテンシルストレスを有する絶縁膜７を形成し、このテ
ンシルストレスを有する絶縁膜７上に109dyne ／cm2 以
上のコンプレッシブストレスを有する絶縁膜６を形成
し、この際、テンシルストレスを有する絶縁膜７とコン
プレッシブストレスを有する絶縁膜６とからなる積層膜
のストレスがコンプレッシブストレスを有するようにす
る場合であってもよく、この場合も上記実施例と同様の
効果を得ることができる。
【００１５】
【発明の効果】本発明によれば、Ａｌ−Ｃｕ−Ｔｉ配線
層上にパッシベーション膜を形成した際、Ａｌ−Ｃｕ−
Ｔｉ配線層にボイドを発生し難くすることができ、歩留
り及び素子信頼性を向上させることができるという効果
がある。
層上にパッシベーション膜を形成した際、Ａｌ−Ｃｕ−
Ｔｉ配線層にボイドを発生し難くすることができ、歩留
り及び素子信頼性を向上させることができるという効果
がある。
【図１】本発明の一実施例に則した半導体装置の構造を
示す断面図である。
示す断面図である。
【図２】本発明に適用できる半導体装置の構造を示す断
面図である。
面図である。
【図３】従来例の半導体装置の構造を示す断面図であ
る。
る。
１ 基板 ２ 配線層 ３ 絶縁膜 ４ 開口部 ５ Ａｌ−Ｃｕ−Ｔｉ配線層 ６ コンプレッシブストレスを有する絶縁膜 ７ テンシルストレスを有する絶縁膜
Claims (1)
- 【請求項１】少なくともＡｌ−Ｃｕ−Ｔｉ層（５）を含
む配線層が形成され、該Ａｌ−Ｃｕ−Ｔｉ層（５）上に
コンプレッシブストレスを有する絶縁膜（６）、あるい
はテンシルストレスを有する絶縁膜７とコンプレッシブ
ストレスを有する絶縁膜（６）とからなるコンプレッシ
ブストレスを有する積層膜が形成されてなること特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897491A JPH0555203A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897491A JPH0555203A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555203A true JPH0555203A (ja) | 1993-03-05 |
Family
ID=16728282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21897491A Withdrawn JPH0555203A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555203A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443995A (en) * | 1993-09-17 | 1995-08-22 | Applied Materials, Inc. | Method for metallizing a semiconductor wafer |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
-
1991
- 1991-08-29 JP JP21897491A patent/JPH0555203A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443995A (en) * | 1993-09-17 | 1995-08-22 | Applied Materials, Inc. | Method for metallizing a semiconductor wafer |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| US5904562A (en) * | 1993-09-17 | 1999-05-18 | Applied Materials, Inc. | Method of metallizing a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980752A (en) | Transition metal clad interconnect for integrated circuits | |
| JPS6419763A (en) | Improved integrated circuit structure and method of forming improved integrated circuit structure | |
| JP2002329722A (ja) | 半導体装置及びその製造方法 | |
| US20030227091A1 (en) | Plating metal caps on conductive interconnect for wirebonding | |
| JP3106493B2 (ja) | 半導体装置 | |
| JPH0555203A (ja) | 半導体装置 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH11121458A (ja) | 半導体装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP2803940B2 (ja) | 半導体装置 | |
| JP2002353221A (ja) | 半導体装置およびその製造方法 | |
| JP3436672B2 (ja) | 半導体装置及びその製造方法 | |
| JP2705294B2 (ja) | 半導体装置 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH05243228A (ja) | 配線構造 | |
| JPH02206122A (ja) | 半導体装置 | |
| JPH0499324A (ja) | 半導体装置 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05218035A (ja) | 半導体装置の製造方法 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPH05243229A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |