JPH0499324A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0499324A JPH0499324A JP21682090A JP21682090A JPH0499324A JP H0499324 A JPH0499324 A JP H0499324A JP 21682090 A JP21682090 A JP 21682090A JP 21682090 A JP21682090 A JP 21682090A JP H0499324 A JPH0499324 A JP H0499324A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- point metal
- melting
- wiring
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000002844 melting Methods 0.000 claims description 30
- 230000008018 melting Effects 0.000 claims description 26
- 239000003870 refractory metal Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- 238000005275 alloying Methods 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 abstract 1
- 230000001376 precipitating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 98
- 239000011229 interlayer Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910000878 H alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層配線を有する半導
体装置に関する。
体装置に関する。
従来のアルミニウム層を配線として用いた多層配線を有
する半導体装置においてはアルミニウム配線のストレス
マイグレーション耐性を強くするために、アルミニウム
層と高融点金属層又はそのシリサイド層を積層して設け
た２層構造の配線を形成していた。
する半導体装置においてはアルミニウム配線のストレス
マイグレーション耐性を強くするために、アルミニウム
層と高融点金属層又はそのシリサイド層を積層して設け
た２層構造の配線を形成していた。
第３図及び第４図は従来の半導体装置の第１及び第２の
例を示す断面図である。
例を示す断面図である。
第３図に示すように、シリコン基板１の上に設けた酸化
シリコンＭ２の上に高融点金属層３とアルミニウム層４
とを順次堆積してバターニングした最下層の配線と、最
下層配線を含む表面に設けた眉間絶縁１１１５のコンタ
クト孔６で最下層配線と接続し高融点金属層２０とアル
ミニウム層７を順次積層してパターニングした中間層配
線と、中間層配線を含む表面に設けた眉間絶縁膜１０の
コンタクト孔１１で中間層配線と接続しアルミニウム層
１２と高融点金属層１３を順次積層してバターニングし
た最上層配線を有している。
シリコンＭ２の上に高融点金属層３とアルミニウム層４
とを順次堆積してバターニングした最下層の配線と、最
下層配線を含む表面に設けた眉間絶縁１１１５のコンタ
クト孔６で最下層配線と接続し高融点金属層２０とアル
ミニウム層７を順次積層してパターニングした中間層配
線と、中間層配線を含む表面に設けた眉間絶縁膜１０の
コンタクト孔１１で中間層配線と接続しアルミニウム層
１２と高融点金属層１３を順次積層してバターニングし
た最上層配線を有している。
また、第４図に示すように、第３図の中間層配線をアル
ミニウム層７の上面に高融点金属層２１を設けた以外は
第１の例と同じ構成を有している。
ミニウム層７の上面に高融点金属層２１を設けた以外は
第１の例と同じ構成を有している。
上述した従来の半導体装置は少くとも３層の配線を設け
る場合に、高融点金属層とアルミニウム層の上下関係を
各層の配線でどのように組み合わせても、配線間のコン
タクト部分の少くとも１つの境界面に高融点金属層が介
在する構造になってしまうため、配線間の電気的導通は
、単にアルミニウム層だけで接している場合と比較して
コンタクト抵抗が不安定で安定した低抵抗のコンタクト
が得られないという欠点がある。
る場合に、高融点金属層とアルミニウム層の上下関係を
各層の配線でどのように組み合わせても、配線間のコン
タクト部分の少くとも１つの境界面に高融点金属層が介
在する構造になってしまうため、配線間の電気的導通は
、単にアルミニウム層だけで接している場合と比較して
コンタクト抵抗が不安定で安定した低抵抗のコンタクト
が得られないという欠点がある。
本発明の半導体装！は少くとも３層の多層配線を有する
半導体装置において、最下層の配線が下層に設けた高融
点金属層又は高融点金属硅化物層の上にアルミニウム層
を積層した２層構造を有し、前記最下層の配線と接続す
る中間層の配線がアルミニウム層の側面に接して設けた
高融点金属層又は高融点金属硅化物層の側壁部を有し、
前記中間層と接続する最上層の配線が下層に設けたアル
ミニウム層の上に高融点金属層又は高融点金属硅化物層
を積層した２層構造を有する。
半導体装置において、最下層の配線が下層に設けた高融
点金属層又は高融点金属硅化物層の上にアルミニウム層
を積層した２層構造を有し、前記最下層の配線と接続す
る中間層の配線がアルミニウム層の側面に接して設けた
高融点金属層又は高融点金属硅化物層の側壁部を有し、
前記中間層と接続する最上層の配線が下層に設けたアル
ミニウム層の上に高融点金属層又は高融点金属硅化物層
を積層した２層構造を有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｋ＞は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である６ まず、第１図（ａ）に示すように、シリコン基板１の上
に酸化シリコンＭ２を設け、酸化シリコン膜２の上にモ
リブデンやタングステン等の高融点金属層３及びアルミ
ニウム層４を順次堆積して設け、アルミニウム層４及び
高融点金属層３を選択的に順次エツチングして２層構造
の下層配線を形成する。
るための工程順に示した半導体チップの断面図である６ まず、第１図（ａ）に示すように、シリコン基板１の上
に酸化シリコンＭ２を設け、酸化シリコン膜２の上にモ
リブデンやタングステン等の高融点金属層３及びアルミ
ニウム層４を順次堆積して設け、アルミニウム層４及び
高融点金属層３を選択的に順次エツチングして２層構造
の下層配線を形成する。
次に、第１図（ｂ）に示すように、下層配線を含む表面
に眉間絶縁膜５を堆積する。
に眉間絶縁膜５を堆積する。
次に、第１図（Ｃ）に示すように、下層配線上の層間絶
ＭＪＩＩ５を選択的にエツチングしてコンタクト孔６を
形成する。
ＭＪＩＩ５を選択的にエツチングしてコンタクト孔６を
形成する。
次に、第１図（ｄ）に示すように、コンタクト孔６を含
む表面にアルミニウム層７を堆積する。
む表面にアルミニウム層７を堆積する。
次に、第１図（ｅ）に示すように、アルミニウム層７の
上にＣＶＤ法により酸化シリコンＭ８を形成する。
上にＣＶＤ法により酸化シリコンＭ８を形成する。
次に、第１図（ｆ）に示すように、酸化シリコン膜８及
びアルミニウム層７を選択的に順次エツチングしてコン
タクト孔６のアルミニウム層４と接続する配線のバター
ニングを行なう。
びアルミニウム層７を選択的に順次エツチングしてコン
タクト孔６のアルミニウム層４と接続する配線のバター
ニングを行なう。
次に、第１図（ｇ）に示すように、高融点金属層９を選
択成長法により、アルミニウム層７の側面部分にのみ形
成してアルミニウム層７の側面に接して高融点金属層９
を有する中間層配線を形成する。ここでアルミニウム層
７の上面には酸化シリコン膜８が形成されているので高
融点金属層９は成長しない。
択成長法により、アルミニウム層７の側面部分にのみ形
成してアルミニウム層７の側面に接して高融点金属層９
を有する中間層配線を形成する。ここでアルミニウム層
７の上面には酸化シリコン膜８が形成されているので高
融点金属層９は成長しない。
次に、第１図（ｈ）に示すように、中間層配線を含む表
面に層間絶縁Ｗ！Ａ１０を堆積する６次に、第１図（ｉ
）に示すように、中間層配線上の眉間絶縁膜１ｏ及び酸
化シリコン膜８を選択的に順次エツチングしてコンタク
ト孔１１を形成する。
面に層間絶縁Ｗ！Ａ１０を堆積する６次に、第１図（ｉ
）に示すように、中間層配線上の眉間絶縁膜１ｏ及び酸
化シリコン膜８を選択的に順次エツチングしてコンタク
ト孔１１を形成する。
次に、第１図（ｊ＞に示すように、コンタクト孔１１を
含む表面にアルミニウム層１２及び高融点金属層１３を
形成する。
含む表面にアルミニウム層１２及び高融点金属層１３を
形成する。
次に、第１図（ｋ）に示すように、高融点金属層１３及
びアルミニウム層１２を選択的に順次エツチングして２
層構造の上層配線を形成する。
びアルミニウム層１２を選択的に順次エツチングして２
層構造の上層配線を形成する。
なお、高融点金属層３，９．１３の代りに高融点金属硅
化物層を用いても良い。
化物層を用いても良い。
このような構造の多層配線を設けることにより、下層配
線と中間層配線とのコンタクト部分及び中間層配線と最
上層配線とのコンタクト部分及びその周囲においても、
その境界面には高融点金属層又はその高融点金属硅化物
層が存在しない構造になっている。
線と中間層配線とのコンタクト部分及び中間層配線と最
上層配線とのコンタクト部分及びその周囲においても、
その境界面には高融点金属層又はその高融点金属硅化物
層が存在しない構造になっている。
第２図（ａ）〜（ｆ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第２図（ａ＞に示すように、第１図（ａ）〜（ｉ）によ
り説明した第１の実施例と同様の工程でコンタクト孔１
１を形成し、コンタクト孔１１を含む表面にアルミニウ
ム層７ａを堆積する。
り説明した第１の実施例と同様の工程でコンタクト孔１
１を形成し、コンタクト孔１１を含む表面にアルミニウ
ム層７ａを堆積する。
次に、第２図（ｂ）に示すように、アルミニウム層７ａ
の上にＣＶＤ法により酸化シリコン膜８ａを形成する。
の上にＣＶＤ法により酸化シリコン膜８ａを形成する。
次に、第２図（ｃ）に示すように、酸化シリコン膜８ａ
及びアルミニウム層７ａを選択的に順次エツチングして
配線のパターニングを行なう。
及びアルミニウム層７ａを選択的に順次エツチングして
配線のパターニングを行なう。
次に、第２図（ｄ）に示すように、選択成長法によりア
ルミニウム層７ａの側面部分にのみ高融点金属層９ａを
形成して第２の中間層配線を形成する。
ルミニウム層７ａの側面部分にのみ高融点金属層９ａを
形成して第２の中間層配線を形成する。
次に、第２図（ｅ）に示すように、第２の中間層配線の
上に眉間絶縁膜１０ａを形成し、コンタクト孔１１ａを
開孔する。
上に眉間絶縁膜１０ａを形成し、コンタクト孔１１ａを
開孔する。
次に、第２図（ｆ＞に示すようにアルミニウム層１２を
形成し、その上に高融点金属層１３を形成し、高融点金
属層１３及びアルミニウム層１２を選択的に順次エツチ
ングして最上層の配線を形成する。
形成し、その上に高融点金属層１３を形成し、高融点金
属層１３及びアルミニウム層１２を選択的に順次エツチ
ングして最上層の配線を形成する。
以上説明したように本発明は、アルミニウム層と高融点
金属又は高融点金属硅化物層との組合せによる配線を設
けて配線のストレスマイグレーション耐性を損うことな
く、且つ、少くとも３層の多層配線における配線間のコ
ンタクト部分の境界面及びコンタクト部分の周辺に高融
点金属層又は高融点金属硅化物層を存在させないように
することにより、水素アロイ等の熱履歴を受けた後にも
コンタクト部分にシリコンノジュール等の析出を起こす
ことなく、安定して低いコンタクト抵抗が得られるとい
う効果を有する。
金属又は高融点金属硅化物層との組合せによる配線を設
けて配線のストレスマイグレーション耐性を損うことな
く、且つ、少くとも３層の多層配線における配線間のコ
ンタクト部分の境界面及びコンタクト部分の周辺に高融
点金属層又は高融点金属硅化物層を存在させないように
することにより、水素アロイ等の熱履歴を受けた後にも
コンタクト部分にシリコンノジュール等の析出を起こす
ことなく、安定して低いコンタクト抵抗が得られるとい
う効果を有する。
第１図（ａ）〜（ｋ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｆ）は本発明の第２の実施例を説明するため
の工程順に示した半導体チップの断面図、第３図及び第
４図は従来の半導体装置の第１及び第２の例を示す半導
体チップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・高融点金属層、４・・・アルミニウム層、５・・・
層間絶縁膜、６・・・コンタクト孔、７．７ａ・・・ア
ルミニウム層、８，８ａ・・・酸化シリコン膜、９，９
ａ・・・高融点金属層、１０．１０ａ・・・層間絶縁膜
、１１１１ａ・・・コンタクト孔、１２・・・アルミニ
ウム層、１３ ２０．２１・・・高融点金属層。
るための工程順に示した半導体チップの断面図、第２図
（ａ）〜（ｆ）は本発明の第２の実施例を説明するため
の工程順に示した半導体チップの断面図、第３図及び第
４図は従来の半導体装置の第１及び第２の例を示す半導
体チップの断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・高融点金属層、４・・・アルミニウム層、５・・・
層間絶縁膜、６・・・コンタクト孔、７．７ａ・・・ア
ルミニウム層、８，８ａ・・・酸化シリコン膜、９，９
ａ・・・高融点金属層、１０．１０ａ・・・層間絶縁膜
、１１１１ａ・・・コンタクト孔、１２・・・アルミニ
ウム層、１３ ２０．２１・・・高融点金属層。
Claims (1)
- 少くとも３層の多層配線を有する半導体装置において
、最下層の配線が下層に設けた高融点金属層又は高融点
金属硅化物層の上にアルミニウム層を積層した２層構造
を有し、前記最下層の配線と接続する中間層の配線がア
ルミニウム層の側面に接して設けた高融点金属層又は高
融点金属硅化物層の側壁部を有し、前記中間層と接続す
る最上層の配線が下層に設けたアルミニウム層の上に高
融点金属層又は高融点金属硅化物層を積層した２層構造
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21682090A JPH0499324A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21682090A JPH0499324A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499324A true JPH0499324A (ja) | 1992-03-31 |
Family
ID=16694405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21682090A Pending JPH0499324A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499324A (ja) |
-
1990
- 1990-08-17 JP JP21682090A patent/JPH0499324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH02220464A (ja) | 半導体装置及びその製造方法 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| US4920403A (en) | Selective tungsten interconnection for yield enhancement | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH04167449A (ja) | 半導体装置 | |
| JPH0499324A (ja) | 半導体装置 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| KR100789570B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPS60196960A (ja) | 半導体装置 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JP2873696B2 (ja) | 半導体装置 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH0555203A (ja) | 半導体装置 | |
| JPH0936229A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 |