JPH0553144A - 薄膜トランジスタ素子アレイ - Google Patents
薄膜トランジスタ素子アレイInfo
- Publication number
- JPH0553144A JPH0553144A JP21875991A JP21875991A JPH0553144A JP H0553144 A JPH0553144 A JP H0553144A JP 21875991 A JP21875991 A JP 21875991A JP 21875991 A JP21875991 A JP 21875991A JP H0553144 A JPH0553144 A JP H0553144A
- Authority
- JP
- Japan
- Prior art keywords
- source
- amorphous silicon
- film transistor
- thin film
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
し、段差切れのより少ない薄膜トランジスタ素子アレイ
を形成する。 【構成】非晶質シリコン膜13中に不純物を打ち込むこ
とによりソース・ドレイン領域を形成する。その後金属
を成膜した際にソース・ドレイン表面に形成されるシリ
サイド層17をソース電極として画素電極16と電気的
接続をとる構造にする。さらに、ソース領域と画素電極
16との段差部における画素電極上に金属19をパター
ンニングすることにより段差切れのより少ない薄膜トラ
ンジスタ素子アレイが実現でくる。
Description
型液晶ディスプレイに使用する薄膜トランジスタ素子ア
レイに関するものである。
デバイスとして使われる薄膜トランジスタ素子アレイの
研究開発が盛んに行われている。薄膜トランジスタを各
画素のスイッチング素子として用いたアクティブマトリ
ックス型液晶ディスプレイにおいては液晶を駆動するた
めに薄膜トランジスタのソース電極に画素電極が接続さ
れた構成を持つ。図3に従来例の薄膜トランジスタ素子
アレイの1素子分の断面図を示す。従来の構造ではソー
ス・ドレイン電極部でオーミック接合を形成するために
島状非晶質シリコン13のソース・ドレイン領域上にn
+ 非晶質シリコン20を形成しパターンニングする。そ
の後画素電極16、ソース・ドレイン電極18あるいは
ソース・ドレイン電極18、画素電極16の順にそれぞ
れ形成、パターンニングし薄膜トランジスタ素子アレイ
が完成する。
膜トランジスタ素子アレイにおいては、ソース・ドレイ
ン領域端面における段差が大きくなり、画素電極とソー
ス領域とのコンタクトに用いられるソース・ドレイン電
極がこの部分で段差切れを来す可能性がある。これが欠
陥の原因となり生産的に問題が生ずる。
素子アレイにおいてソース領域と画素電極との段差切れ
に生じにくい生産性の高い薄膜トランジスタ素子アレイ
の構造を提供することである。
成されたゲート電極と、該ゲート電極を覆うように形成
された第1の透明絶縁膜と、該第1の透明絶縁膜上に形
成された島状の非晶質シリコン膜と、該島状非晶質シリ
コン膜上にパターンニングされた第2の透明絶縁膜と、
該第2の透明絶縁膜をマスクとして該第2の透明絶縁膜
下を除いた非晶質シリコン層の全領域あるいは該第2の
透明絶縁膜下を除いた該絶縁性基板と反対側の非晶質シ
リコン表面部分に不純物が打ち込まれたソース・ドレイ
ン領域と、該ソース・トレイン領域の一部あるいは全領
域表面に形成されたシリサイドを有する薄膜トランジス
タ及び該第1の透明絶縁膜上に形成された画素電極がら
なる薄膜トランジスタ素子アレイにおいて、画素電極を
ソース領域の不純物が導入された非晶質シリコン表面あ
るいはソース領域の非晶質シリコン上に形成されたシリ
サイド表面と重なるようにパターンニングすることによ
り画素電極とソース領域との電気的接続をとることを特
徴とする薄膜トランジスタ素子アレイ及び、前記薄膜ト
ランジスタ素子アレイにおいて、ソース領域と画素電極
との間に生ずる段差部における画素電極上にパターンニ
ングされた金属を有することを特徴とする薄膜トランジ
スタ素子アレイである。
すように、オーミック層を形成するためにn+ 非晶質シ
リコン20を用いるためソース・ドレイン領域端面にお
ける段差が大きくなる。従って画素電極とソース領域と
のコンタクトに用いられるソース・ドレイン用金属がこ
の部分で段差切れを来す可能性があり安定なデバイス形
成が困難である。それに対し本発明は、図1(a)、
(b)、(c)、(d)に示すように、ソース・トレイ
ン領域を形成するためにn+ 非晶質シリコンを形成する
必要がなく従ってソース・トレイン領域端面における段
差が大幅に減少し段差切れの可能性が低減化される。
領域を形成するために第2の透明絶縁膜をマスクにして
不純物原子として燐を非晶質シリコン膜中に導入する。
そしてこの非晶質シリコン膜をトランジスタ島状部の形
にパターンニングする。つづくプロセス順序としてソー
ス・ドレイン電極形成、画素電極形成あるいはその逆の
画素電極形成、ソース・ドレイン電極形成の2種類が可
能である。図2(c)、(d)は先に画素電極を形成す
る場合を示している。この場合画素電極を島状非晶質シ
リコン膜のソース領域にオーバーラップさせる形でパタ
ーンニングしその後ソース・ドレイン電極用金属を形成
しパターンニングすることによりソース・ドレイン電極
を形成する。図2(f)、(g)は先にソース・ドレイ
ン電極を形成する場合を示している。この場合、非晶質
シリコン表面に低抵抗のシリサイドが形成されるためソ
ース電極側の金属を除去しこのシリサイドを直接ドレイ
ン電極として利用できる。その後画素電極をシリサイド
ドレイン電極とオーバーラップさせる形でパターンニン
グする。これらの構造を用いれば従来例に示すようなソ
ース・ドレイン領域端面における大きな段差が生じるこ
となく画素電極とドレイン電極との電気的な接続が可能
となる。この構造にさらに画素電極と島状非晶質シリコ
ン膜との段差部における画素電極上に金属をパターンニ
ングしこの部分で発生し得る段差切れを防ぐことによ
り、より欠陥の少ない構造が可能である(図2(e),
(h))。これらの効果により欠陥の少ない安定したデ
バイスの形成が可能となる。
説明する。図1は本発明による4種類の薄膜トランジス
タ素子アレイの一素子分の断面図である。図2は本発明
に係る薄膜トランジスタ素子アレイの製造方法を工程順
に示した素子の断面図及び完成図である。まず絶縁性基
板としてのガラス基板10上にゲート金属としてクロミ
ウムを100nmスパッタリング法により成膜しパター
ンニングしてゲート電極11を成形する。次にゲート絶
縁膜第1の絶縁膜12としてSiNx 400nm、非晶
質シリコン膜13を100nm、第2の絶縁膜14Si
Nx を100nmプラズマCVD法で形成した後、第2
の絶縁膜SiNx を所望の形状にパターンニングする。
つづいてパターンニングされた第2の絶縁膜をマスクと
して不純物原子として燐15を非晶質シリコン膜中に導
入する(図2(a))。さらに非晶質シリコンをトラン
ジスタ島状部にパターンニングする(図2(b))。
説明する。画素電極16としてITO30nmを不純物
が導入された島状非晶質シリコン膜のソース領域と重な
るようにパターンニングする(図2(c))。そしてソ
ース・ドレイン電極用金属としてクロミウムを70nm
スパッタリング法により成膜する。このときソース・ド
レイン領域の非晶質シリコンとクロミウムの間にはシリ
サイド層17が5nm程度形成されるが、より確実にシ
リサイド層を形成するためにはクロミウム成膜前に軽い
弗酸処理あるいは150℃20分間アニール処理をする
とよい。その後ドレイン電極18の形状にクロミウムを
パターンニングする(図2(d))。そのとき図2
(e)に示すように画素電極ITOと島状非晶質シリコ
ン膜との段差部における画素電極上にも同時にクロミウ
ムをパターンニングし段差切れ防止用の金属19を残す
ことによりさらに段差切れの小さい構造が可能である。
場合について説明する。まずソース・ドレイン電極用金
属としてクロミウムを70nm成膜し、ドレイン電極の
形状にパターンニングする。このときソース領域の非晶
質シリコンの表面には低抵抗のシリサイドが形成されて
いる(図2(f))。その後画素電極としてITO30
nmをこのソース領域と重なるようにパターンニグし電
気的な接続をとる(図2(g))。さらに図2(h)に
示すように画素電極ITOと島状非晶質シリコン膜との
段差部における画素電極上にもクロミウムをパターンニ
ングすることによりされに段差切れの小さい構造が可能
である。
いては第1、第2の絶縁膜としてSiNx を使用した
が、SiOx 、TaOx等の透明絶縁膜であれば組み合
わせて使用可能である。また形成法においてもスパッタ
法、光CVD法等使用可能である。
クロミウムの他、ニッケル、モリブデン、バラジウム等
でもよく、クロミウム−アルミニウム、クロミウム−ニ
ッケル、ニッケル−金等の積層構造、または合金でも可
能である。画素電極とシリサイドの間での段差切れを防
ぐための金属に関しては、図2(h)の構造の場合、段
差部にパターンニングする際に同時にバスラインして2
層配線にすれば低抵抗化も可能となる。
いては不純物が導入された非晶質シリコンあるいは非晶
質シリコン上に形成されたシリサイドに直接画素電極を
重ねる形でパターンニングし電気的接続をとる構造を用
いるためソース・ドレイン領域端面における段差が小さ
く、この部分で発生する段差切れの可能性も小さくなり
従来と比べて歩留まりよく薄膜トランジスタ素子アレイ
を形成することが可能となる。
順に示した断面図である。
Claims (2)
- 【請求項1】 絶縁基板上に形成されたゲート電極と、
該ゲート電極を覆うように形成された第1の透明絶縁膜
と、該第1の透明絶縁膜上に形成された島状の非晶質シ
リコン膜と、該島状非晶質シリコン膜上にパターンニン
グされた第2の透明絶縁膜と、該第2の透明絶縁膜をマ
スクとして該第2の透明絶縁膜下を除いた非晶質シリコ
ン層の全領域あるいは該第2の透明絶縁膜下を除いた該
絶縁性基板と反対側の非晶質シリコン表面部分に不純物
が打ち込まれたソース・ドレイン領域と、該ソース・ト
レイン領域の一部あるいは全領域表面にシリサイドを有
する薄膜トランジスタ及び該第1の透明絶縁膜上に形成
された画素電極がらなる薄膜トランジスタ素子アレイに
おいて、画素電極をソース領域の不純物が導入された非
晶質シリコン表面あるいはソース領域の非晶質シリコン
上に形成されたシリサイド表面と重なるようにパターン
ニングすることにより画素電極とソース領域との電気的
接続をとる構造を特徴とする薄膜トランジスタ素子アレ
イ。 - 【請求項2】 請求項1記載の薄膜トランジスタ素子ア
レイにおいて、ソース領域と画素電極との間に生ずる段
差部における画素電極上にパターンニングされた金属を
有することを特徴とする薄膜トランジスタ素子アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21875991A JP3125345B2 (ja) | 1991-08-29 | 1991-08-29 | 薄膜トランジスタ素子アレイ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21875991A JP3125345B2 (ja) | 1991-08-29 | 1991-08-29 | 薄膜トランジスタ素子アレイ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0553144A true JPH0553144A (ja) | 1993-03-05 |
JP3125345B2 JP3125345B2 (ja) | 2001-01-15 |
Family
ID=16724960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21875991A Expired - Lifetime JP3125345B2 (ja) | 1991-08-29 | 1991-08-29 | 薄膜トランジスタ素子アレイ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3125345B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09501509A (ja) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | シリコン・ピクセル電極 |
JP2007304557A (ja) * | 2006-05-09 | 2007-11-22 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
US7732900B2 (en) | 2004-10-21 | 2010-06-08 | Nitto Denko Corporation | Wired circuit board |
-
1991
- 1991-08-29 JP JP21875991A patent/JP3125345B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09501509A (ja) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | シリコン・ピクセル電極 |
US7732900B2 (en) | 2004-10-21 | 2010-06-08 | Nitto Denko Corporation | Wired circuit board |
US8015703B2 (en) | 2004-10-21 | 2011-09-13 | Nitto Denko Corporation | Method of manufacturing a wired circuit board |
US8146246B2 (en) | 2004-10-21 | 2012-04-03 | Nitto Denko Corporation | Method of manufacturing a wired circuit board |
JP2007304557A (ja) * | 2006-05-09 | 2007-11-22 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
US7825413B2 (en) | 2006-05-09 | 2010-11-02 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
JP2011107713A (ja) * | 2006-05-09 | 2011-06-02 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3125345B2 (ja) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3744980B2 (ja) | 半導体装置 | |
JP2776083B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH0577303B2 (ja) | ||
US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JPH09283765A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
KR20050029512A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
JPH1195256A (ja) | アクティブマトリクス基板 | |
JPH06196697A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0542831B2 (ja) | ||
JPH0580650B2 (ja) | ||
JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR101051004B1 (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
JPH0570156B2 (ja) | ||
JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
JP2776820B2 (ja) | 半導体装置の製造方法 | |
JPH08172195A (ja) | 薄膜トランジスタ | |
JPH0553139A (ja) | 薄膜トランジスタ素子アレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |