JPH05502337A - 半導体チップ用のくぼんだ空洞を持った多層パッケージ - Google Patents
半導体チップ用のくぼんだ空洞を持った多層パッケージInfo
- Publication number
- JPH05502337A JPH05502337A JP91503506A JP50350691A JPH05502337A JP H05502337 A JPH05502337 A JP H05502337A JP 91503506 A JP91503506 A JP 91503506A JP 50350691 A JP50350691 A JP 50350691A JP H05502337 A JPH05502337 A JP H05502337A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- package
- substrate
- cavity
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
半導体チップ用の(ぼんだ空洞を持った多層パッケージ「産業上の利用分野]
本発明は総括的に電子部品パッケージに関し、詳細にいえば多層薄膜層からなる
パッケージに関する。
[従来技術]
半導体チップの密度が高くなるにしたがい、すなわち所定面積当たりの回路数が
多くなるにしたがい、これらのチップに対して適切なパッケージを提供するのが
ますます困難となってきた。このようなパッケージは配電ならびに内部及び外部
信号のための効率がよく、信頼性の高い相互接続、ならびに過熱を防止するため
の適切な冷却を提供しなければならない。さらに、これらのパッケージはサイズ
が小さく、経済的に製造でき、かつ作動の信頼性が高いものでなければならない
。
高密度、高性能パッケージの問題は各種の態様で取り上げられているが、そのう
ちのいくつかを以下で検討する。
タキシマ(Takishima)に対して授与された米国特許第4466181
号明細書は、複数個の半導体チップが縁部で結合され、ワイヤ・コネクタを支持
する表面が平坦となるようになされたパッケージを示している。結合されたチッ
プは配線板のくぼみに取り付けられ、平坦なチップ表面が配線板の表面と同一面
となっている。次いで、導線がパッケージの表面で成形され、チップを互いに接
続し、かつ配線板と接続している。タキシマのパッケージには、チップの縁部へ
の結合がいくらよ(みても困難であり、かつ多数のチップに関して実用的に適用
することができないという少なくとも1つの欠点がある。
ドライ(Drys)他に授与された米国特許第4630096号明細書は各種の
チップ・パッケージないしモジュールを示している。ドライ他の第1図はチップ
がプリント回路板のくぼみにセットされ、かつボンディング・ワイヤによって回
路板の配線面に接続されているパッケージを示している。この特許の第3図はチ
ップが基板にセットされ、かつブリッジ・リード線によって基板上の配線パター
ンに接続されているパッケージを示している。第4A図ないし第4D図はチップ
がシリコン基板のスルーホールに取り付けられ、かつ平坦な金属庄原によって相
互接続されているパッケージを示している。
第6図及び第7図は接続ピンによって密閉パッケージにさらに取り付けられた第
4図のパッケージを示している。第4図、第6図及び第7図に示されているこれ
らの実施例には、電気的なピンをシリコン基板に接続する際に固有の難点という
欠点があり、パッケージが高性能な用途に非実用的なものとなっている。
タケマエ(Takemae)に授与された米国特許第4578697号明細書は
、その上に導電性ストリップが配設されているセラミック基板を含んでいるパッ
ケージを示している。チップは基板に固定され、導電性ストリップから絶縁され
るようになっている。チップ上のコネクタはワイヤによって導電性ストリップに
接続される。
P・アーレット(Ehret)他の「マルチチップ・パッケージ(Multic
hip Package) J I B M ・テクニカル・ディスクロージャ
・プルテン、Vol、14、No、10.1972年3月、pp309oはソル
ダ・ボールによって多層配線基板に接続されたチップが、基板とヒート・シンク
の間にはさまれているパッケージを示している。ヒート・シンクを貫通して延び
ているピンを使用して、多層配線基板への電気的接続を行っている。
F・モチ力(Motika)の「個別化チップ担持パッケージのフリップ0チツ
プ(Flip−chip on Personalization ChipC
arrier Package) J I 8Mテクニカル・ディスクロージャ
・プルテン、Vol、23、No、7A、1980年12月、pp、2770−
2773は個別化チップにソルダ・ボールで接続されているパッケージを示して
いる。個別化チップはピンを支持するセラミック基板に結合され、特殊タイプの
エツジ・ジヨイントまたはチップによってピンに接続されている。
D−J・ボーデンドルフ(Bodendorf)他の「能動シリコン・チップ・
キャリア(Active 5ilicon Chip Carrier) J
、I8Mテクニカル・ディスクロージャ・プルテン、Vol、15、No、2.
1972年7月、pp、656−657は能動FETデバイスを支持する小さな
シリコン・チップが能動バイポーラ・デバイスを支持する大きなシリコン・チッ
プに取り付けられているパッケージを示している。大小のシリコン・チップの間
の接続は平坦な多層金属皮膜によって行われる。
さらに、半導体チップに多層セラミック (MLC)パッケージを利用すること
が5当分野で公知である。このようなパッケージは、たとえば、ファインバーブ
(Feinberg)他に授与された米国特許第4245273号明細書及びア
ンダーソン(Anderson)他に授与された米国特許第4080414号明
細書(両者とも本発明の譲受人に譲渡され、参照することによって本明細書に組
み込まれる)に示されている。しかしながら、これらのパッケージは通常、チッ
プとパッケージの開の接続にソルダ・ボールを使用することを必要とするもので
ある。このソルダ・ボール技法は本来複雑なものである。
これは電力、設置、及び信号の相互接続のすべてが多層のj(1L Cパッケー
ジに含まれていることを必要どするものである。
これは複雑で、費用のかさむパッケージをもたらす。
[発明が解決しようとする課題]
本発明の目的は、半導体デバイスなどの電子部品用の新規で、改善されたパッケ
ージを提供することである。
本発明の他の目的は、従来技術と比較して、相互接続密度の高いパッケージを提
供することである。
本発明のさらに他の目的は、設けられている相互接続の信頼性が従来技術のソル
ダ・ボールの接続のものよりも高いパッケージを提供することである。
本発明のさらにまた他の目的は、設けられている相互接続が比較的廉価なパッケ
ージをもたらす費用効率の高いパッケージを提供することである。
本発明の他の目的は、パッケージへの半導体チップのソルダ・ボール接合の必要
性を回避するとともに、これが望ましい場合に、ソルダ・ボール接合に適合する
パッケージを提供゛することである。
本発明のより特定的な目的は、高密度相互接続を提供するために両立する態様で
、多層セラミック・パッケージ及び薄膜相互接続両方の技術を利用するパッケー
ジを提供することである。
[課題を解決するための手段]
本発明によれば、各々が電気信号を導通ずるための導電性パターンを含んでいる
少な(とも2つの信号層ならびに少なくとも2つの信号層の間の少なくとも1つ
の絶縁層を含んでいる多層基板と、基板の表面内の、電子部品に適合するような
大きさになされた空洞と、パッケージの表面から少なくとも2つの導電層へ延び
て、電子部品を少なくとも2つの導電層l・・接続する少なくとも2つの導電体
とからなる電子部品パッケージが提供される。電子部品の平坦な表面上の機能を
基板の表面上の導電体に接続するための多層薄膜配線を設けることが望ましい。
[図面の簡単な説明]
第1図ない(、第4図は、本発明にしたがって製造された半導体チップの連続し
た断面図である。
第5図は、複数個の相互に接続されたチップがパッケージの各チップ位置に配置
されている本発明の実施例を示す第4図と同様な図面である。
第6図は、ソルダ・ボール接続を支持するための間挿チップがパッケージ上のチ
ップ位l内に配置されている、本発明の実施例を示す第4図と同様な図面である
。
[実施例]
図面を参照すると、第1図は本発明にしたがって構成された多層セラミックまた
はガラス・セラミック基板10を示している。本明細書で使用する場合、1セラ
ミツクという用語はガラス、セラミック、ガラス・セラミック、ならびにアルミ
ナ、アルミナ+ガラス、コージェライト、ガラス・セラミック、ムライト、ホウ
ケイ酸ガラス、及び岩分野の技術者に周知のその他の材料の組合せを含むもので
ある。
基板10を基礎、すなわちセラミック・グリーン・シートの金属皮膜化、スタッ
キング、積層、及び焼成は当分野で周知のものである。たとえば、ブラインダ(
B]、1nder)他に授与された米国特許第3564114号(参照すること
によって、本明細書に組み込まれる)、ならびに削土の米国特許第424527
3号及び第4080414号明細書を参照されたい。
周知の多層セラミック基板構造によれば、基板10は複数個の水平にスタックさ
れた絶縁及び信号・基準電圧層と、配線金属皮膜を含む信号層と、通常1つまた
は複数の絶縁層によって分離されている隣接した信号層とからなっている。たと
えば、非金属皮膜化絶縁層12.14、ならびに金属皮膜化信号層16.18及
び2oを参照されたい。当分野で周知の態様において、金属皮膜化信号層16.
18及び20は金属パターンを直接セラミック・グリーン・シートにスクリーン
印刷することによって形成され、グリーン・シートはその後スタックされ、焼成
される。任意選択で、非金属皮膜化セラミックを中間の金属皮膜化グリーン・シ
ートにスタックし、絶縁層の厚さをより厚くすることができる。
さらに、従来の態様において、22.24.26.28及び30で示す垂直導電
性バイア・カラムが基板10を貫通して延びている。導電性バイア・カラム22
−30はスタック層12−20にほぼ垂直に配設されており、基板の上面34上
のボンディング・バッド32A−32F、基板内の選択された信号層、及び基板
の底面38に接続された金属配線ピンの間の電気的接続を行うように機能する。
本発明によれば、基板10の上部領域40を形成するスタック層は、開口によっ
て形成され、これらの層を上述の態様で形成し、加工した場合に、生じる基板1
0が表面34から基板10の本体中に延びている空洞42.44.46を含む。
ようになっている。以下で詳細を説明するように、各空洞42.44.46は半
導体チップを支持し、チップ表面が基板表面34にほぼ平行となるような大きさ
となされている。
第2図を参照すると、ボンディング材料48.50.52の薄層がそれぞれ、空
洞42.44.46の底面に付着されている。ボンディング材料48.5o、5
2は、たとえば、適切な厚さに付着された金共晶体などの共晶体、ダイヤモンド
充填エポキシなどのエポキシ、またはポリイミドからなっている。次いで、半導
体チップ54.56、及び58の各々が空洞42.44、及び46中に付着され
る。本発明のこの実施例において、各半導体チップ54.56.58はトランジ
スタや抵抗などの複数個の電子部品ないし素子(図示せず)を支持している。各
チップそれぞれは54A、56A、及び58Aで示される上面を含んでおり、こ
れらの上面は各々がチップ内での部品への電気接続を行うために設けられている
導電性ボンディング・パッドないし接点(図示せず)を支持している。第2図に
示すように。基板10を形成した場合に、空洞42.44、及び46はこれらが
基板表面34とほぼ同一面のその接触面54A、56A、及び58Aによって半
導体チップに適合するように形成されている。
第3図を参照すると、絶縁材の薄層60が基板10の表面34とほぼ一致して形
成され、半導体チップの表面54A、56A、58Aを覆い、かつこれらのチッ
プの側面と空洞42.44及び46との間のギャップを充填するようになってい
る。層60は周知の化学気相成長(CVD)法によって形成できる酸化シリコン
(S102)または窒化シリコン(Si3N4)、スパッタリングまたはスピン
・オンされたガラス、低熱膨張率(TCE)ポリイミド、または絶縁材と同種の
材料のスタックなどで構成できる。TCEの層60を選択して、TCEの基板l
○と緊密に合致させ、これによって熱サイクルによって生じる故障に対して強い
構造を提供することが望ましい。
第4図を参照すると、バイアが層60に選択的に形成され、かつ金属皮膜の薄層
が付着され、チップ54とボンディング・パッド32Aの間の相互接続部62、
ならびにチップ54とボンディング・パッド32Bの間の相互接続部64などの
ワイヤないし相互接続部を形成している。複数のこのような薄層の絶縁層及び金
属皮膜が形成され、半導体チップ54及び56の間の相互接続部66などの導電
性相互接続部をもたらす。薄膜金属皮膜の各層がチップ間及びチップ内両方のワ
イヤ接続、ならびに62及び66で示すタイプのチップ基板間の接続を含むこと
ができることを理解されたい。
たとえば、限定するものではな(、第4図に示した薄膜配線層を形成する数種類
の方法が、グリア−(Greer)他に授与された米国特許第3881971号
、チョウ(Chow)他に授与された米国特許第4702795号、ベイヤー(
Beyer)他に授与されたカナダ特許第1245517号、ガリー(Gali
e)他に授与された米国特許第451168号明細書に記載されており、これら
の各々は本発明の譲受人に譲渡され、参照することによって本明細書に組み込ま
れる。
第4図には、薄膜金属皮膜を利用して、各層セラミック基板と半導体チップを接
続及び相互接続する半導体チップ・パッケージが示されている。この薄膜金属皮
膜はきわめて高密度で、きわめて信頼性の高い相互接続をもたらし、かつ従来技
術の低密度で、複雑で、しかも故障を生じがちなソルダ・ボールの接続に代わっ
て使用される。
第5図を参照すると、本発明の他の実施例を示す空洞44を中心とする拡大図が
示されている。本発明のこの実施例において、複数チップ構造70が上記で図示
説明した単一チップ(すなわち、チップ56)の代わりに配置されている。
チップ構造70はエポキシ層50に直接セットされた少なくとも2つの隣接する
半導体チップ72.74を含んでおり、空洞44内に接着されている。構造70
はさらに、チップが空洞に取り付けられる前にチップ72.74に直接形成され
たチップ間、チップ内配線層76を含んでいる。上記と同じ薄膜配線製品及び方
法で形成された配線レベル76は絶縁層84.86.88、及び90の間に配置
された複数の導線性/金属相互接続部78.8o、82を含んでいる。配線レベ
ル76及び空洞44は、配線レベルの上面92が基板10の上面34とほぼ同一
面となるような大きさとされている。
さらに、上記で説明した方法にしたがって製造された薄膜配線レベル94が、基
板10の面34上に形成され、チップ構造70と基板上の導電性パッドの間に導
電性相互接続をもたしている。
第6図を参照すると、本発明の他の実施例を説明する第5図と同様な図面が示さ
れている。この実施例において、ソルダ・ボール接続102を介して半導体チッ
プ98.100を取り付けるために空洞44に配置された間挿チップ96が示さ
れている。
間挿チップ96は絶縁体106に配置された金属相互接続部104で構成されて
おり、たとえば、上述したものと同じ薄膜技術を使用して形成することができる
。チップ96は基板1oの上面34とほぼ平行な上面107を含んでおり、チッ
プの上面は各種のボンディング・パッド及び108で示されるような露出した金
属相互接続部を含んでいる。単一または複数の薄膜配線レベル110が、上述の
ようにチップを基板10上の導電パッドに接続するためにチップ96上に形成さ
れている。112で示されるような金属充填バイアが、チップ98.1o○をソ
ルダ・ポール102を介して間挿チップ96に取り付けるために設けられている
。それ故、チップ98.100はこれらの内部及び間で間挿チップに接続され、
かつ配線レベル110を介して基板10及び各種の信号レベルに接続されている
。
第6図に示した本発明の実施例はそれ故、多層セラミック・パッケージ及び薄膜
配線の上述の利点を利用するとともに、ソルダ・ポール・ボンディングに適合す
るものである。
本発明を特定の実施例に関して図示説明したが、本発明はこれらに限定されるも
のではない。本発明の範囲及び精神の範囲内で各種の改変、変更、及び改善が、
当分野の技術者に想起されよう。
[発明の効果コ
チップがパッケージ内の(ぼみに収められ、薄膜配線1ノベルがチップ内、チッ
プ間、及びチップ−パッケージ接続に使用される、半導体チップ用の新規の改善
された多層セラミック・パッケージが提供される。本発明は信頼性が高く、高密
度なパッケージの利点を備えている。この高い密度はパッケージ内の選択された
箇所に太い配線を使用することを可能とし、電力分配の改善及び雑音の減少をも
たらす6さらに、本発明は従来技術のソルダ・ボールの接続の必要性を不必要に
するとともに、必要に応じ、このような接続に適合するものである。
本発明は大規模集積回路及び超大規模集積回路チップのパッケージに特に適する
ものである。
mMMtlltea+、−pcT/us90105777にゴ11匍l閃アn鍼
騙1n
Claims (13)
- 1.各々が電気信号を導通するための導電性パターンを含んでいる少なくとも2 つの信号層、及び 前記2つの信号層の間に少なくとも1つの絶縁層を含んでいる多層基板と、 電子部品に適合する大きさの前記基板の表面内の空洞と、前記電子部品を前記少 なくとも2つの信号層に接続する、前記電子部品パッケージの表面から前記の少 なくとも2つの信号層に延びている少なくとも2つの導電体とからなる、電子部 品パッケージ。
- 2.前記少なくとも1つ絶縁層がセラミックからなっており、かつ 前記少なくとも2つの信号層の各々が金属からなっている、請求項1記載のパッ ケージ。
- 3.前記空洞内に配置された電子部品と、前記電子部品上のボンディング・パッ ドを前記少なくとも2つの静電体に接続する手段とをさらに含んでいる、請求項 2記載のパッケージ。
- 4.前記接続する手段が絶縁材及び導電材の複数の薄膜層からなっている、請求 項3記載のパッケージ。
- 5.各々が導電性パターンからなる、スタックされたほぼ平行な信号層からなる 多層セラミック基板と、前記基板の表面と実質的に平行に配置され、少なくとも 1つのほぼ平坦な表面を持つた、前記電子部品と適合する大きさの、前記基板の 表面内の空洞と、 的記電子部品を前記信号層に接続するために、前記基板の表面から前記信号層の 選択された1つへ向かって延びている複数個の導電体とからなる、 電子部品パッケージ。
- 6.前記空洞内に配置された少なくとも1つの電子部品をさらに含んでおり、該 電子部品が導電性ボンディング・パッドを含んでいる、請求項5記載のパッケー ジ。
- 7.前記電子部品を前記空洞内で支持するために前記表面と前記電子部品の間に 配置されたエポキシの層をさらに含んでいる、請求項6記載のパッケージ。
- 8.前記電子部品上の前記導電性パッドを前記基板上の前記導電体に接続する手 段をさらに含んでいる、請求項6記載のパッケージ。
- 9.前記接続する手段が導電材及び絶縁材の複数の薄膜層からなる、請求項8記 載のパッケージ。
- 10.少なくとも 2つの前記電子部品が前記空洞内に配置されている、請求項6記載のパッケージ 。
- 11.前記少なくとも2つの電子部品を相互接続するために前記空洞内に配置さ れている手段をさらに含む、請求項10記載のパッケージ。
- 12.前記電子部品が複数個の電気的相互接続部を含んでおり、前記パッケージ がさらに、 ソルダ・ボール接続を支持するための前記間挿チップの上側の面上のボンディン グ・パッドからなり、これによつて第2の電子部品を前記間挿チップにソルダ・ ボール接合できる、請求項5記載のパッケージ。
- 13.各々が導電性パターンからなっている、スタックされた複数個のほぼ平行 な信号及び絶縁層からなる多層セラミック基板と、 電子部品に適合する大きさの前記基板の表面内の空洞と、前記基板の前記表面と 実質的に平行に配置された少なくとも1つのほぼ平坦な表面を含んでおり、かつ 該平坦な表面上に導電性ボンディング・パッドを含んでいる、前記空洞内に配置 された少なくとも1つの電子部品と、前記電子部品を前記信号層に接続するため の前記基板の表面から前記信号層の選択された1つに延びている複数の導電体と 、 前記電子部品上の機能の間、ならびに前記電子部品上の前記ボンディング・パッ ドと前記基板上の前記導電体の間に選択的なワイヤ接続を行うために、前記基板 の前記表面及び前記電子部品の前記表面上に配置された絶縁材及び導電材の複数 の薄膜層とからなる、 電子部品パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/516,011 US5081563A (en) | 1990-04-27 | 1990-04-27 | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
US516,011 | 1990-04-27 | ||
PCT/US1990/005777 WO1991017568A1 (en) | 1990-04-27 | 1990-10-10 | A multi-layer package incorporating a recessed cavity for a semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05502337A true JPH05502337A (ja) | 1993-04-22 |
Family
ID=24053746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP91503506A Pending JPH05502337A (ja) | 1990-04-27 | 1990-10-10 | 半導体チップ用のくぼんだ空洞を持った多層パッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5081563A (ja) |
EP (1) | EP0526456B1 (ja) |
JP (1) | JPH05502337A (ja) |
DE (1) | DE69031350T2 (ja) |
WO (1) | WO1991017568A1 (ja) |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2510747B2 (ja) * | 1990-02-26 | 1996-06-26 | 株式会社日立製作所 | 実装基板 |
JP3280394B2 (ja) * | 1990-04-05 | 2002-05-13 | ロックヒード マーティン コーポレーション | 電子装置 |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
JP2960560B2 (ja) | 1991-02-28 | 1999-10-06 | 株式会社日立製作所 | 超小型電子機器 |
US5483413A (en) * | 1991-02-28 | 1996-01-09 | Hewlett-Packard Company | Apparatus for controlling electromagnetic interference from multi-layered circuit boards |
US6094058A (en) | 1991-06-04 | 2000-07-25 | Micron Technology, Inc. | Temporary semiconductor package having dense array external contacts |
JP3026465B2 (ja) * | 1992-03-10 | 2000-03-27 | 株式会社日立製作所 | セラミック薄膜混成配線基板および製造方法 |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
DE69330450T2 (de) * | 1992-08-05 | 2001-11-08 | Fujitsu Ltd., Kawasaki | Dreidimensionaler Multichipmodul |
US5508938A (en) * | 1992-08-13 | 1996-04-16 | Fujitsu Limited | Special interconnect layer employing offset trace layout for advanced multi-chip module packages |
US5336928A (en) * | 1992-09-18 | 1994-08-09 | General Electric Company | Hermetically sealed packaged electronic system |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
US5634821A (en) * | 1992-12-01 | 1997-06-03 | Crane, Jr.; Stanford W. | High-density electrical interconnect system |
TW238431B (ja) * | 1992-12-01 | 1995-01-11 | Stanford W Crane Jr | |
US5464682A (en) * | 1993-12-14 | 1995-11-07 | International Business Machines Corporation | Minimal capture pads applied to ceramic vias in ceramic substrates |
US5834705A (en) * | 1994-03-04 | 1998-11-10 | Silicon Graphics, Inc. | Arrangement for modifying eletrical printed circuit boards |
US6339191B1 (en) * | 1994-03-11 | 2002-01-15 | Silicon Bandwidth Inc. | Prefabricated semiconductor chip carrier |
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
US5824950A (en) * | 1994-03-11 | 1998-10-20 | The Panda Project | Low profile semiconductor die carrier |
US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
WO1995024729A2 (en) * | 1994-03-11 | 1995-09-14 | The Panda Project | Modular architecture for high bandwidth computers |
US5541449A (en) * | 1994-03-11 | 1996-07-30 | The Panda Project | Semiconductor chip carrier affording a high-density external interface |
US5576931A (en) * | 1994-05-03 | 1996-11-19 | The Panda Project | Computer with two fans and two air circulation areas |
US5876842A (en) * | 1995-06-07 | 1999-03-02 | International Business Machines Corporation | Modular circuit package having vertically aligned power and signal cores |
US5714800A (en) * | 1996-03-21 | 1998-02-03 | Motorola, Inc. | Integrated circuit assembly having a stepped interposer and method |
US5759285A (en) * | 1996-08-20 | 1998-06-02 | International Business Machines Corporation | Method and solution for cleaning solder connections of electronic components |
US5831810A (en) * | 1996-08-21 | 1998-11-03 | International Business Machines Corporation | Electronic component package with decoupling capacitors completely within die receiving cavity of substrate |
US6016256A (en) | 1997-11-14 | 2000-01-18 | The Panda Project | Multi-chip module having interconnect dies |
US6281446B1 (en) * | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
US6078102A (en) * | 1998-03-03 | 2000-06-20 | Silicon Bandwidth, Inc. | Semiconductor die package for mounting in horizontal and upright configurations |
US6184463B1 (en) | 1998-04-13 | 2001-02-06 | Harris Corporation | Integrated circuit package for flip chip |
US6239980B1 (en) * | 1998-08-31 | 2001-05-29 | General Electric Company | Multimodule interconnect structure and process |
US6111756A (en) * | 1998-09-11 | 2000-08-29 | Fujitsu Limited | Universal multichip interconnect systems |
KR100290784B1 (ko) | 1998-09-15 | 2001-07-12 | 박종섭 | 스택 패키지 및 그 제조방법 |
US6141869A (en) * | 1998-10-26 | 2000-11-07 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
US6305987B1 (en) | 1999-02-12 | 2001-10-23 | Silicon Bandwidth, Inc. | Integrated connector and semiconductor die package |
US6221694B1 (en) | 1999-06-29 | 2001-04-24 | International Business Machines Corporation | Method of making a circuitized substrate with an aperture |
CN101232778B (zh) * | 1999-09-02 | 2011-12-28 | 揖斐电株式会社 | 印刷布线板 |
EP1137332B1 (en) | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board |
EP1990833A3 (en) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
JP2001251056A (ja) * | 2000-03-03 | 2001-09-14 | Sony Corp | プリント配線基板の製造方法 |
CN1901181B (zh) | 2000-09-25 | 2012-09-05 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
US7088002B2 (en) * | 2000-12-18 | 2006-08-08 | Intel Corporation | Interconnect |
US7498196B2 (en) * | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US20020175402A1 (en) * | 2001-05-23 | 2002-11-28 | Mccormack Mark Thomas | Structure and method of embedding components in multi-layer substrates |
DE10136743B4 (de) * | 2001-07-27 | 2013-02-14 | Epcos Ag | Verfahren zur hermetischen Verkapselung eines Bauelementes |
US6613606B1 (en) * | 2001-09-17 | 2003-09-02 | Magic Corporation | Structure of high performance combo chip and processing method |
JP3507059B2 (ja) * | 2002-06-27 | 2004-03-15 | 沖電気工業株式会社 | 積層マルチチップパッケージ |
US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW200302685A (en) * | 2002-01-23 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Circuit component built-in module and method of manufacturing the same |
WO2003085736A1 (en) * | 2002-04-11 | 2003-10-16 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing same |
TW577153B (en) * | 2002-12-31 | 2004-02-21 | Advanced Semiconductor Eng | Cavity-down MCM package |
WO2004066697A1 (ja) * | 2003-01-20 | 2004-08-05 | Fujikura Ltd. | 多層配線板およびその製造方法 |
US7312101B2 (en) * | 2003-04-22 | 2007-12-25 | Micron Technology, Inc. | Packaged microelectronic devices and methods for packaging microelectronic devices |
US7054599B2 (en) * | 2003-05-08 | 2006-05-30 | Lockheed Martin Corporation | High density interconnect structure for use on software defined radio |
US7566960B1 (en) | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
JP4148201B2 (ja) * | 2004-08-11 | 2008-09-10 | ソニー株式会社 | 電子回路装置 |
TWI260079B (en) * | 2004-09-01 | 2006-08-11 | Phoenix Prec Technology Corp | Micro-electronic package structure and method for fabricating the same |
DE102005032489B3 (de) * | 2005-07-04 | 2006-11-16 | Schweizer Electronic Ag | Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren |
TWI355050B (en) * | 2007-06-22 | 2011-12-21 | Light Ocean Technology Corp | Thin double-sided package substrate and manufactur |
DE102007035902A1 (de) * | 2007-07-31 | 2009-02-05 | Siemens Ag | Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein |
US20090087010A1 (en) * | 2007-09-27 | 2009-04-02 | Mark Vandermeulen | Carrier chip with cavity |
KR100896609B1 (ko) * | 2007-10-31 | 2009-05-08 | 삼성전기주식회사 | 다층 세라믹 기판의 제조 방법 |
CN102037796A (zh) * | 2008-05-19 | 2011-04-27 | 揖斐电株式会社 | 印刷电路板及其制造方法 |
US7659519B1 (en) | 2008-06-04 | 2010-02-09 | Kotura, Inc. | System having reduced distance between scintillator and light sensor array |
US8400539B2 (en) * | 2008-11-12 | 2013-03-19 | Bae Systems Information And Electronic Systems Integration Inc. | High density composite focal plane array |
US8119447B2 (en) * | 2009-06-17 | 2012-02-21 | Stats Chippac Ltd. | Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof |
US8400782B2 (en) * | 2009-07-24 | 2013-03-19 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
DE102009041952B4 (de) | 2009-09-17 | 2017-03-30 | Airbus Defence and Space GmbH | Verfahren zur Herstellung eines mehrlagigen Keramiksubstrats und mehrlagiges Keramiksubstrat und dessen Verwendung |
WO2012117345A1 (en) | 2011-03-03 | 2012-09-07 | Koninklijke Philips Electronics N.V. | Circuit board assembly |
JP5768889B2 (ja) * | 2011-09-07 | 2015-08-26 | 株式会社村田製作所 | モジュールの製造方法およびモジュール |
US9799627B2 (en) * | 2012-01-19 | 2017-10-24 | Semiconductor Components Industries, Llc | Semiconductor package structure and method |
US9136236B2 (en) | 2012-09-28 | 2015-09-15 | Intel Corporation | Localized high density substrate routing |
JP5605414B2 (ja) * | 2012-10-17 | 2014-10-15 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
US10283582B2 (en) * | 2013-02-25 | 2019-05-07 | Analog Devices Global | Microelectronic circuits and integrated circuits including a non-silicon substrate |
US9147663B2 (en) | 2013-05-28 | 2015-09-29 | Intel Corporation | Bridge interconnection with layered interconnect structures |
WO2015043495A1 (zh) * | 2013-09-30 | 2015-04-02 | 南通富士通微电子股份有限公司 | 晶圆封装结构和封装方法 |
DE102014003462B4 (de) | 2014-03-11 | 2022-12-29 | Intel Corporation | Substrat-Routing mit lokaler hoher Dichte und Verfahren zum Herstellen einer entsprechenden Vorrichtung |
US20160172292A1 (en) * | 2014-12-16 | 2016-06-16 | Mediatek Inc. | Semiconductor package assembly |
JP2017123459A (ja) | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
KR101963292B1 (ko) | 2017-10-31 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
EP3916772A4 (en) | 2019-03-12 | 2023-04-05 | Absolics Inc. | PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
EP3916771A4 (en) | 2019-03-12 | 2023-01-11 | Absolics Inc. | PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE |
US11069622B2 (en) * | 2019-03-22 | 2021-07-20 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Interposer-type component carrier and method of manufacturing the same |
JP7087205B2 (ja) | 2019-03-29 | 2022-06-20 | アブソリックス インコーポレイテッド | 半導体用パッケージングガラス基板、半導体用パッケージング基板及び半導体装置 |
WO2021040178A1 (ko) | 2019-08-23 | 2021-03-04 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
CN111599690A (zh) * | 2020-05-27 | 2020-08-28 | 上海芯波电子科技有限公司 | 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5436031A (en) * | 1977-08-27 | 1979-03-16 | Rikuomi Nakano | Heattretaining mat |
JPS57183504A (en) * | 1981-05-06 | 1982-11-11 | Tomitaka Matsumura | Accumulation and regeneration of power by means of refrigerant |
JPS5896760A (ja) * | 1981-12-04 | 1983-06-08 | Clarion Co Ltd | 半導体装置の製法 |
JPS62165350A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 多層配線基板 |
JPH0284759A (ja) * | 1988-06-08 | 1990-03-26 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564114A (en) * | 1967-09-28 | 1971-02-16 | Loral Corp | Universal multilayer printed circuit board |
GB1341513A (ja) * | 1971-06-30 | 1973-12-25 | ||
US3739232A (en) * | 1972-04-10 | 1973-06-12 | Northrop Corp | Interconnected electrical circuit board assembly and method of fabrication |
US3881971A (en) * | 1972-11-29 | 1975-05-06 | Ibm | Method for fabricating aluminum interconnection metallurgy system for silicon devices |
JPS49131863U (ja) * | 1973-03-10 | 1974-11-13 | ||
GB1477544A (en) * | 1974-08-19 | 1977-06-22 | Ibm | Semiconductor assemblies |
JPS522173A (en) * | 1975-06-23 | 1977-01-08 | Citizen Watch Co Ltd | Semiconductor integrated circuit |
FR2404990A1 (fr) * | 1977-10-03 | 1979-04-27 | Cii Honeywell Bull | Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation |
US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
US4544989A (en) * | 1980-06-30 | 1985-10-01 | Sharp Kabushiki Kaisha | Thin assembly for wiring substrate |
US4302625A (en) * | 1980-06-30 | 1981-11-24 | International Business Machines Corp. | Multi-layer ceramic substrate |
JPS57207356A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Semiconductor device |
JPS58446U (ja) * | 1981-06-25 | 1983-01-05 | 富士通株式会社 | 混成集積回路装置 |
FR2511544A1 (fr) * | 1981-08-14 | 1983-02-18 | Dassault Electronique | Module electronique pour carte de transactions automatiques et carte equipee d'un tel module |
US4827377A (en) * | 1982-08-30 | 1989-05-02 | Olin Corporation | Multi-layer circuitry |
US4513355A (en) * | 1983-06-15 | 1985-04-23 | Motorola, Inc. | Metallization and bonding means and method for VLSI packages |
US4630096A (en) * | 1984-05-30 | 1986-12-16 | Motorola, Inc. | High density IC module assembly |
US4541168A (en) * | 1984-10-29 | 1985-09-17 | International Business Machines Corporation | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes |
JPS61191061A (ja) * | 1985-02-20 | 1986-08-25 | Sanyo Electric Co Ltd | 半導体抵抗装置 |
JPH0682715B2 (ja) * | 1985-03-29 | 1994-10-19 | 富士通株式会社 | 半導体装置 |
US4640010A (en) * | 1985-04-29 | 1987-02-03 | Advanced Micro Devices, Inc. | Method of making a package utilizing a self-aligning photoexposure process |
EP0229850B1 (en) * | 1985-07-16 | 1992-06-10 | Nippon Telegraph and Telephone Corporation | Connection terminals between substrates and method of producing the same |
US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
US4702792A (en) * | 1985-10-28 | 1987-10-27 | International Business Machines Corporation | Method of forming fine conductive lines, patterns and connectors |
US4821151A (en) * | 1985-12-20 | 1989-04-11 | Olin Corporation | Hermetically sealed package |
JPH074995B2 (ja) * | 1986-05-20 | 1995-01-25 | 株式会社東芝 | Icカ−ド及びその製造方法 |
FR2603749B1 (fr) * | 1986-09-08 | 1992-06-05 | Eyquem | Procede de fabrication d'une electrode centrale bimetallique a pointe de platine pour bougie d'allumage et electrode obtenue selon ce procede |
EP0346061A3 (en) * | 1988-06-08 | 1991-04-03 | Fujitsu Limited | Integrated circuit device having an improved package structure |
-
1990
- 1990-04-27 US US07/516,011 patent/US5081563A/en not_active Expired - Lifetime
- 1990-10-10 WO PCT/US1990/005777 patent/WO1991017568A1/en active IP Right Grant
- 1990-10-10 EP EP91903508A patent/EP0526456B1/en not_active Expired - Lifetime
- 1990-10-10 DE DE69031350T patent/DE69031350T2/de not_active Expired - Fee Related
- 1990-10-10 JP JP91503506A patent/JPH05502337A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5436031A (en) * | 1977-08-27 | 1979-03-16 | Rikuomi Nakano | Heattretaining mat |
JPS57183504A (en) * | 1981-05-06 | 1982-11-11 | Tomitaka Matsumura | Accumulation and regeneration of power by means of refrigerant |
JPS5896760A (ja) * | 1981-12-04 | 1983-06-08 | Clarion Co Ltd | 半導体装置の製法 |
JPS62165350A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 多層配線基板 |
JPH0284759A (ja) * | 1988-06-08 | 1990-03-26 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69031350D1 (de) | 1997-10-02 |
US5081563A (en) | 1992-01-14 |
DE69031350T2 (de) | 1998-02-26 |
WO1991017568A1 (en) | 1991-11-14 |
EP0526456B1 (en) | 1997-08-27 |
EP0526456A1 (en) | 1993-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05502337A (ja) | 半導体チップ用のくぼんだ空洞を持った多層パッケージ | |
US5379191A (en) | Compact adapter package providing peripheral to area translation for an integrated circuit chip | |
US5289346A (en) | Peripheral to area adapter with protective bumper for an integrated circuit chip | |
US5424920A (en) | Non-conductive end layer for integrated stack of IC chips | |
JP2909704B2 (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なicチップ積層体 | |
US4763188A (en) | Packaging system for multiple semiconductor devices | |
US4901136A (en) | Multi-chip interconnection package | |
US5241456A (en) | Compact high density interconnect structure | |
US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
US5578525A (en) | Semiconductor device and a fabrication process thereof | |
US8729690B2 (en) | Assembly having stacked die mounted on substrate | |
US5943213A (en) | Three-dimensional electronic module | |
US5386341A (en) | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape | |
US6326696B1 (en) | Electronic package with interconnected chips | |
JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
TWI436469B (zh) | 多晶片模組的改良電性連接 | |
JPH08213543A (ja) | マルチダイパッケージ装置 | |
US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
JP2000208698A5 (ja) | ||
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
JPH0575014A (ja) | 半導体チツプの実装構造 | |
JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
JPH04290258A (ja) | マルチチップモジュール | |
US20050082658A1 (en) | Simplified stacked chip assemblies |