JPH0548066A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH0548066A JPH0548066A JP3204342A JP20434291A JPH0548066A JP H0548066 A JPH0548066 A JP H0548066A JP 3204342 A JP3204342 A JP 3204342A JP 20434291 A JP20434291 A JP 20434291A JP H0548066 A JPH0548066 A JP H0548066A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- region
- conductive film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 残像や暗電流の発生を抑制する。
【構成】 p型半導体基板11上に形成された多結晶シ
リコン膜13の表面上に、感光部を形成すべき領域が除
去されたレジスト膜15を形成する工程と、このレジス
ト膜15を用いて多結晶シリコン膜16にエッチングを
行い、エッチングされた多結晶シリコン膜16aとレジ
スト膜15とをマスクとして不純物イオンを注入し、感
光部を形成すべき領域にn型不純物領域17を形成する
工程と、多結晶シリコン膜16aの端面のうち、n型不
純物領域17に近接した部分が除去されないようにした
状態で多結晶シリコン膜16aにパターニングを行い、
電極となる多結晶シリコン膜16bを形成する工程とを
備える。
リコン膜13の表面上に、感光部を形成すべき領域が除
去されたレジスト膜15を形成する工程と、このレジス
ト膜15を用いて多結晶シリコン膜16にエッチングを
行い、エッチングされた多結晶シリコン膜16aとレジ
スト膜15とをマスクとして不純物イオンを注入し、感
光部を形成すべき領域にn型不純物領域17を形成する
工程と、多結晶シリコン膜16aの端面のうち、n型不
純物領域17に近接した部分が除去されないようにした
状態で多結晶シリコン膜16aにパターニングを行い、
電極となる多結晶シリコン膜16bを形成する工程とを
備える。
Description
【0001】
【産業上の利用分野】本発明は固体撮像装置の製造方法
に係わり、特に感光部の形成方法に関する。
に係わり、特に感光部の形成方法に関する。
【0002】
【従来の技術】固体撮像装置の例として、CCDリニア
イメージセンサの構成を図10に示す。複数の感光画素
が直線状に配列された感光画素列2が配置されている。
この感光画素列2の両側に、平行に二つの読み出し電極
3a及び3bが配置され、さらにその両側に二つのCC
Dレジスタ1a及び1bが配置されている。感光画素列
2の各々の画素において、光学的情報が信号電荷に変換
される。この発生した信号電荷は、読み出し電極3a又
は3bによって、矢印a又はb及びcのように、一つお
きにCCDレジスタ1a又は1bへ移送される。この信
号電荷は、それぞれCCDレジスタ1a又は1bにおい
て、図中左方向へ転送されていき、出力ゲート4を介し
て浮遊拡散領域5に転送される。浮遊拡散領域5におい
て、信号電荷の電荷量が電圧の変化に変換され、この電
圧変化を示す信号がソースフォロワ回路8を介して出力
端子9より外部へ出力される。また、浮遊拡散領域5に
はリセットゲート6のソースが接続されている。このリ
セットゲート6のゲート端子に所定の電圧が印加される
と、浮遊拡散領域5中の電荷が正電源電圧端子に接続さ
れているリセットドレイン7へ移動し排出される。
イメージセンサの構成を図10に示す。複数の感光画素
が直線状に配列された感光画素列2が配置されている。
この感光画素列2の両側に、平行に二つの読み出し電極
3a及び3bが配置され、さらにその両側に二つのCC
Dレジスタ1a及び1bが配置されている。感光画素列
2の各々の画素において、光学的情報が信号電荷に変換
される。この発生した信号電荷は、読み出し電極3a又
は3bによって、矢印a又はb及びcのように、一つお
きにCCDレジスタ1a又は1bへ移送される。この信
号電荷は、それぞれCCDレジスタ1a又は1bにおい
て、図中左方向へ転送されていき、出力ゲート4を介し
て浮遊拡散領域5に転送される。浮遊拡散領域5におい
て、信号電荷の電荷量が電圧の変化に変換され、この電
圧変化を示す信号がソースフォロワ回路8を介して出力
端子9より外部へ出力される。また、浮遊拡散領域5に
はリセットゲート6のソースが接続されている。このリ
セットゲート6のゲート端子に所定の電圧が印加される
と、浮遊拡散領域5中の電荷が正電源電圧端子に接続さ
れているリセットドレイン7へ移動し排出される。
【0003】次に、図10において点線で囲まれた領域
Aのパターンを図11に概略的に示す。ここで、CCD
レジスタ10は2相駆動型であり、実線で示された1層
目の多結晶シリコン膜と、点線で示された2層目の多結
晶シリコン膜から成る2層CCD電極21と、埋め込み
チャネルに相当するn型不純物領域10とを有してい
る。
Aのパターンを図11に概略的に示す。ここで、CCD
レジスタ10は2相駆動型であり、実線で示された1層
目の多結晶シリコン膜と、点線で示された2層目の多結
晶シリコン膜から成る2層CCD電極21と、埋め込み
チャネルに相当するn型不純物領域10とを有してい
る。
【0004】この図11におけるB−B線に沿う縦断面
を、図12に示す。p型半導体基板11の表面部分にお
いて、n型不純物領域12と、このn型不純物領域12
の表面を覆うように浅く形成された高濃度のp型不純物
領域18とで感光画素が構成されている。n型不純物領
域12の表面をp型不純物領域18で覆っているのは、
シリコンとシリコン酸化膜13との界面の欠陥をホール
で充満させて、暗電流が発生するのを抑制するためであ
る。
を、図12に示す。p型半導体基板11の表面部分にお
いて、n型不純物領域12と、このn型不純物領域12
の表面を覆うように浅く形成された高濃度のp型不純物
領域18とで感光画素が構成されている。n型不純物領
域12の表面をp型不純物領域18で覆っているのは、
シリコンとシリコン酸化膜13との界面の欠陥をホール
で充満させて、暗電流が発生するのを抑制するためであ
る。
【0005】このn型不純物領域12及びp型不純物領
域18と一定の間隔をあけて埋め込みチャネルに相当す
るn型不純物領域10が形成されている。半導体基板1
1の表面上に、シリコン酸化膜13を介して、n型不純
物領域12及びp型不純物領域18の両側に読み出し電
極3a及び3bが形成され、n型不純物領域10の上方
にCCD電極21が形成されている。
域18と一定の間隔をあけて埋め込みチャネルに相当す
るn型不純物領域10が形成されている。半導体基板1
1の表面上に、シリコン酸化膜13を介して、n型不純
物領域12及びp型不純物領域18の両側に読み出し電
極3a及び3bが形成され、n型不純物領域10の上方
にCCD電極21が形成されている。
【0006】ここで、n型不純物領域12は特性を安定
させるため、さらに暗電流の発生を抑制するために、深
く形成されていることが望ましい。図13に、このn型
不純物領域12を形成する場合の従来の方法を示す。多
結晶シリコン膜をパターニングして読み出し電極3a及
び3bを形成した後、表面全体にレジストを塗布する。
そして、n型不純物領域12を形成すべき領域を除去し
たレジスト膜315を形成する。このレジスト膜315
の端面が、読み出し電極3bの端面よりも図中右方向へ
ずれている。これは、マスク合わせずれによって、レジ
スト膜315の端面が読み出し電極3bの端面よりも、
右へずれたり左へずれたりすると、電気的特性が不安定
になる。そこで、予めマージンを持たせて、レジスト膜
315の端面が読み出し電極3bの端面より必ず右側に
ずれるようにしている。
させるため、さらに暗電流の発生を抑制するために、深
く形成されていることが望ましい。図13に、このn型
不純物領域12を形成する場合の従来の方法を示す。多
結晶シリコン膜をパターニングして読み出し電極3a及
び3bを形成した後、表面全体にレジストを塗布する。
そして、n型不純物領域12を形成すべき領域を除去し
たレジスト膜315を形成する。このレジスト膜315
の端面が、読み出し電極3bの端面よりも図中右方向へ
ずれている。これは、マスク合わせずれによって、レジ
スト膜315の端面が読み出し電極3bの端面よりも、
右へずれたり左へずれたりすると、電気的特性が不安定
になる。そこで、予めマージンを持たせて、レジスト膜
315の端面が読み出し電極3bの端面より必ず右側に
ずれるようにしている。
【0007】このようなレジスト膜315と、読み出し
電極3a及び3bとをマスクとして、例えばリンイオン
(P+ )を注入し、n型不純物領域12を形成する。こ
の場合に、n型不純物領域12を深く形成するために
は、イオン注入の加速電圧を高くする必要がある。しか
し、上述したような理由でレジスト膜315によって覆
われていない読み出し電極3bのみをマスクとする領域
では、マスクとしての厚みが不足して不純物イオンが読
み出し電極3bを貫通し、n型不純物領域12aが形成
される。このn型不純物領域12aは、読み出し電極3
bの端面よりも内側に位置しており、電位のポケットと
なって残像や暗電流の増加の原因となる。
電極3a及び3bとをマスクとして、例えばリンイオン
(P+ )を注入し、n型不純物領域12を形成する。こ
の場合に、n型不純物領域12を深く形成するために
は、イオン注入の加速電圧を高くする必要がある。しか
し、上述したような理由でレジスト膜315によって覆
われていない読み出し電極3bのみをマスクとする領域
では、マスクとしての厚みが不足して不純物イオンが読
み出し電極3bを貫通し、n型不純物領域12aが形成
される。このn型不純物領域12aは、読み出し電極3
bの端面よりも内側に位置しており、電位のポケットと
なって残像や暗電流の増加の原因となる。
【0008】読み出し電極3bの膜厚を厚くすること
で、不純物イオンの貫通をある程度抑制することは可能
である。しかし、レジスト膜315で覆われていないた
めマスクとしての膜厚は十分ではない。このため、不純
物イオンを注入するための加速電圧を高めることができ
ず、結果的に暗電流を抑制することができないなどの問
題が残る。
で、不純物イオンの貫通をある程度抑制することは可能
である。しかし、レジスト膜315で覆われていないた
めマスクとしての膜厚は十分ではない。このため、不純
物イオンを注入するための加速電圧を高めることができ
ず、結果的に暗電流を抑制することができないなどの問
題が残る。
【0009】本発明は上記事情に鑑みてなされたもので
あり、残像や暗電流の発生を抑制し得る固体撮像装置の
製造方法を提供することを目的とする。
あり、残像や暗電流の発生を抑制し得る固体撮像装置の
製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の固体撮像装置の
製造方法は、一導電型の半導体基板上に形成された導電
性膜の表面上に、感光部を形成すべき領域が除去された
レジスト膜を形成する工程と、レジスト膜を用いて導電
性膜にエッチングを行い、その後このエッチングされた
導電性膜とレジスト膜とをマスクとして不純物イオンを
注入し、逆導電型の不純物領域を形成する工程と、導電
性膜の端面のうち、不純物領域に近接した部分が除去さ
れないようにした状態で、導電性膜にパターニングを行
い電極を形成する工程とを備えたことを特徴としてい
る。
製造方法は、一導電型の半導体基板上に形成された導電
性膜の表面上に、感光部を形成すべき領域が除去された
レジスト膜を形成する工程と、レジスト膜を用いて導電
性膜にエッチングを行い、その後このエッチングされた
導電性膜とレジスト膜とをマスクとして不純物イオンを
注入し、逆導電型の不純物領域を形成する工程と、導電
性膜の端面のうち、不純物領域に近接した部分が除去さ
れないようにした状態で、導電性膜にパターニングを行
い電極を形成する工程とを備えたことを特徴としてい
る。
【0011】または、本発明は一導電型の半導体基板上
に絶縁膜を介して形成された第1の導電性膜の表面にレ
ジストを塗布し、感光部を形成すべき領域が除去された
第1のレジスト膜を形成する工程と、第1のレジスト膜
を用いて第1の導電性膜にエッチングを行い、感光部を
形成すべき領域が除去された第2の導電性膜を形成する
工程と、第1のレジスト膜と第2の導電性膜とをマスク
として不純物イオンを注入し、逆導電型の不純物領域を
形成する工程と、第1のレジスト膜を除去した後表面全
体にレジストを塗布し、第2の導電性膜の端面のうち不
純物領域に近接した部分を覆った状態で、電極のパター
ンに対応した第2のレジスト膜を形成する工程と、第2
のレジスト膜を用いて第2の導電性膜にエッチングを行
い電極を形成する工程とを備えたことを特徴としてい
る。
に絶縁膜を介して形成された第1の導電性膜の表面にレ
ジストを塗布し、感光部を形成すべき領域が除去された
第1のレジスト膜を形成する工程と、第1のレジスト膜
を用いて第1の導電性膜にエッチングを行い、感光部を
形成すべき領域が除去された第2の導電性膜を形成する
工程と、第1のレジスト膜と第2の導電性膜とをマスク
として不純物イオンを注入し、逆導電型の不純物領域を
形成する工程と、第1のレジスト膜を除去した後表面全
体にレジストを塗布し、第2の導電性膜の端面のうち不
純物領域に近接した部分を覆った状態で、電極のパター
ンに対応した第2のレジスト膜を形成する工程と、第2
のレジスト膜を用いて第2の導電性膜にエッチングを行
い電極を形成する工程とを備えたことを特徴としてい
る。
【0012】あるいは、本発明は一導電型の半導体基板
上に、電極のパターンに対応した導電性膜を形成する工
程と、入射光を電荷に変換する感光部を形成すべき領域
が除去されたレジスト膜を形成する工程と、レジスト膜
を用いて導電性膜にエッチングを行い、この導電性膜の
端面のうち感光部を形成すべき領域と近接する部分がレ
ジスト膜の端面と一致した電極を形成する工程と、レジ
スト膜と電極とをマスクとして不純物イオンを注入し逆
導電型の不純物領域を形成する工程とを備えている。
上に、電極のパターンに対応した導電性膜を形成する工
程と、入射光を電荷に変換する感光部を形成すべき領域
が除去されたレジスト膜を形成する工程と、レジスト膜
を用いて導電性膜にエッチングを行い、この導電性膜の
端面のうち感光部を形成すべき領域と近接する部分がレ
ジスト膜の端面と一致した電極を形成する工程と、レジ
スト膜と電極とをマスクとして不純物イオンを注入し逆
導電型の不純物領域を形成する工程とを備えている。
【0013】さらに、本発明は一導電型の半導体基板上
に絶縁膜を介して形成された第1の導電性膜の表面にレ
ジストを塗布し、電極のパターンに対応した第1のレジ
スト膜を形成する工程と、第1のレジスト膜を用いて第
1の導電性膜にエッチングを行い、電極のパターンに対
応した第2の導電性膜を形成する工程と、第1のレジス
ト膜を除去した後、表面全体にレジストを塗布し、感光
部を形成すべき領域が除去された第2のレジスト膜を形
成する工程と、第2のレジスト膜を用いて第2の導電性
膜にエッチングを行い、第2の導電性膜の端面のうち、
感光部の領域と近接する部分が第2のレジスト膜の端面
と一致した電極を形成する工程と、第2のレジスト膜と
電極とをマスクとして不純物イオンを注入し、感光部を
形成すべき領域に逆導電型の不純物領域を形成する工程
とを備えていてもよい。
に絶縁膜を介して形成された第1の導電性膜の表面にレ
ジストを塗布し、電極のパターンに対応した第1のレジ
スト膜を形成する工程と、第1のレジスト膜を用いて第
1の導電性膜にエッチングを行い、電極のパターンに対
応した第2の導電性膜を形成する工程と、第1のレジス
ト膜を除去した後、表面全体にレジストを塗布し、感光
部を形成すべき領域が除去された第2のレジスト膜を形
成する工程と、第2のレジスト膜を用いて第2の導電性
膜にエッチングを行い、第2の導電性膜の端面のうち、
感光部の領域と近接する部分が第2のレジスト膜の端面
と一致した電極を形成する工程と、第2のレジスト膜と
電極とをマスクとして不純物イオンを注入し、感光部を
形成すべき領域に逆導電型の不純物領域を形成する工程
とを備えていてもよい。
【0014】ここで、逆導電型の不純物領域を含んだ電
極で囲まれている領域に、不純物イオンを注入して一導
電型の不純物領域を形成する工程をさらに備えていても
よい。
極で囲まれている領域に、不純物イオンを注入して一導
電型の不純物領域を形成する工程をさらに備えていても
よい。
【0015】
【作用】導電性膜の表面に、感光部を形成すべき領域が
除去されたレジスト膜を形成し、このレジスト膜を用い
て導電性膜にエッチングを行うと共に、同じレジスト膜
と導電性膜とをマスクとして不純物イオンを注入し、感
光部を形成すべき領域に逆導電型の不純物領域を形成す
る。ここで、同じレジスト膜を用いて導電性膜と不純物
領域の形成とを行うため、端面が一致した導電性膜のエ
ッチングとレジスト膜とを用いて不純物イオンの注入を
行うことになる。このため、端部においても十分な膜厚
のマスクが得られ、導電性膜を不純物イオンが貫通して
基板の表面部分まで到達することがなく、導電性膜の端
面と不純物領域の境界とが上下に並んだ位置関係にな
る。これにより、暗電流や残像の発生が抑制される。
除去されたレジスト膜を形成し、このレジスト膜を用い
て導電性膜にエッチングを行うと共に、同じレジスト膜
と導電性膜とをマスクとして不純物イオンを注入し、感
光部を形成すべき領域に逆導電型の不純物領域を形成す
る。ここで、同じレジスト膜を用いて導電性膜と不純物
領域の形成とを行うため、端面が一致した導電性膜のエ
ッチングとレジスト膜とを用いて不純物イオンの注入を
行うことになる。このため、端部においても十分な膜厚
のマスクが得られ、導電性膜を不純物イオンが貫通して
基板の表面部分まで到達することがなく、導電性膜の端
面と不純物領域の境界とが上下に並んだ位置関係にな
る。これにより、暗電流や残像の発生が抑制される。
【0016】第1の導電性膜の表面に、感光部を形成す
べき領域が除去された第1のレジスト膜を形成し、この
第1のレジスト膜を用いて第1の導電性膜にエッチング
を行って第2の導電性膜を形成し、第1のレジスト膜と
第2の導電性膜とを用いて不純物イオンを注入し、逆導
電型の不純物領域を形成する場合も、同じ第1のレジス
ト膜を用いて導電性膜のエッチングと不純物領域の形成
を行うことになり、端面の一致した第1のレジスト膜と
第2の導電性膜とから成る十分な膜厚のマスクを用いて
不純物イオンを注入することができる。
べき領域が除去された第1のレジスト膜を形成し、この
第1のレジスト膜を用いて第1の導電性膜にエッチング
を行って第2の導電性膜を形成し、第1のレジスト膜と
第2の導電性膜とを用いて不純物イオンを注入し、逆導
電型の不純物領域を形成する場合も、同じ第1のレジス
ト膜を用いて導電性膜のエッチングと不純物領域の形成
を行うことになり、端面の一致した第1のレジスト膜と
第2の導電性膜とから成る十分な膜厚のマスクを用いて
不純物イオンを注入することができる。
【0017】上述した方法では、いずれも導電性膜に感
光部を形成すべき領域が除去されるようにエッチングし
た後、不純物領域の形成を行い、その後導電性膜を電極
のパターンにエッチングしている。この順序を逆にし
て、導電性膜をエッチングして電極を形成し、その後不
純物領域の形成を行ってもよい。即ち、電極のパターン
に対応した導電性膜を形成し、感光部を形成すべき領域
が除去されたレジスト膜を形成し、このレジスト膜を用
いて導電性膜にエッチングを行って電極を形成すること
で、端面が一致したレジスト膜と電極とが得られる。こ
のレジスト膜と電極とで膜厚の十分なマスクが得られ、
不純物イオンを注入した場合に、不純物イオンが電極貫
通して基板の表面部分まで到達するのが防止され、同様
に暗電流や残像の発生が抑制される。
光部を形成すべき領域が除去されるようにエッチングし
た後、不純物領域の形成を行い、その後導電性膜を電極
のパターンにエッチングしている。この順序を逆にし
て、導電性膜をエッチングして電極を形成し、その後不
純物領域の形成を行ってもよい。即ち、電極のパターン
に対応した導電性膜を形成し、感光部を形成すべき領域
が除去されたレジスト膜を形成し、このレジスト膜を用
いて導電性膜にエッチングを行って電極を形成すること
で、端面が一致したレジスト膜と電極とが得られる。こ
のレジスト膜と電極とで膜厚の十分なマスクが得られ、
不純物イオンを注入した場合に、不純物イオンが電極貫
通して基板の表面部分まで到達するのが防止され、同様
に暗電流や残像の発生が抑制される。
【0018】第1の導電性膜の表面に電極のパターンに
対応した第1のレジスト膜を形成し、第1のレジスト膜
を用いて第1の導電性膜にエッチングを行って第2の導
電性膜を形成した後、感光部を形成すべき領域が除去さ
れた第2のレジスト膜を形成して第2の導電性膜にさら
にエッチングを行うことで、感光部の領域に近接した部
分において端面が一致した第2の導電性膜と第2のレジ
スト膜とが得られる。この第2の導電性膜と第2のレジ
スト膜とをマスクとして不純物イオンを注入する場合に
も、同様に不純物イオンが第2の導電性膜を貫通して基
板の表面部分まで到達するのが防止される。
対応した第1のレジスト膜を形成し、第1のレジスト膜
を用いて第1の導電性膜にエッチングを行って第2の導
電性膜を形成した後、感光部を形成すべき領域が除去さ
れた第2のレジスト膜を形成して第2の導電性膜にさら
にエッチングを行うことで、感光部の領域に近接した部
分において端面が一致した第2の導電性膜と第2のレジ
スト膜とが得られる。この第2の導電性膜と第2のレジ
スト膜とをマスクとして不純物イオンを注入する場合に
も、同様に不純物イオンが第2の導電性膜を貫通して基
板の表面部分まで到達するのが防止される。
【0019】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。先ず、第1の実施例による固体撮像装置
の製造方法に関し、図1から図5に工程別にその素子断
面を示す。ここで、図1(b)〜図5(b)はそれぞれ
図1(a)〜図5(a)におけるB−B線に沿う縦断面
図に相当する。
して説明する。先ず、第1の実施例による固体撮像装置
の製造方法に関し、図1から図5に工程別にその素子断
面を示す。ここで、図1(b)〜図5(b)はそれぞれ
図1(a)〜図5(a)におけるB−B線に沿う縦断面
図に相当する。
【0020】先ず、図1(a)及び(b)に示されるよ
うに、p型半導体基板11の表面全体にシリコン酸化膜
13が形成され、その表面上に多結晶シリコンが堆積さ
れて多結晶シリコン膜16が形成される。
うに、p型半導体基板11の表面全体にシリコン酸化膜
13が形成され、その表面上に多結晶シリコンが堆積さ
れて多結晶シリコン膜16が形成される。
【0021】多結晶シリコン膜16の表面にレジストが
塗布され、パターニングが行われて画素を形成すべき領
域が除去されたレジスト膜15が形成される。このレジ
スト膜15をマスクとしてエッチングが行われ、図2
(a)及び(b)のように画素形成領域が除去された多
結晶シリコン膜16aが形成される。さらにレジスト膜
15をマスクとして、例えばリンイオン(P+ )等の不
純物イオンが注入され、n型不純物領域17が形成され
る。この場合に、ドーズ量は例えば2〜3×1012cm-2
であり、加速電圧は200k〜1MeVというように高
電圧でイオン注入が行われ、n型不純物領域17が深く
形成される。
塗布され、パターニングが行われて画素を形成すべき領
域が除去されたレジスト膜15が形成される。このレジ
スト膜15をマスクとしてエッチングが行われ、図2
(a)及び(b)のように画素形成領域が除去された多
結晶シリコン膜16aが形成される。さらにレジスト膜
15をマスクとして、例えばリンイオン(P+ )等の不
純物イオンが注入され、n型不純物領域17が形成され
る。この場合に、ドーズ量は例えば2〜3×1012cm-2
であり、加速電圧は200k〜1MeVというように高
電圧でイオン注入が行われ、n型不純物領域17が深く
形成される。
【0022】ここで、レジスト膜15を用いてエッチン
グを行う場合に、等方性エッチングを行うと、多結晶シ
リコン膜16の端面がレジスト膜15の端面から後退す
る。この結果、n型不純物領域17の図中右側の端面と
多結晶シリコン膜15aの端面とが上下に並ばず、両者
の間に隙間が生じることになる。このような隙間が存在
すると、読み出し動作時に隙間が障壁となって作用し、
不都合が生じる。そこで、反応性イオンエッチング(R
IE)等の異方性エッチングを行い、多結晶シリコン膜
16aの端面がレジスト膜15の端面から後退しないよ
うにするのが望ましい。
グを行う場合に、等方性エッチングを行うと、多結晶シ
リコン膜16の端面がレジスト膜15の端面から後退す
る。この結果、n型不純物領域17の図中右側の端面と
多結晶シリコン膜15aの端面とが上下に並ばず、両者
の間に隙間が生じることになる。このような隙間が存在
すると、読み出し動作時に隙間が障壁となって作用し、
不都合が生じる。そこで、反応性イオンエッチング(R
IE)等の異方性エッチングを行い、多結晶シリコン膜
16aの端面がレジスト膜15の端面から後退しないよ
うにするのが望ましい。
【0023】レジスト膜15が除去された後、再び表面
全体にレジストが塗布される。図3(a)及び(b)に
示されるように、多結晶シリコン膜16aのうち、読み
出し電極のパターンに対応した領域、即ちn型不純物領
域17とシリコン酸化膜13を介して近接する部分と、
この部分を相互に接続する部分を残すようにパターニン
グされたレジスト膜25が形成される。この場合に、多
結晶シリコン膜16aのうち、n型不純物領域17と近
接している端部がエッチングにより除去されないよう
に、レジスト膜25aで覆っておく必要がある。
全体にレジストが塗布される。図3(a)及び(b)に
示されるように、多結晶シリコン膜16aのうち、読み
出し電極のパターンに対応した領域、即ちn型不純物領
域17とシリコン酸化膜13を介して近接する部分と、
この部分を相互に接続する部分を残すようにパターニン
グされたレジスト膜25が形成される。この場合に、多
結晶シリコン膜16aのうち、n型不純物領域17と近
接している端部がエッチングにより除去されないよう
に、レジスト膜25aで覆っておく必要がある。
【0024】このようなレジスト膜25をマスクとして
多結晶シリコン膜16aに対してエッチングが行われ、
図4(a)及び(b)に示されるような多結晶シリコン
膜16bが形成される。この多結晶シリコン膜16b
が、読み出し電極として用いられる。
多結晶シリコン膜16aに対してエッチングが行われ、
図4(a)及び(b)に示されるような多結晶シリコン
膜16bが形成される。この多結晶シリコン膜16b
が、読み出し電極として用いられる。
【0025】レジスト膜25が除去され、表面全体にレ
ジストが塗布される。多結晶シリコン膜16bで囲まれ
た領域を除去するようにレジスト膜にパターニングが行
われ、図5(a)及び(b)に示されるようなレジスト
膜35が形成される。このレジスト膜35をマスクとし
て、ボロンイオン(B+ )等の不純物イオンがドーズ量
が1〜2×1013cm-2で、加速電圧が60〜80keV
の条件で注入され、高濃度なp型不純物領域27が浅く
形成される。
ジストが塗布される。多結晶シリコン膜16bで囲まれ
た領域を除去するようにレジスト膜にパターニングが行
われ、図5(a)及び(b)に示されるようなレジスト
膜35が形成される。このレジスト膜35をマスクとし
て、ボロンイオン(B+ )等の不純物イオンがドーズ量
が1〜2×1013cm-2で、加速電圧が60〜80keV
の条件で注入され、高濃度なp型不純物領域27が浅く
形成される。
【0026】この第1の実施例によれば、図2(a)及
び(b)に示された工程で、高い加速電圧で不純物イオ
ンを注入してn型不純物領域17を形成する際に、多結
晶シリコン膜16aとレジスト膜15とをマスクとして
用いる。この多結晶シリコン膜16aは、同じレジスト
膜15をマスクとしてエッチングされているため、従来
の場合とは異なりその端面はレジスト膜15の端面と一
致している。従って、端部においても十分な膜厚のマス
クが得られる。このため、高い加速電圧で不純物イオン
を注入しても不純物イオンが多結晶シリコン膜16bを
貫通して半導体基板11の表面部分まで到達することが
なく、n型不純物領域17の境界と多結晶シリコン膜1
6bの端面とが上下に並ぶ。これにより、残像や暗電流
の発生を抑制することができる。
び(b)に示された工程で、高い加速電圧で不純物イオ
ンを注入してn型不純物領域17を形成する際に、多結
晶シリコン膜16aとレジスト膜15とをマスクとして
用いる。この多結晶シリコン膜16aは、同じレジスト
膜15をマスクとしてエッチングされているため、従来
の場合とは異なりその端面はレジスト膜15の端面と一
致している。従って、端部においても十分な膜厚のマス
クが得られる。このため、高い加速電圧で不純物イオン
を注入しても不純物イオンが多結晶シリコン膜16bを
貫通して半導体基板11の表面部分まで到達することが
なく、n型不純物領域17の境界と多結晶シリコン膜1
6bの端面とが上下に並ぶ。これにより、残像や暗電流
の発生を抑制することができる。
【0027】次に、本発明の第2の実施例による固体撮
像装置の製造方法について、図6(a)及び(b)から
図9(a)及び(b)までを参照して説明する。第1の
実施例では、n型不純物領域を形成した後、多結晶シリ
コン膜にパターニングを行って読み出し電極を形成して
いる。これに対し、第2の実施例は多結晶シリコン膜に
パターニングを行った後、n型不純物領域の形成を行う
点が相違する。
像装置の製造方法について、図6(a)及び(b)から
図9(a)及び(b)までを参照して説明する。第1の
実施例では、n型不純物領域を形成した後、多結晶シリ
コン膜にパターニングを行って読み出し電極を形成して
いる。これに対し、第2の実施例は多結晶シリコン膜に
パターニングを行った後、n型不純物領域の形成を行う
点が相違する。
【0028】先ず、図6(a)及び(b)のように、p
型半導体基板11の表面上にシリコン酸化膜13と多結
晶シリコン膜16が順に形成されている。この多結晶シ
リコン膜16の表面上にレジストが塗布され、読み出し
電極のパターンに対応したパターニングが行われ、レジ
スト膜115が形成される。このレジスト膜115をマ
スクとしてエッチングが行われ、多結晶シリコン膜11
6が形成される。
型半導体基板11の表面上にシリコン酸化膜13と多結
晶シリコン膜16が順に形成されている。この多結晶シ
リコン膜16の表面上にレジストが塗布され、読み出し
電極のパターンに対応したパターニングが行われ、レジ
スト膜115が形成される。このレジスト膜115をマ
スクとしてエッチングが行われ、多結晶シリコン膜11
6が形成される。
【0029】レジスト膜115が除去され、再びレジス
トが表面全体に塗布される。そして、図7(a)及び
(b)に示されるように、n型不純物領域を形成すべき
領域以外が除去されたレジスト膜125が形成される。
このレジスト膜125をマスクとして、多結晶シリコン
膜116に対して再びエッチングが行われる。これによ
り、図8(a)及び(b)に示されるように多結晶シリ
コン膜116aの端面とレジスト膜125の端面とが一
致した状態になる。
トが表面全体に塗布される。そして、図7(a)及び
(b)に示されるように、n型不純物領域を形成すべき
領域以外が除去されたレジスト膜125が形成される。
このレジスト膜125をマスクとして、多結晶シリコン
膜116に対して再びエッチングが行われる。これによ
り、図8(a)及び(b)に示されるように多結晶シリ
コン膜116aの端面とレジスト膜125の端面とが一
致した状態になる。
【0030】この多結晶シリコン膜116aとレジスト
膜125とをマスクとして、リンイオン(P+ )等の不
純物イオンが、第1の実施例と同様なドーズ量と高い加
速電圧で注入されて、n型不純物領域117が深く形成
される。
膜125とをマスクとして、リンイオン(P+ )等の不
純物イオンが、第1の実施例と同様なドーズ量と高い加
速電圧で注入されて、n型不純物領域117が深く形成
される。
【0031】レジスト膜125が除去され、再びレジス
トが表面全体に塗布される。多結晶シリコン膜116a
で囲まれた領域が除去されたレジスト膜135を形成す
る。このレジスト膜135をマスクとして、ボロンイオ
ン(B+ )等の不純物イオンが第1の実施例と同様なド
ーズ量及び加速電圧で注入され、高濃度なp型不純物領
域117が浅く形成される。
トが表面全体に塗布される。多結晶シリコン膜116a
で囲まれた領域が除去されたレジスト膜135を形成す
る。このレジスト膜135をマスクとして、ボロンイオ
ン(B+ )等の不純物イオンが第1の実施例と同様なド
ーズ量及び加速電圧で注入され、高濃度なp型不純物領
域117が浅く形成される。
【0032】この第2の実施例においても、高い加速電
圧でn型不純物イオンを注入する際に、端面が上下に一
致した多結晶シリコン膜16aとレジスト膜125をマ
スクとして用いる。このため、マスクの膜厚は端部にお
いても十分に厚く、半導体基板11の表面部分まで不純
物イオンが到達せず、残像や暗電流の抑制が可能であ
る。
圧でn型不純物イオンを注入する際に、端面が上下に一
致した多結晶シリコン膜16aとレジスト膜125をマ
スクとして用いる。このため、マスクの膜厚は端部にお
いても十分に厚く、半導体基板11の表面部分まで不純
物イオンが到達せず、残像や暗電流の抑制が可能であ
る。
【0033】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例では読み出し電極
をいずれも多結晶シリコンで形成しているが、導電性を
有するものであれば他の材料を用いてもよい。
定するものではない。例えば、実施例では読み出し電極
をいずれも多結晶シリコンで形成しているが、導電性を
有するものであれば他の材料を用いてもよい。
【0034】また、実施例では読み出し部分のみが接す
る構造を示したが、他の部分の電極と不純物領域が接す
る構造も可能である。
る構造を示したが、他の部分の電極と不純物領域が接す
る構造も可能である。
【0035】
【発明の効果】以上説明したように、本発明の固体撮像
装置の製造方法は、同一のレジスト膜を用いて導電性膜
のエッチングと不純物領域の形成とを行うことで、端面
の一致したレジスト膜と導電性膜とから成る十分な膜厚
のマスクを用いて不純物イオンの注入を行うことがで
き、不純物イオンが導電性膜を貫通して基板の表面部分
にまで打ち込まれるのが防止され、暗電流や残像の発生
が抑制される。
装置の製造方法は、同一のレジスト膜を用いて導電性膜
のエッチングと不純物領域の形成とを行うことで、端面
の一致したレジスト膜と導電性膜とから成る十分な膜厚
のマスクを用いて不純物イオンの注入を行うことがで
き、不純物イオンが導電性膜を貫通して基板の表面部分
にまで打ち込まれるのが防止され、暗電流や残像の発生
が抑制される。
【図1】本発明の第1の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図2】本発明の第1の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図3】本発明の第1の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図4】本発明の第1の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図5】本発明の第1の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図6】本発明の第2の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図7】本発明の第2の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図8】本発明の第2の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図9】本発明の第2の実施例による固体撮像装置の製
造方法における一工程を示した素子断面図。
造方法における一工程を示した素子断面図。
【図10】本発明の適用が可能な固体撮像装置の概略構
成を示した平面図。
成を示した平面図。
【図11】図10における領域Aを拡大した部分詳細
図。
図。
【図12】図11におけるB−B線に沿う断面を示した
縦断面図。
縦断面図。
【図13】従来の固体撮像装置の製造方法を示した縦断
面図。
面図。
1a,1b CCDレジスタ 2 感光画素列 3a,3b 読み出し電極 4 出力ゲート 5 浮遊拡散領域 6 リセットゲート 7 リセットドレイン 8 ソースフォロワ回路 9 出力端子 10 n型不純物領域 11 半導体基板 13 シリコン酸化膜 15,25,25a,35,115,125,135
レジスト膜 16,16a,116,116a 多結晶シリコン膜 17,117 n型不純物領域 27,127 p型不純物領域
レジスト膜 16,16a,116,116a 多結晶シリコン膜 17,117 n型不純物領域 27,127 p型不純物領域
Claims (5)
- 【請求項1】一導電型の半導体基板上に形成された導電
性膜の表面上に、入射光を電荷に変換する感光部を形成
すべき領域が除去されたレジスト膜を形成する工程と、 前記レジスト膜を用いて前記導電性膜にエッチングを行
い、その後、このエッチングされた前記導電性膜と前記
レジスト膜とをマスクとして不純物イオンを注入し、前
記感光部を形成すべき領域に逆導電型の不純物領域を形
成する工程と、 前記導電性膜の端面のうち、前記不純物領域に近接した
部分が除去されないようにした状態で前記導電性膜にパ
ターニングを行い、電極を形成する工程とを備えたこと
を特徴とする固体撮像装置の製造方法。 - 【請求項2】一導電型の半導体基板上に絶縁膜を介して
形成された第1の導電性膜の表面にレジストを塗布し、
入射光を電荷に変換する感光部を形成すべき領域が除去
された第1のレジスト膜を形成する工程と、 前記第1のレジスト膜を用いて前記第1の導電性膜にエ
ッチングを行い、前記感光部を形成すべき領域が除去さ
れた第2の導電性膜を形成する工程と、 前記第1のレジスト膜と前記第2の導電性膜とをマスク
として不純物イオンを注入し、逆導電型の不純物領域を
前記感光部を形成すべき領域に形成する工程と、 前記第1のレジスト膜を除去した後、表面全体にレジス
トを塗布し、前記第2の導電性膜の端面のうち、前記絶
縁膜を介して前記不純物領域に近接した部分を覆った状
態で、電極のパターンに対応した第2のレジスト膜を形
成する工程と、 前記第2のレジスト膜を用いて前記第2の導電性膜にエ
ッチングを行い、電極を形成する工程とを備えたことを
特徴とする固体撮像装置の製造方法。 - 【請求項3】一導電型の半導体基板上に、電極のパター
ンに対応した導電性膜を形成する工程と、 入射光を電荷に変換する感光部を形成すべき領域が除去
されたレジスト膜を形成する工程と、 前記レジスト膜を用いて前記導電性膜にエッチングを行
い、この導電性膜の端面のうち、前記感光部を形成すべ
き領域と近接する部分が前記レジスト膜の端面と一致し
た電極を形成する工程と、 前記レジスト膜と前記電極とをマスクとして不純物イオ
ンを注入し、前記感光部を形成すべき領域に逆導電型の
不純物領域を形成する工程とを備えたことを特徴とする
固体撮像装置の製造方法。 - 【請求項4】一導電型の半導体基板上に絶縁膜を介して
形成された第1の導電性膜の表面にレジストを塗布し、
電極のパターンに対応した第1のレジスト膜を形成する
工程と、 前記第1のレジスト膜を用いて前記第1の導電性膜にエ
ッチングを行い、前記電極のパターンに対応した第2の
導電性膜を形成する工程と、 前記第1のレジスト膜を除去した後、表面全体にレジス
トを塗布し、入射光を電荷に変換する感光部を形成すべ
き領域が除去された第2のレジスト膜を形成する工程
と、 前記第2のレジスト膜を用いて前記第2の導電性膜にエ
ッチングを行い、前記第2の導電性膜の端面のうち、前
記感光部を形成すべき領域と近接する部分が前記第2の
レジスト膜の端面と一致した電極を形成する工程と、 前記第2のレジスト膜と前記電極とをマスクとして不純
物イオンを注入し、前記感光部を形成すべき領域に逆導
電型の不純物領域を形成する工程とを備えたことを特徴
とする固体撮像装置の製造方法。 - 【請求項5】前記逆導電型の不純物領域を含む前記電極
で囲まれた領域に、不純物イオンを注入して一導電型の
不純物領域を形成する工程をさらに備えたことを特徴と
する請求項1ないし4のいずれかに記載の固体撮像装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03204342A JP3076415B2 (ja) | 1991-08-14 | 1991-08-14 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03204342A JP3076415B2 (ja) | 1991-08-14 | 1991-08-14 | 固体撮像装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0548066A true JPH0548066A (ja) | 1993-02-26 |
JP3076415B2 JP3076415B2 (ja) | 2000-08-14 |
Family
ID=16488919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03204342A Expired - Fee Related JP3076415B2 (ja) | 1991-08-14 | 1991-08-14 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3076415B2 (ja) |
-
1991
- 1991-08-14 JP JP03204342A patent/JP3076415B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3076415B2 (ja) | 2000-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3177514B2 (ja) | 固体イメージセンサ | |
TWI775893B (zh) | 圖像感測器及其製造方法 | |
US7504278B2 (en) | Image sensor and method for manufacturing the same | |
JP2797993B2 (ja) | 固体撮像装置およびその製造方法 | |
JPH11330448A (ja) | 固体撮像装置及びその製造方法 | |
JP2001308304A (ja) | 固体撮像素子の製造方法 | |
JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
JP3076415B2 (ja) | 固体撮像装置の製造方法 | |
JP2853786B2 (ja) | 固体撮像装置の製造方法 | |
KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
JP3105781B2 (ja) | 固体撮像装置 | |
JP4216935B2 (ja) | 半導体装置の製造方法 | |
JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
JPH04218966A (ja) | 固体撮像装置 | |
JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
JP2003347537A (ja) | 固体撮像素子 | |
JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
JP2944785B2 (ja) | 固体撮像装置の製造方法 | |
JPH04207077A (ja) | 固体撮像素子の製造方法 | |
JPH05315584A (ja) | 電荷転送固体撮像素子 | |
JPS622566A (ja) | 固体撮像装置 | |
JP2006147757A (ja) | 固体撮像装置およびその製造方法 | |
JP4008113B2 (ja) | 固体撮像装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |