JPS6020538A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6020538A
JPS6020538A JP12763283A JP12763283A JPS6020538A JP S6020538 A JPS6020538 A JP S6020538A JP 12763283 A JP12763283 A JP 12763283A JP 12763283 A JP12763283 A JP 12763283A JP S6020538 A JPS6020538 A JP S6020538A
Authority
JP
Japan
Prior art keywords
cap
base
pellets
semiconductor device
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12763283A
Other languages
English (en)
Inventor
Chiyoshi Kamata
千代士 鎌田
Kanji Otsuka
寛治 大塚
Masatoshi Seki
関　正俊
Kunizo Sawara
佐原　邦造
Yoshiaki Emoto
江本　義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12763283A priority Critical patent/JPS6020538A/ja
Publication of JPS6020538A publication Critical patent/JPS6020538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、さらにはパンケージのベース上に
複数個のペレットを取り付けたマルチチップ型パッケー
ジを有する半導体装置に適用して特に有効な技術に関す
る。
［背景技術］ マルチチップ型パッケージよりなる半導体装置において
は、パッケージのベース上に複数個のペレットがフェイ
スダウンボンディング等で取り付けられている。
したがって、半導体装置の動作時には各ペレットがかな
りの高温度となり、全ペレットでは相当大量の熱を発生
ずる。
そこで、このような大量の熱を放散するために、放熱フ
ィンをパッケージに取り付けることが提案されている（
たとえば、日本マイクロエレクトロニクス協会線ｒｃ化
実装技術Ｐ１４７．２２２３など）。
しかしながら、放熱フィンのみによる熱放散にも限界が
あり、大量の発熱を迅速に放散するには不十分であるこ
とが本発明者によって明らかにされた。
［発明の目的］ 本発明の目的は、複数個のペレットから発生される熱を
効率的に放散することのできる半導体装置を提供するこ
とにある。
本発明の他の目的は、キャップの強度を向上させること
のできる半導体装置を提供することにある。
本発明の他の目的は、キャップ内のペレット収容空間へ
の冷却媒体の供給を行うことのできる半導体装置を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、キャップに仕切壁を設けてパッケージのベー
スとキャップの接触面積を大きくすることにより、放熱
性を改善し、前記目的を達成するものである。
［実施例］ 第１図は本発明の一実施例である半導体装置の断面図、
第２図はキャップの裏返し状態の斜視図である。
この実施例において、半導体装置のパッケージのベース
Ｉは特開昭５６−６６０８６号公報、同５７−２５９１
号公報で開示されるシリコンカーバイト（Ｓ　ｉ　Ｃ）
を主成分とし、ベリリア等をたとえば、０．５〜２％程
度添加した材料をホットプレスで形成したもので多層に
構成したものである。
このシリコンカーバイトを主成分とするベース１は熱伝
導性および電気絶縁性に優れ、シリコン（Ｓｉ）との熱
膨張係数が近似している等の好ましい特性を備えている
。
前記ベース１内には内部配線２が形成され、またベース
底面にはベース底面に対し垂直（アキシャル）方向のリ
ードピン３が接合部４により内部配線２と接続されてい
る。一方、ベース１の上面には、前記内部配線２の各々
とそれぞれ接続される表面配線５が薄膜蒸着等で形成さ
れている。
前記表面配線５の上の所定位置には、複数個のシリコン
のペレット６がフリップチップ方式によるフェイスダウ
ンボンディングで取り付けられている。
各ペレット６はたとえばシリコンカーバイトを主成分と
する材料で作られたキャンプ７により封止材８でベース
１上に固定封止されている。
本実施例のキャップ７は第２図からも明らかなように、
ベース１上の各ペレット６を別々に仕切る仕切壁９を設
け、この仕切壁９間のペレット収容四部１０の各々内に
１個ずつのペレット６を収容する構造である。各仕切壁
９の面はキャップ底面と同一平面であり、本実施例のキ
ャンプ７は仕切壁９においても封止材８でベース１に接
合され、キャンプ７とベース１との接触面積は非常に大
きくなっている。
また、前記仕切壁９の底面には、各ペレット収容四部１
０の各々間でヘリウム（）Ｉｅ）等の冷却媒体を流通さ
せるための通路としての溝１１が形成されている。
さらに、キャンプ７の一部には、前記冷却媒体をキヤ・
ノブ７内に供給するためのブローボール１２が設けられ
、このブローボール１２は冷却媒体の供給終了後には樹
脂材料等の密封材１３で密封されている。
ブローホールからヘリウム（１−１ｅ）を注入し、ヘリ
ウムをペレソ１−内に充分存在させておけば、ヘリウム
は非常に熱伝導率が良いためペレットの熱はヘリウムを
介してシリコンカーバイト（ＳｉＣ）からなるキャップ
に伝わり容易に放熱フィンから放熱される。
また、溝（通路）１１を設けることにより、各にのペレ
ット収容空間の温度が平均化され、全体の温度を低下さ
せることが可能である。
本実施例では、キャップ７の上に熱伝導性の良い金属材
料よりなる放熱フィン１４が接着利（図示せず）等で取
り付りられている。
本実施例においては、キャップ７とベース１との接触面
積が、仕切壁９とベースＩとの連結部の面積骨だけ広く
なっているので、複数個のベレット６から発生した熱は
半田ハンプと表面配線５を介してベース１に伝えられ、
その熱はさらにキャンプ７の周壁部および仕切壁９を介
して放熱フィン１４に伝導されて外部に放散される。
そのため、前記封止材８としては熱伝導性の良い材料、
たとえば、金属粉末入りの樹脂（ポリイミド樹脂、エポ
キシ樹脂）、金（Ａｕ）−錫（Ｓｎ）、半田、インジウ
ム（Ｉ　ｎ）　、インジウム合金、ガリウム（Ｇａ）合
金等を使用するのが好ましい。
これらの他にも低融点ガラス、耐熱性のある接着材等を
用いることも可能である。
また、本実施例では、前記仕切壁９はキャップ７の強度
を増す補強手段としても役立つものである。
なお、密封材１３としては、前記封止材８の耐熱温度よ
りも封止温度が同一か、より低いものを用いるのは密封
する時に封止材８による封止が損なわれないようにする
ためである。たとえば、融点の低い半田、樹脂（シリコ
ン樹脂）、低融点ガラス等がよい。
［効果］ （１）、キャンプが各ペレット毎にまたは２個以上のベ
レット毎にペレットどうしを仕切る仕切壁を備えている
ことにより、キャンプとベースとの接触面積が増大し、
複数個のベレットからの熱はキャンプを介して放散され
、パンケージの放熱性を向上させることができる。
（２）、仕切壁を設けたことにより、キャップの強度が
増大する。
（３）、仕切壁に各仕切空間を連絡する通路を設けるこ
とにより、各仕切空間への冷却媒体の供給路を確保する
ことができる。
（４）、熱伝導率の大きい冷却媒体、たとえば、ヘリウ
ムを各仕切空間に注入するためヘリウムを介してキャッ
プに熱が伝わり易く、したがって放熱され易い。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、仕切壁は各ベレットを１個ずつ仕切るもの以
外に２個以上のベレン１−をグループ毎に仕切るもので
あってもよい。
また、場合によっては放熱フィンを省略することもでき
る。特に、パッケージのベースおよび（または）キャッ
プの材料として前述した電気絶縁性のシリコンカーバイ
トを用いる場合には、その放熱性が極めて良好であるの
で、放熱フィンの省略による不具合はより少なくなり、
コストの低減が期待できる。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフリップチップによ
るフェイスダウンボンディングで配線およびペレットボ
ンディングを行った半導体装置に適用した場合について
説明したが、それに限定されるものではなく、たとえば
、ワイヤボンディングにより配線を行う半導体装置にも
適用できる。
また、放熱フィンに替えてベースまたはキャップに水冷
パーイブ、ヒートパイプ等の冷却手段を設けてもよい。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体装置の断面図、 第２図はそのキャンプを裏返した状態の斜視図である。 ■・・・パッケージのペニス、２・・・内部配線、３・
・・リードピン、４・・・接合部、５・・・表面配線、
６・・・ペレット、７・−・キャップ、８・・・封止材
、９・・・仕切壁、１ｏ・・・ベレット収容空間く仕切
空間）、１１・・・溝（通路）、１２・・・ブローホー
ル、１３・・・密封材、Ｉ４・・・放熱フィン。

Claims (1)

  1. 【特許請求の範囲】 １、複数１１ａのペレットをパッケージのベース上に取
    り付け、ペレットをキャップで気密封止してなる半導体
    装置において、キャップが各ベレット毎にまたは２個以
    上のペレット毎にペレットどうしを仕切る仕切壁を備え
    てなることを特徴とする半導体装置。 ２、仕切壁は各仕切空間を連絡する通路を有することを
    特徴とする特許請求の範囲第１項記載の半導体装置。 ３、仕切壁がパンケージのベースと連結されることを特
    徴とする特許請求の範囲第１項記載の半導体装置。 ４、パッケージのベースおよびキャップの少なくともい
    ずれか一方がシリコンカーバイトを主成分とする材料で
    作られていることを特徴とする特許請求の範囲第１項記
    載の半導体装置。
JP12763283A 1983-07-15 1983-07-15 半導体装置 Pending JPS6020538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12763283A JPS6020538A (ja) 1983-07-15 1983-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12763283A JPS6020538A (ja) 1983-07-15 1983-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS6020538A true JPS6020538A (ja) 1985-02-01

Family

ID=14964891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12763283A Pending JPS6020538A (ja) 1983-07-15 1983-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS6020538A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381954A (ja) * 1986-09-26 1988-04-12 Fujitsu Ltd 半導体装置
JP2004095607A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd モジュール部品
FR2879889A1 (fr) * 2004-12-20 2006-06-23 United Monolithic Semiconduct Boitier miniature hyperfrequence et procede de fabrication du boitier
JP2007129002A (ja) * 2005-11-02 2007-05-24 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007195145A (ja) * 2005-11-02 2007-08-02 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2013251412A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体パッケージ用の蓋、及び半導体パッケージ
JP2014150192A (ja) * 2013-02-01 2014-08-21 Asahi Kasei Electronics Co Ltd 電子部品及び圧電デバイス
WO2017222918A1 (en) * 2016-06-24 2017-12-28 Xilinx, Inc. Chip package assembly having conformal lid

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381954A (ja) * 1986-09-26 1988-04-12 Fujitsu Ltd 半導体装置
JP2004095607A (ja) * 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd モジュール部品
FR2879889A1 (fr) * 2004-12-20 2006-06-23 United Monolithic Semiconduct Boitier miniature hyperfrequence et procede de fabrication du boitier
WO2006067045A1 (fr) * 2004-12-20 2006-06-29 United Monolithic Semiconductors Sas Boitier miniature hyperfrequence et procede de fabrication du boitier
JP2007129002A (ja) * 2005-11-02 2007-05-24 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2007195145A (ja) * 2005-11-02 2007-08-02 Matsushita Electric Ind Co Ltd 電子部品パッケージ
JP2013251412A (ja) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd 半導体パッケージ用の蓋、及び半導体パッケージ
JP2014150192A (ja) * 2013-02-01 2014-08-21 Asahi Kasei Electronics Co Ltd 電子部品及び圧電デバイス
WO2017222918A1 (en) * 2016-06-24 2017-12-28 Xilinx, Inc. Chip package assembly having conformal lid
US10236229B2 (en) 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid

Similar Documents

Publication Publication Date Title
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US7967062B2 (en) Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
TWI423404B (zh) 積體電路封裝體及其製造方法
US7061080B2 (en) Power module package having improved heat dissipating capability
US7319051B2 (en) Thermally enhanced metal capped BGA package
US7772692B2 (en) Semiconductor device with cooling member
US6162659A (en) Method for manufacturing a package structure having a heat spreader for integrated circuit chips
US20050083652A1 (en) Liquid cooled semiconductor device
JP2002270743A (ja) 半導体素子の実装構造
JP2861981B2 (ja) 半導体装置の冷却構造
JPS6020538A (ja) 半導体装置
JPH0541471A (ja) 半導体集積回路装置
US5777385A (en) Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips
JPS62249429A (ja) 半導体装置
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH04122054A (ja) 半導体装置
JPS58218148A (ja) 電子部品冷却装置
US20240055318A1 (en) Wire bonded air heat sink
JPS62194653A (ja) 半導体装置
JPH0451550A (ja) 半導体集積回路装置
JPH0377355A (ja) 放熱型半導体装置
JPH02113562A (ja) 半導体装置
JPH04315456A (ja) 半導体装置の製造方法
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JPS61140140A (ja) 半導体装置