JPS62249429A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62249429A JPS62249429A JP9203286A JP9203286A JPS62249429A JP S62249429 A JPS62249429 A JP S62249429A JP 9203286 A JP9203286 A JP 9203286A JP 9203286 A JP9203286 A JP 9203286A JP S62249429 A JPS62249429 A JP S62249429A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- cap
- semiconductor device
- semiconductor
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000008188 pellet Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 238000005219 brazing Methods 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 abstract description 11
- 239000000919 ceramic Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000945 filler Substances 0.000 description 4
- 239000000155 melt Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の放熱性向上に通用して有効な技
術に関する。
術に関する。
半導体装置に、半導体ペレット(以下単にペレットとも
いう)がCCB (Controlled CoCo1
1apseBondinでパンケージ基板等のベレット
取付基板にいわゆる面付けされてなるものがある。この
半導体装置については、1980年1月15日、株式会
社工業調査会発行、日本マイクロエレクトロニクス協会
編rtc化実装技術」P81に説明がある。
いう)がCCB (Controlled CoCo1
1apseBondinでパンケージ基板等のベレット
取付基板にいわゆる面付けされてなるものがある。この
半導体装置については、1980年1月15日、株式会
社工業調査会発行、日本マイクロエレクトロニクス協会
編rtc化実装技術」P81に説明がある。
上記半導体装置では、一般に半田からなるccBバンプ
を介してペレットがその取付基板に面付けされており、
同時に電気的に接続されている。
を介してペレットがその取付基板に面付けされており、
同時に電気的に接続されている。
ところで、半導体装置の高集積化等の要請により搭載す
る半導体ペレットが大型化し、動作時における発熱量が
増加する傾向にある。したがって、半導体装置の信輔性
を確保するためには、動作時にペレットに発生した熱を
効率よ(放逐することが重要である。
る半導体ペレットが大型化し、動作時における発熱量が
増加する傾向にある。したがって、半導体装置の信輔性
を確保するためには、動作時にペレットに発生した熱を
効率よ(放逐することが重要である。
ところが、半導体ベレットが前記CCBで取付けられた
半導体装置においては、その主な放熱がCCBバンプを
通してセラミック等からなるペレ7)取付基板へ伝熱す
る経路で行われる。このように、上記半導体装置におい
ては、C’CBバンプを介してしかペレットからの放熱
を行い得ないため、搭載するペレットの発熱量が大きい
場合には、その信転性において問題のあることが本発明
者により見い出された。
半導体装置においては、その主な放熱がCCBバンプを
通してセラミック等からなるペレ7)取付基板へ伝熱す
る経路で行われる。このように、上記半導体装置におい
ては、C’CBバンプを介してしかペレットからの放熱
を行い得ないため、搭載するペレットの発熱量が大きい
場合には、その信転性において問題のあることが本発明
者により見い出された。
本発明の目的は、半導体ペレットが面付けされる半導体
装置についてその放熱性を向上できる技術を提供するこ
とにある。
装置についてその放熱性を向上できる技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ベレット取付基板に面付けされた半導体ペレ
ットの一主面とキャップ裏面とをほぼ一致させて密着可
能とした構造にするものである。
ットの一主面とキャップ裏面とをほぼ一致させて密着可
能とした構造にするものである。
上記した手段によれば、ペレットに発生した熱を、面付
は用電極を通してペレット取付基板へ逃がす前記経路に
加えてキャップへ伝熱する経路を確保できるため、上記
目的が達成されるものである。
は用電極を通してペレット取付基板へ逃がす前記経路に
加えてキャップへ伝熱する経路を確保できるため、上記
目的が達成されるものである。
〔実施例1〕
第1図は本発明による実施例1である半導体装置を示す
概略断面図である。
概略断面図である。
本実施例1の半導体装置は、アルミナ等のセラミックか
らなるパッケージ基板(ペレット取付基板)■を有して
いる。このパッケージ基板1の上面には、半導体ペレッ
ト2がろう材からなるCCBバンプ電極3を介して取付
けられており、上記基板1の周縁部上面には、その断面
がコ字状のアルミニウム、銅含有のタングステン等の金
属、もしくはSiCセラミックからなるキャップ4がろ
う材からなる接合層5を介して取付けられている。
らなるパッケージ基板(ペレット取付基板)■を有して
いる。このパッケージ基板1の上面には、半導体ペレッ
ト2がろう材からなるCCBバンプ電極3を介して取付
けられており、上記基板1の周縁部上面には、その断面
がコ字状のアルミニウム、銅含有のタングステン等の金
属、もしくはSiCセラミックからなるキャップ4がろ
う材からなる接合層5を介して取付けられている。
キャンプ4は、その底の高さがペレット2の上面よりや
や浅くなるようにされている。それ故に、前記ペレット
2の上面(−主面)は上記キャップ4の裏面に、はぼ接
触(一致)され、それでも生じる僅かな間隙にろう材か
らなる充填層(間隙充填用金属)6が形成され、加工精
度を超えた表面の凹凸により生じる微小空間であっても
完全に排除されている。したがって、ペレット2の上面
はキャンプ4の裏面に対して互いに密着可能となってい
る。
や浅くなるようにされている。それ故に、前記ペレット
2の上面(−主面)は上記キャップ4の裏面に、はぼ接
触(一致)され、それでも生じる僅かな間隙にろう材か
らなる充填層(間隙充填用金属)6が形成され、加工精
度を超えた表面の凹凸により生じる微小空間であっても
完全に排除されている。したがって、ペレット2の上面
はキャンプ4の裏面に対して互いに密着可能となってい
る。
また、上記半導体装置では、その実装を前記パッケージ
基板1の裏面に形成されたろう材からなる実装用バンプ
7を介して実装基板(図示せず)に面付けして行うもの
である。この実装用バンプ7は、前記CCBバンプ3が
接合されている電極(図示せず)とパッケージ基板1の
内部に形成されている配線(図示せず)を介して電気的
に接続されている。
基板1の裏面に形成されたろう材からなる実装用バンプ
7を介して実装基板(図示せず)に面付けして行うもの
である。この実装用バンプ7は、前記CCBバンプ3が
接合されている電極(図示せず)とパッケージ基板1の
内部に形成されている配線(図示せず)を介して電気的
に接続されている。
本実施例1においては、CCBバンプ3、接合層5、充
填層6および実装用バンプ7がそれぞれろう材で形成さ
れている。その溶融温度は、CCBバンプ3が最も高く
、接合層5と充填層6とはほぼ同一である。そして、実
装用バンプは最も低い溶融温度を有している。したがっ
て、他のろう材部を溶融させることなく、上記実装を達
成することができる。
填層6および実装用バンプ7がそれぞれろう材で形成さ
れている。その溶融温度は、CCBバンプ3が最も高く
、接合層5と充填層6とはほぼ同一である。そして、実
装用バンプは最も低い溶融温度を有している。したがっ
て、他のろう材部を溶融させることなく、上記実装を達
成することができる。
ろう材としては、たとえば半田があり、鉛(Pb)と錫
(Sn)の混合比を調製してその溶融温度を調製するこ
とができる。なお、ろう材のぬれ性が小さい場合や無い
場合には、その場所にぬれ性の良い材料を被着する等、
通常の技術を用いてその表面のぬれ性の改善を行う。
(Sn)の混合比を調製してその溶融温度を調製するこ
とができる。なお、ろう材のぬれ性が小さい場合や無い
場合には、その場所にぬれ性の良い材料を被着する等、
通常の技術を用いてその表面のぬれ性の改善を行う。
本実施例1の半導体装置は、次のようにして製造するこ
とができる。
とができる。
すなわち、まずパッケージ基板1の所定位置に、ペレッ
ト2をCCBバンプ3を溶融して取付ける。
ト2をCCBバンプ3を溶融して取付ける。
次いで、ペレット2の上面とキャンプ裏面との間にろう
材を介在させ、またパッケージ基板1とキャソブ4の下
端部との間にもほぼ同温度で溶融するろう材を介在させ
る。この状態で、全体を上記ろう材の溶融温度以上であ
ってCCBバンプが溶融しない温度に加熱し、上記2箇
所におけるろう材を溶融することにより、接合層5によ
るキャンプ4の取付けと同時に該キャップ4の裏面とペ
レット2との充填層6による接合をも達成できる。
材を介在させ、またパッケージ基板1とキャソブ4の下
端部との間にもほぼ同温度で溶融するろう材を介在させ
る。この状態で、全体を上記ろう材の溶融温度以上であ
ってCCBバンプが溶融しない温度に加熱し、上記2箇
所におけるろう材を溶融することにより、接合層5によ
るキャンプ4の取付けと同時に該キャップ4の裏面とペ
レット2との充填層6による接合をも達成できる。
その際、接合層5が溶融しているためペレット2の上面
にキャップ4の裏面が整合する位置までキャンプ4が降
下する。したがって、該ペレットの上面の高さで、接合
層5の厚さが自ずと決定される。
にキャップ4の裏面が整合する位置までキャンプ4が降
下する。したがって、該ペレットの上面の高さで、接合
層5の厚さが自ずと決定される。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
(1)、ペレット取付基板1に面付けされた半導体ペレ
ット2の一主面とキャップ裏面とをほぼ一致させて密着
可能とし、かつ両面間に存在する僅かな間隙にろう材を
充填することにより、動作時にペレットに発生した熱を
効率良くキャップへ伝えることができる。
ット2の一主面とキャップ裏面とをほぼ一致させて密着
可能とし、かつ両面間に存在する僅かな間隙にろう材を
充填することにより、動作時にペレットに発生した熱を
効率良くキャップへ伝えることができる。
(2)、上記[11により、パッケージ基板1への経路
に加え、キャップ方向への放熱経路を確保できるので、
半導体装置の放熱性を大巾に向上することができる。
に加え、キャップ方向への放熱経路を確保できるので、
半導体装置の放熱性を大巾に向上することができる。
(3)、ペレット2の上面とキャンプ4の裏面との間の
充填層6と、キャップ4の下端部とパッケージ基板1と
の間の接合層5を、それぞれほぼ同温度で溶融するろう
材で形成することにより、前記(11に記載した半導体
装置を容易に製造できる。
充填層6と、キャップ4の下端部とパッケージ基板1と
の間の接合層5を、それぞれほぼ同温度で溶融するろう
材で形成することにより、前記(11に記載した半導体
装置を容易に製造できる。
〔実施例2〕
第2図は本発明による実施例2である半導体装置を示す
概略断面図である。
概略断面図である。
本実施例?の半導体装置は、前記実施例1のものとほぼ
同一であるが、外部端子として実装用バンプ7の代わり
にビン8が取付けられた、いわゆるビングリッドアレイ
型パッケージからなるものである。
同一であるが、外部端子として実装用バンプ7の代わり
にビン8が取付けられた、いわゆるビングリッドアレイ
型パッケージからなるものである。
本実施例2においても、前記実施例1の場合と同様の効
果が得られる。
果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では半導体ペレット2の上面とキャッ
プ4の裏面との間にろう材からなる充填層6を形成した
例について説明したが、必ずしもこれに限るものでない
、確かに、充填層6を介在させることにより、加工精度
を超えた表面の凹凸に起因する間隙をも塞ぐことができ
るので、大巾に熱伝導性を向上させることができる。そ
れ故、充填層6を介在させることが望ましい、しかし、
ペレット上面およびキャップ裏面の平坦度が高い場合に
は、充填層6を介在させなくとも十分な放熱性を確保す
ることができるものである。
プ4の裏面との間にろう材からなる充填層6を形成した
例について説明したが、必ずしもこれに限るものでない
、確かに、充填層6を介在させることにより、加工精度
を超えた表面の凹凸に起因する間隙をも塞ぐことができ
るので、大巾に熱伝導性を向上させることができる。そ
れ故、充填層6を介在させることが望ましい、しかし、
ペレット上面およびキャップ裏面の平坦度が高い場合に
は、充填層6を介在させなくとも十分な放熱性を確保す
ることができるものである。
また、充填層6を介在させる場合には、それを構成する
ろう材が、接合層5を構成するそれとほぼ同温度の溶融
温度であるものについて説明したが、これに限らず、充
填N6を構成するろう材の溶融温度が低い場合であって
もよい。なお、全体構造または各構成部材の具体的形状
、材料等は、実施例に示したものに限らず、種々変更可
能であることはいうまでもない。
ろう材が、接合層5を構成するそれとほぼ同温度の溶融
温度であるものについて説明したが、これに限らず、充
填N6を構成するろう材の溶融温度が低い場合であって
もよい。なお、全体構造または各構成部材の具体的形状
、材料等は、実施例に示したものに限らず、種々変更可
能であることはいうまでもない。
また、実際の使用時には、キャップ4の上面に放熱フィ
ン等を取付け、その放熱を促す等の通常の技術を用い、
さらに放熱性能を高めることができることはいうまでも
ない。
ン等を取付け、その放熱を促す等の通常の技術を用い、
さらに放熱性能を高めることができることはいうまでも
ない。
さらに、パッケージ基板1上には、複数の半導体ペレッ
トを搭載することも可能である。実施例のようにペレッ
ト2の上面(裏面)によってキャップ4の高さを規制す
る場合は、ペレット2を構成するシリコンの熱膨張係数
が金属からなるキャップ4のそれよりも小さいので、キ
ャップ4の接合の後の熱収縮によってバンプ電極3に圧
縮応力が加えられることとなる。その結果として、実使
用時のバンプ電極の接続体転性が向上される。
トを搭載することも可能である。実施例のようにペレッ
ト2の上面(裏面)によってキャップ4の高さを規制す
る場合は、ペレット2を構成するシリコンの熱膨張係数
が金属からなるキャップ4のそれよりも小さいので、キ
ャップ4の接合の後の熱収縮によってバンプ電極3に圧
縮応力が加えられることとなる。その結果として、実使
用時のバンプ電極の接続体転性が向上される。
以上の説明では主として本発明者によってなされた発明
をその利用分野である実装用バンプを介して面付は実装
を行うパンケージ型式のものや、いわゆるピングリッド
アレイ型パッケージ型式の半導体’AHに適用した場合
について説明したが、それに限定されるものではなく、
たとえば、パッケージをキャップで封止する型式の半導
体装置であれば、如何なるものにも適用して有効である
。
をその利用分野である実装用バンプを介して面付は実装
を行うパンケージ型式のものや、いわゆるピングリッド
アレイ型パッケージ型式の半導体’AHに適用した場合
について説明したが、それに限定されるものではなく、
たとえば、パッケージをキャップで封止する型式の半導
体装置であれば、如何なるものにも適用して有効である
。
本願において開示される発明のうち代表的なものによっ
て得られる効果をN華に説明すれば、下記の通りである
。
て得られる効果をN華に説明すれば、下記の通りである
。
すなわち、ベレット取付基板に面付けされた半導体ペレ
ットの一主面とキャンプ裏面とをほぼ一敗させることに
より、動作時にペレットに発生した熱を直接キャップへ
伝達できるので、大巾に放熱性を向上することができる
。したがって、半導体装置の熱的信鎖性を大巾に向上で
きる。
ットの一主面とキャンプ裏面とをほぼ一敗させることに
より、動作時にペレットに発生した熱を直接キャップへ
伝達できるので、大巾に放熱性を向上することができる
。したがって、半導体装置の熱的信鎖性を大巾に向上で
きる。
第1図は本発明による実施例1である半導体装置を示す
概略断面図、 第2図は本発明による実施例2である半導体装置を示す
概略断面図である。 l・・・パンケージ基板(ベレット取付基板)、2・・
・半導体ペレット、3・・・CCBバンプ、4・・・キ
ャップ、5・・・接合層、6・・・充填層(間隙充填用
金属)、7・・・実装用バンプ、8・ ・ ・ピン。 、−)・、 代理人 弁理士 小 川 勝 男、
概略断面図、 第2図は本発明による実施例2である半導体装置を示す
概略断面図である。 l・・・パンケージ基板(ベレット取付基板)、2・・
・半導体ペレット、3・・・CCBバンプ、4・・・キ
ャップ、5・・・接合層、6・・・充填層(間隙充填用
金属)、7・・・実装用バンプ、8・ ・ ・ピン。 、−)・、 代理人 弁理士 小 川 勝 男、
Claims (1)
- 【特許請求の範囲】 1、ペレット取付基板に面付けされた半導体ペレットの
一主面とパッケージのキャップ裏面とがほぼ一致されて
互いに密着可能とされてなる半導体装置。 2、半導体ペレットの一主面とキャップ裏面との間に間
隙充填用金属が介在されていることを特徴とする特許請
求の範囲第1項記載の半導体装置。 3、上記間隙充填用金属がろう材であることを特徴とす
る特許請求の範囲第2項記載の半導体装置。 4、半導体ペレットがCCBであることを特徴とする特
許請求の範囲第1項記載の半導体装置。 5、キャップがCCBバンプより低融点のろう材を介し
て取付けられていることを特徴とする特許請求の範囲第
4項記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9203286A JPS62249429A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
KR870003532A KR870010629A (ko) | 1986-04-23 | 1987-04-14 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9203286A JPS62249429A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62249429A true JPS62249429A (ja) | 1987-10-30 |
Family
ID=14043187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9203286A Pending JPS62249429A (ja) | 1986-04-23 | 1986-04-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62249429A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5090609A (en) * | 1989-04-28 | 1992-02-25 | Hitachi, Ltd. | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
US5095359A (en) * | 1988-09-30 | 1992-03-10 | Hitachi, Ltd. | Semiconductor package and computer using the package |
US5217922A (en) * | 1991-01-31 | 1993-06-08 | Hitachi, Ltd. | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface |
US5219794A (en) * | 1991-03-14 | 1993-06-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of fabricating same |
JPH05291352A (ja) * | 1992-04-06 | 1993-11-05 | Nec Corp | Lsi実装構造 |
JPH07201921A (ja) * | 1993-11-25 | 1995-08-04 | Nec Corp | 半導体装置 |
JPH08107164A (ja) * | 1994-10-06 | 1996-04-23 | Nec Corp | 半導体装置 |
EP0717440A2 (en) | 1994-12-15 | 1996-06-19 | Hitachi, Ltd. | Cooling device of multi-chip module |
JPH08330352A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置 |
US6111313A (en) * | 1998-01-12 | 2000-08-29 | Lsi Logic Corporation | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit |
US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
US6294831B1 (en) | 1998-11-05 | 2001-09-25 | International Business Machines Corporation | Electronic package with bonded structure and method of making |
-
1986
- 1986-04-23 JP JP9203286A patent/JPS62249429A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095359A (en) * | 1988-09-30 | 1992-03-10 | Hitachi, Ltd. | Semiconductor package and computer using the package |
US5090609A (en) * | 1989-04-28 | 1992-02-25 | Hitachi, Ltd. | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
US5217922A (en) * | 1991-01-31 | 1993-06-08 | Hitachi, Ltd. | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface |
US5219794A (en) * | 1991-03-14 | 1993-06-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of fabricating same |
JPH05291352A (ja) * | 1992-04-06 | 1993-11-05 | Nec Corp | Lsi実装構造 |
JPH07201921A (ja) * | 1993-11-25 | 1995-08-04 | Nec Corp | 半導体装置 |
JPH08107164A (ja) * | 1994-10-06 | 1996-04-23 | Nec Corp | 半導体装置 |
JP2734381B2 (ja) * | 1994-10-06 | 1998-03-30 | 日本電気株式会社 | 半導体装置の実装構造およびその製造方法 |
EP0717440A2 (en) | 1994-12-15 | 1996-06-19 | Hitachi, Ltd. | Cooling device of multi-chip module |
US5751062A (en) * | 1994-12-15 | 1998-05-12 | Hitachi, Ltd. | Cooling device of multi-chip module |
JPH08330352A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置 |
US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
US6111313A (en) * | 1998-01-12 | 2000-08-29 | Lsi Logic Corporation | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit |
US6294831B1 (en) | 1998-11-05 | 2001-09-25 | International Business Machines Corporation | Electronic package with bonded structure and method of making |
US6562662B2 (en) | 1998-11-05 | 2003-05-13 | International Business Machines Corporation | Electronic package with bonded structure and method of making |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5055914A (en) | Ceramic package type semiconductor device and method of assembling the same | |
US6354485B1 (en) | Thermally enhanced packaged semiconductor assemblies | |
KR101194429B1 (ko) | 반도체장치 및 그 제조방법 | |
US5777847A (en) | Multichip module having a cover wtih support pillar | |
US6162659A (en) | Method for manufacturing a package structure having a heat spreader for integrated circuit chips | |
KR100246366B1 (ko) | 에리어 어레이형 반도체 패키지 및 그 제조방법 | |
JPS62249429A (ja) | 半導体装置 | |
JPH0541471A (ja) | 半導体集積回路装置 | |
US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
JP3547303B2 (ja) | 半導体装置の製造方法 | |
JPS63293965A (ja) | 半導体装置およびその製造方法 | |
US20050035444A1 (en) | Multi-chip package device with heat sink and fabrication method thereof | |
JPH01217951A (ja) | 半導体装置 | |
JPS6020538A (ja) | 半導体装置 | |
EP0525651B1 (en) | Package structure for one or more IC chips | |
JPS62150837A (ja) | 半導体装置 | |
JPS60143653A (ja) | パツケ−ジの封止冷却機構 | |
JPH0817975A (ja) | 半導体装置 | |
JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
JPH05198708A (ja) | 半導体集積回路装置 | |
JPH02244661A (ja) | 半導体装置 | |
JPH05326625A (ja) | Lsi実装構造 | |
EP0523387A2 (en) | Semiconductor chip module and method for manufacturing the same | |
KR20020028018A (ko) | 멀티 칩 패키지 |