JP2002016210A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002016210A
JP2002016210A JP2000196426A JP2000196426A JP2002016210A JP 2002016210 A JP2002016210 A JP 2002016210A JP 2000196426 A JP2000196426 A JP 2000196426A JP 2000196426 A JP2000196426 A JP 2000196426A JP 2002016210 A JP2002016210 A JP 2002016210A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
lead
fixed
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000196426A
Other languages
English (en)
Other versions
JP3702152B2 (ja
Inventor
Akira Ochiai
公 落合
Makoto Tsubonoya
誠 坪野谷
Yoshinori Takezawa
良典 竹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000196426A priority Critical patent/JP3702152B2/ja
Publication of JP2002016210A publication Critical patent/JP2002016210A/ja
Application granted granted Critical
Publication of JP3702152B2 publication Critical patent/JP3702152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップを電気的に接続した状態
で１パッケージ化したもので、ワイヤーボンディング時
の素子劣化を防止し、高集積化およびメモリー増量を達
成するものである。 【解決手段】 第１のアイランド２０上に第１の親子半
導体チップ２２を形成し、第２のアイランド２１上に第
２の半導体チップ２４を形成し、第１および第２の半導
体チップ２２、２４間にブリッヂ３１を形成する。そし
て、半導体チップ側はボールボンディングで、ブリッヂ
３１側はステッチボンディングでワイヤーボンドする。
また、第１の親子半導体チップを搭載することで、高集
積化およびメモリー増量を達成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プがアイランドに平面的におよび一部は立体的に配列さ
れた半導体装置に関する。
【０００２】
【従来の技術】近年、モールド型半導体チップが高機能
に成っており、複数の半導体チップを１パッケージ化す
るものが開発されている。
【０００３】この技術として例えば、特開平５−１２１
６４５号公報の従来例がある。これは、図５に示すよう
に、第１の半導体チップ１および第２の半導体チップ２
が１つのリードフレームの１つのアイランド３に固着さ
れている。第１および第２の半導体チップ１、２のボン
ディングパット４、５とリード６の先端が金属細線７に
より実現され、全体が樹脂で封止されている。そして、
第１の半導体チップ１と第２の半導体チップ２との間の
接続は、ボンディングパット８、９の間を金属細線１０
により接続されている。
【０００４】
【発明が解決しようとする課題】金属細線による電気的
接続は、一般にワイヤボンディングにより実現され、一
端はボールボンディング、他端はステッチボンディング
により実現されている。また、ステッチボンディング
は、金属細線をキャピラリーチップ（ボンディングツー
ル）で強く押さえ力で引きちぎるため、ステッチボンデ
ィング下の部分には直接キャピラリーチップがぶつかり
ストレスが加わる。リード６とボンディングパット５と
の間は、リード側をステッチボンディング、ボンディン
グパット側をボールボンディングにすれば、半導体チッ
プにはストレスは加わりにくいが、ボンディングパット
８とボンディングパット９との間は、どちらか一方は、
必ずステッチボンディングとなり、どちらか一方の半導
体チップのボンディングパットにストレスが加わる。最
近は、ボンディングパットの下に保護ダイオード等の半
導体装置が組み込まれるため、このストレスにより半導
体装置自身が不良になったり、ボンディングパット下の
半導体素子が破壊してしまう問題があった。
【０００５】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、第１のアイランドと第２のアイ
ランド間を橋渡しする２本の橋絡リードと、前記第１の
アイランド、前記第２のアイランドおよび橋絡リードと
で囲まれた領域に設けられ、電気的に分離されたボンデ
ィング可能なブリッヂを設けることで、半導体チップ側
の接続はボールボンディングで、前記ブリッヂ側の接続
はステッチボンディングで実現することができる。ま
た、前記２本の橋絡リードはそれぞれプレス・カット等
で第１のアイランドと第２のアイランドを電気的に分離
し、第１の半導体チップのノイズが第２の半導体チップ
へ侵入しないような構造をとっている。
【０００６】また、前記ブリッヂを接着テープにより固
定し、この接着テープが設けられた領域に対応する橋絡
リードに前記切断分離を設けることで、この切断分離部
とブリッヂの安定化を図っている。
【０００７】また、前記第１の半導体チップおよび前記
第２の半導体チップを、絶縁性接着剤により固着するこ
とで解決するものである。この接着剤（例えば体積抵抗
率１０の５乗程度）の使用で、チップとアイランド間の
インピーダンスが高くなり、ノイズの伝搬を抑制するこ
とができる。
【０００８】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。
【０００９】図に示したように、第１のアイランド２０
上には第１の親子半導体チップ２２が形成され、第２の
アイランド２１上には第２の半導体チップ２４が形成さ
れている。第１および第２の半導体チップ２２、２４の
シリコン表面には、前工程において各種の能動、受動回
路素子が形成され、更にチップの周辺部に外部接続用の
ボンディングパット２５、２６、２７が形成されてい
る。そのボンディングパット２５、２６、２７を被覆す
るようにシリコン窒化膜、シリコン酸化膜、ポリイミド
系絶縁膜などのパッシベーション被膜が形成され、ボン
ディングパット２５、２６、２７の上部は、ボンディン
グ接続のために開口されている。
【００１０】第１および第２の半導体チップ２２、２４
はリードフレームの第１および第２のアイランド２０、
２１に接着材（ここでは、半田や銀ベースト等）により
ダイボンドされ、第１および第２の半導体チップ２２、
２４表面のボンディングパット２５、２６、２７には、
金線等のボンディングワイヤ２８の一端がボールボンデ
ィングでワイヤボンドされており、ボンディングワイヤ
２８の他端は外部導出用のリード２９の先端部にステッ
チボンディングでワイヤボンドされている。
【００１１】一方、第１の半導体チップ２２と第２の半
導体チップ２４との接続は、以下の構成になっている。
まず、第１および第２の半導体チップ２２、２４との間
に対応する第１および第２のアイランド２０、２１に
は、開口部３０が設けられ、この中には、必要な本数だ
けアイランド状のブリッヂ３１が設けられている。
【００１２】前文では、第１および第２のアイランド２
０、２１に開口部３０を設けたと述べたが、第１のアイ
ランド２０と第２のアイランド２１とが２本の橋絡リー
ド３２、３３で囲まれた領域が、前記開口部３０を構成
しているとも言える。また、後述するがそれぞれの橋絡
リード３２、３３には離間部３４が設けられている。
【００１３】本実施例では、リードフレーム形成時（プ
レスカットやエッチング）、第１および第２のアイラン
ド２０、２１と一体のブリッヂ３１、第１および第２の
アイランド２０、２１と一体の橋絡リード３２、３３
（ただし橋絡部に離間部３４が形成される）を形成して
おき、図１のように接着テープ３５を貼った後に、ブリ
ッヂ３１を第１および第２のアイランド２０、２１から
切り離せばよい。接着テープ３５は、ブリッヂ３１と離
間部３４を構成する橋絡リード３２、３３を貼りつける
ことになる。
【００１４】本発明は、このブリッヂ３１とボンディン
グパット２５、２６、２７との接続について、第１およ
び第２の半導体チップ２２、２４側のボンディングパッ
ト２５、２６、２７をボールボンディングで行い、ブリ
ッヂ３１側をステッチボンディングで行うことに特徴を
有する。
【００１５】また必要により、第１の半導体チップ２２
と第２の半導体チップ２４に組み込まれる回路により、
相互干渉を生じる場合がある。例えば、第１の半導体チ
ップ２２から発生するノイズが第１のアイランド２０、
橋絡リード３２、３３、第２のアイランド２１を介して
第２の半導体チップ２４に侵入する場合は、ここにプレ
スカット等で離間部３４を設けることで、このノイズの
侵入を防止できる。
【００１６】金属細線によるワイヤボンディングは、一
端はボールボンディング、他端はステッチボンディンに
より実現されている。特に、ステッチボンディングは、
金属細線をキャピラリーチップで強く押さえ、力で引き
ちぎるため、ステッチボンディング下の部分にはストレ
スが加わるが、ブリッヂ３１側をステッチボンディング
とし第１および第２の半導体チップ２２、２４側をボー
ルボンディングとしたため、この第１および第２の半導
体チップ２２、２４のボンディングパット２５、２６、
２７下に加わるストレスを抑制することができる。従っ
て、ボンディングパット２５、２６、２７下の半導体素
子の劣化を抑制することができる。
【００１７】第１および第２の半導体チップ２２、２
４、第１および第２のアイランド２０、２１の近傍まで
延在される複数のリード２３、２９の先端部、およびボ
ンディングワイヤ２８を含む主要部は、一点鎖線の如く
エポキシ系の熱硬化樹脂３６でモールドされ、パッケー
ジ化される。
【００１８】このような半導体装置の構造はフラッシュ
メモリ等に用いられ、半導体チップを２段に搭載するこ
とで高集積化ができ、また、メモリー容量を倍にするこ
とができる。
【００１９】次に、第２の実施の形態について図２から
図４を参照して説明する。図２は図１に示した半導体装
置と同様に親子チップを搭載する半導体チップの平面図
である。また、図２の半導体装置のＡ−Ａ線断面図であ
る図３に示したように、この半導体装置は、アイランド
上にマザーチップ４３を、そして、マザーチップ４３上
にドウターチップ４２をそれぞれ接着テープ４８または
半田や銀ペースト等を用いて接着されている。そして、
マザーチップ４３およびドウターチップ４２にボールボ
ンディングされたボンディングワイヤ４４、４９は、互
いに接触しショートしないように、ボンディングワイヤ
４９は、Ｍ型に加工されて第２のリード４５にステッチ
ボンディングされている。尚、ボンディングワイヤ４９
は必ずしもＭ型の形状でステッチボンディングされなく
ても良く、ボンディングワイヤ４４、４９が互いに接触
しない構造であれば良い。
【００２０】そして、この半導体装置の第２のリード４
５は、第１の実施の形態でのブリッジ３１と同様の役割
を果たす。第２のリード４５は、隣接する第１のリード
４１や電気的に使用されないリード５２に接続された状
態で加工される。そして、第２のリード４５が接着テー
プ４７で固定された後に、プレスカットにて第１のリー
ド４１やリード５２から切り離されることで、浮きピン
状に形成される。
【００２１】そのため、この第２のリード４５は、接着
テープ４７で接着されることでフレーム上に固定され
る。このとき、第１および第２のリード４１、４５はリ
ード幅が狭く形成されている。そのため、接着テープ４
７の接着面積を確保するため第２のリード４５に隣接す
る第１のリード４１に幅の広い部分４６を設けている。
そのことにより、接着テープ４７は第１および第２のリ
ード４１、４５上に確実に接着し、第２のリード４５は
固定される。
【００２２】その結果、第２のリード４５は、マザーチ
ップ４３とドウターチップ４２とを電気的に接続すると
き、第２のリード４５は接着テープ４７で固定されてい
るため浮き上がりや移動等を防止することができ、良好
なワイヤーボンディングが可能となる。ここで、接着テ
ープ４７は、半導体チップを囲むように第１および第２
のリード４１、４５上を全周に渡り形成される場合や、
また、第２のリード４５および隣接して設けられる第１
のリード４１の幅の広い部分４６を主に利用してその部
分で形成される場合もある。
【００２３】本発明は、第１の実施の形態において、こ
のブリッヂ３１とボンディングパット２５、２６、２７
との接続について、第１および第２の半導体チップ２
２、２４側のボンディングパット２５，２６、２７をボ
ールボンディングで行い、ブリッヂ３１側をステッチボ
ンディングで行うことに特徴を有する。
【００２４】また、接着テープ３５は前実施の形態と同
様に、ブリッヂ３１や離間部３４を有する橋絡リード３
２、３３を支持している。従って、離間部３４により、
一方の半導体チップから発生するノイズが、橋絡リード
３２、３３を介して他方のチップへ入るのを防止するこ
とができる。
【００２５】特に、ノイズの伝搬の原因が、半導体チッ
プを固着する接着材にあることが判った。つまり、銀入
りの接着剤（銀ペースト）を採用すると、ノイズがペー
スト、第１および第２のアイランド２０、２１を介して
他方のチップに伝搬することが判った。
【００２６】例えば、一方の半導体チップがＩＬＬによ
るデジタルオートバランス回路内蔵で、１〜８（Ｈｚ）
の動作クロックを持ち、他方の半導体チップは、Ｃ−Ｍ
ＯＳロジックによるデジタルディレイライン内蔵で、数
１００〜数ＭＨｚの動作クロックを有した場合、ディレ
イラインで発生する動作クロックノイズがオートバラン
ス回路の動作クロックに混入し、動作速度が速くなる等
の異常動作が発生した。
【００２７】しかし、前記離間部３４の設置またはイン
ピーダンスの高い絶縁性接着剤によるチップの固着で、
これらの問題が解決された。この絶縁性接着剤は、片方
の半導体チップに採用しても良いが、プロセス上両者に
採用しても良い。
【００２８】そして、第２の実施の形態において、第２
のリード４５のようにリードが浮きピン状に形成される
場合、第２のリード４５に隣接する第１のリード４１に
幅の広い部分４６を設ける。そのことにより、第２のリ
ード４５を接着テープ４７で固定するとき、接着テープ
４７の接着面積が確保され、第２のリード４５がより安
定して固定され、半導体チップとの良好なワイヤーボン
ディングを可能にすることができる。
【００２９】
【発明の効果】以上に説明した通り、本発明によれば、
第１に、２つの半導体チップの間に位置するアイランド
に開口部を設け、この開口部にブリッヂを設け、半導体
チップ側の接続はボールボンディングで、前記ブリッヂ
側の接続はステッチボンディングで金属細線をワイヤー
ボンディングすることで、ボンディングパット下の半導
体素子の劣化を防止することができる。
【００３０】しかもチップとチップの接続は、１本の金
属細線から２本の金属細線に分割したため、ボンディン
グの際にこの金属細線の高さを低くすることができる。
従って、封止樹脂の厚みを薄くすることができる。
【００３１】第２に、半導体チップを２段に搭載し半導
体装置を形成したことで、高集積化が可能となり、ま
た、メモリー容量が増大された半導体装置を得ることが
できる。
【００３２】第３に、橋絡リードの設置または絶縁性接
着剤の使用で、一方のチップから他方へのノイズの侵入
を制御することができる。
【００３３】また、ブリッヂをリードフレームの形成時
に同時に形成するため、ブリッヂをプレスで簡単にに分
離でき、また、接着テープによりブリッヂを固定できる
ため、良好なワイヤーボンディングが可能となる。
【００３４】第４に、浮きピンに形成されたリードおよ
びそのリードに隣接するリードに幅の広いリードを形成
し一体に接着テープで固定することで、浮きピン状のリ
ードが確実に固定され半導体チップとの良好なワイヤー
ボンディングが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明する半導体装
置の平面図である。
【図２】本発明の第１および第２の実施の形態を説明す
る半導体装置の平面図である。
【図３】図２に示した本発明の半導体装置のＡ−Ａ線断
面図である。
【図４】本発明の第２の実施の形態を説明する半導体装
置の平面図である。
【図５】従来の半導体装置の平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹澤 良典 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F044 AA01 AA10 AA12 CC05

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップの固着領域を有する
    第１のアイランドおよび第２の半導体チップの固着領域
    を有する第２のアイランドと、 前記第１のアイランドと前記第２のアイランド間を橋渡
    しする２本の連絡リードと、 前記第１のアイランド、前記第２のアイランドの周辺に
    延在された複数のリードと、 前記第１のアイランドに固着された第１の親子半導体チ
    ップおよび前記第２のアイランドに固着された第２の半
    導体チップと、 前記第１の親子半導体チップおよび前記第２の半導体チ
    ップと前記リードを電気的に接続する第１の金属細線
    と、 前記第１のアイランド、前記第２のアイランドおよび前
    記橋絡リードとで囲まれた領域に設けられ、電気的に分
    離されたボンディング可能なブリッヂと、 前記半導体チップと前記ブリッヂとの間に設けられ、半
    導体チップ側の接続はボールボンディングで、前記ブリ
    ッヂ側の接続はステッチボンディングで実現される第２
    の金属細線とを有し、 前記第１のアイランドと前記第２のアイランドとを電気
    的に分離するため、前記２本の橋絡リードはそれぞれ分
    離されていることを特徴とした半導体装置。
  2. 【請求項２】 前記橋絡リードの分離は、切断により離
    間されて成る請求項１記載の半導体装置。
  3. 【請求項３】 前記ブリッヂは、接着テープにより固定
    され、この接着テープが設けられた領域に対応する橋絡
    リードに前記切断分離が設けられる請求項２記載の半導
    体装置。
  4. 【請求項４】 第１の半導体チップの固着領域を有する
    第１のアイランドおよびだい２の半導体チップの固着領
    域を有する第２のアイランドと、 前記第１のアイランドと前記第２のアイランド間を橋渡
    しする２本の連絡リードと、 前記第１のアイランド、前記第２のアイランドの周辺に
    延在された複数のリードと、 前記第１のアイランドに固着された第１の親子半導体チ
    ップおよび前記第２のアイランドに固着された前記第２
    の半導体チップと、 前記第１の親子半導体チップおよび前記第２の半導体チ
    ップと前記リードを電気的に接続する第１の金属細線
    と、 前記第１のアイランド、前記第２のアイランドおよび前
    記橋絡リードとで囲まれた領域に設けられ、電気的に分
    離されたボンディング可能なブリッヂと、 前記半導体チップと前記ブリッヂとの間に設けられ、半
    導体チップ側の接続はボールボンディングで、前記ブリ
    ッヂ側の接続はステッチボンディングで実現される第２
    の金属細線とを有し、 前記第１の親子半導体チップおよび前記第２の半導体チ
    ップは、絶縁性接着剤により固着されることを特徴とし
    た半導体装置。
  5. 【請求項５】 半導体チップの固着領域を有するアイラ
    ンドと、 前記アイランドを囲むように周辺に延在された外部に導
    出される第１のリードおよび外部に導出されない第２の
    リードと、 前記アイランドに固着された親子半導体チップと、 前記親子半導体チップと前記第１および第２のリードを
    電気的に接続する金属細線とを有し、 前記第２のリードは接着テープにより固定され、前記親
    子半導体チップは前記第２のリードを介して電気的に接
    続されることを特徴とした半導体装置。
  6. 【請求項６】 前記接着テープは、前記第２のリードお
    よびその近傍に位置する第１のリードと接着されること
    を特徴とした請求項５記載の半導体装置。
  7. 【請求項７】 前記接着テープは、前記親子半導体チッ
    プを囲むように全周に渡り形成されることを特徴とした
    請求項５記載の半導体装置。
  8. 【請求項８】 前記第２のリードに隣接する前記第１の
    リードは、リード幅が広く形成されることを特徴とした
    請求項５記載の半導体装置。
JP2000196426A 2000-06-29 2000-06-29 半導体装置 Expired - Fee Related JP3702152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000196426A JP3702152B2 (ja) 2000-06-29 2000-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196426A JP3702152B2 (ja) 2000-06-29 2000-06-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005172460A Division JP4275109B2 (ja) 2005-06-13 2005-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2002016210A true JP2002016210A (ja) 2002-01-18
JP3702152B2 JP3702152B2 (ja) 2005-10-05

Family

ID=18694924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196426A Expired - Fee Related JP3702152B2 (ja) 2000-06-29 2000-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3702152B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2007027579A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd 中継基板及び当該中継基板を備えた半導体装置
JP2007281509A (ja) * 2007-06-15 2007-10-25 Sanyo Electric Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2007027579A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd 中継基板及び当該中継基板を備えた半導体装置
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
JP2007281509A (ja) * 2007-06-15 2007-10-25 Sanyo Electric Co Ltd 半導体装置
JP4642047B2 (ja) * 2007-06-15 2011-03-02 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP3702152B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JPH08116016A (ja) リードフレーム及び半導体装置
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH0595015A (ja) 半導体装置
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
JPH0239866B2 (ja)
US20060284298A1 (en) Chip stack package having same length bonding leads
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP3497775B2 (ja) 半導体装置
JP3316450B2 (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10335366A (ja) 半導体装置
US7009304B2 (en) Resin-sealed semiconductor device
JP2539763B2 (ja) 半導体装置の実装方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
JPS62154769A (ja) 半導体装置
JP3349465B2 (ja) 半導体装置
JP4275109B2 (ja) 半導体装置
JP3203209B2 (ja) 半導体装置
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05291345A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees