DE19525388B4 - Elektronikbauteil mit anodisch gebondetem Leiterrahmen - Google Patents

Elektronikbauteil mit anodisch gebondetem Leiterrahmen Download PDF

Info

Publication number
DE19525388B4
DE19525388B4 DE19525388A DE19525388A DE19525388B4 DE 19525388 B4 DE19525388 B4 DE 19525388B4 DE 19525388 A DE19525388 A DE 19525388A DE 19525388 A DE19525388 A DE 19525388A DE 19525388 B4 DE19525388 B4 DE 19525388B4
Authority
DE
Germany
Prior art keywords
electrode
semiconductor chip
electrodes
insulating layer
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19525388A
Other languages
English (en)
Other versions
DE19525388A1 (de
Inventor
Yoshiharu Takahashi
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16035094A external-priority patent/JP3383081B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19549563A priority Critical patent/DE19549563B4/de
Priority to DE19549750A priority patent/DE19549750B4/de
Priority claimed from DE19549563A external-priority patent/DE19549563B4/de
Publication of DE19525388A1 publication Critical patent/DE19525388A1/de
Application granted granted Critical
Publication of DE19525388B4 publication Critical patent/DE19525388B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Elektronikbauteil mit
einem Halbleiterchip (1), der eine Oberfläche sowie auf der Oberfläche angeordnete Elektroden (2) aufweist,
einer Isolierschicht (2a), die lediglich bei Erwärmung Leitfähigkeit hat und auf einem Abschnitt der Oberfläche des Halbleiterchips angebracht ist, wobei die Oberflächen der Elektroden auf dem Halbleiterchip niedriger liegen als die Oberfläche der Isolierschicht,
einem auf den Oberflächen der Elektroden aufgebrachten leitenden Material (2A, 2C), wobei ein Teil des leitenden Materials aus der Oberfläche der Isolierschicht heraussteht, und
einem Leiterrahmen (3), der nach innen führende Leiter (4a) aufweist, die sich von dem Leiterrahmen aus erstrecken und anodisch an die Isolierschicht gebondet sind und deren Endabschnitte sich über die Elektroden (2) hinweg erstrecken, so dass die Leiter (4a) durch Druck elektrisch mit den Elektroden verbunden sind.

Description

  • Die Erfindung bezieht sich auf ein Elektronikbauteil, das unter Anwendung der anodischen Verbindung hergestellt ist, sowie auf ein Verfahren zum Herstellen des Elektronikbauteils. Insbesondere betrifft die Erfindung das Herstellen von elektrischem Kontakt zwischen einem herausführenden Leiter und einem Elektrodenbereich, wobei jeweils eine den Elektrodenbereich an der Oberfläche eines Halbleiterchip umgebende Isolierschicht und eine Leiterfläche des jeweiligen herausführenden Leiters miteinander anodisch verbunden bzw. gebondet werden, während gleichzeitig die Leiter durch Druck an die Elektrodenbereiche auf der Halbleiterchipoberfläche angeschlossen werden.
  • 14 ist eine perspektivische Darstellung eines Zustands, bei dem Elektroden 2, die an der Oberfläche eines Halbleiterchips 1 angebracht sind, nach einem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren über Golddrähte 5 mit Innenleitern 4 verbunden sind, die sich von nicht dargestellten Leiterrahmen 6 erstrecken, und 40 ist eine schematische Darstellung eines Zustands, bei dem gerade durch Ultraschall-Thermokompressionsbonden ein Ende des Golddrahtes 5 an die Elektrode 2 an dem Halbleiterchip 1 angeschlossen wird.
  • Gemäß 15 ist der Halbleiterchip durch ein Pressverbindungsmaterial 6 an einer Formungsgrundplatte 41 festgelegt. Das Pressverbindungsmaterial 6 und die Grundplatte 41 nehmen die durch eine Kapillare 7 hervorgerufene Druckkraft auf, durch die eine Kugel 51 an der Spitze des Golddrahtes 5 bei dem Anschluß an die Elektrode 2 durch das Ultraschall-Thermokompressionsbonden zu einer Kugelbondeform verändert wird, und stützen im weiteren den Halbleiterchip 1. Bei dem Ultraschall-Thermokompression-Drahtbondeverfah ren wird der durch die Kapillare 7 hindurchtretende Spitzenabschnitt des Golddrahtes durch eine Hochspannungsentladung zu der Kugel 51 geformt. Darauffolgend wird die Kugel 51 gegen die Elektrode 2 an dem Halbleiterchip 1 gepreßt und der Wärme und der Ultraschallvibration ausgesetzt, wodurch die Kugel gemäß der Darstellung bei 52 in 40 durch Ultraschall-Thermokompression mit der Elektrode 2 verbunden wird. Im weiteren wird die Kapillare 7 zu der Stelle eines Spitzenabschnittes des Innenleiters 4 bewegt, bevor sie zum Verbinden des Golddrahtes 5 mit dem Spitzenabschnitt des Innenleiters 4 gesenkt wird.
  • 16A, 16B und 17 stellen die Gestaltung eines Leiterrahmens bei einem Zustand dar, in dem die Elektroden 2 gemäß dem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren über die Golddrähte 5 mit den Spitzenabschnitten der Innenleiter 4 verbunden werden. Ein Rahmen 3 gemäß 16A ist einstückig mit 8 nicht dargestellten Grundplatten 41 und 36 nicht dargestellten Innenleitern 4 geformt. Die 16B ist eine vergrößerte Ansicht eines in 16A mit X bezeichneten Teilbereichs. Gemäß 41B hat der Rahmen 3 an dessen Innenseite 36 Innenleiter 4, in seinem mittigen Bereich die von dem Rahmen 3 über Aufhängeleiter 42 gehaltene Grundplatte und an seinem Umfangsbereich Außenleiter 44. Die 17 zeigt ausführlich die 36 Innenleiter 4, die Grundplatte 41 und die Aufhängeleiter 42. In dieser Figur stellt ein durch eine strichpunktierte Linie dargestelltes Rechteck den Bereich dar, der mit einem Gießharz vergossen wird. 18 ist eine Schnittansicht einer Halbleitervorrichtung, die derart angefertigt ist, daß die Elektrode 2 nach dem vorangehend beschriebenen Ultraschall-Thermokompression-Drahtbondeverfahren über den Golddraht 5 mit dem Innenleiter 4 verbunden ist, bevor der Rahmen 3 mit einem Gießharz 8 vergossen wird. In dieser Figur ist mit 53 ein durch das Ultraschall-Thermokompressionsbonden hergestellter Kontaktbereich zwischen dem Innenleiter 4 und dem Golddraht 5 bezeichnet. 19 ist eine vergrößerte Darstellung eines durch Druck erzeugten Verbindungsbereichs zwischen einer nicht dargestellten Elektrod an dem Halbleiterchip 1 und dem Innenleiter 4 und 20 ist eine Darstellung der Verformung der Kugel 51 bei deren Anschließen an die Elektrode 2 auf der Oberfläche des Halbleiterchips 1 durch Ultraschall-Thermokompressionsbonden. Wenn gemäß diesen Darstellungen die Elektrode 2 eine Aluminiumelektrode ist, bestehen zum Zeitpunkt des Abschlusses des Ultraschall-Thermokompressionsbondens der Golddraht 5 und ein aus der Kugel geformter Teil 52 aus dem Golddrahtmaterial, während mit der Aluminiumelektrode eine Legierungsschicht aus Gold und Aluminium als Druckbondeschicht 54 gebildet ist. Mit 2i ist ein nachfolgend als Isolierfilm bezeichneter, elektrisch isolierender Passivierungsfilm bezeichnet, der auf den Halbleiterchip 1 an einem Bereich außerhalb der Elektrode 2 aufgebracht ist.
  • 21 stellt einen Zustand dar, bei dem der aus der Kugel geformte Teil 52 des Golddrahtes 5 durch die Kapillare 7 zur vollständigen Verbindung gegen die Elektrode 2 gepreßt ist. 22 stellt einen Zustand dar, bei dem der andere Endabschnitt des Golddrahtes 5 durch die Kapillare 7 in Heftverbindung zu dem Innenleiter 4 gebracht ist und ein verformter Teil 53 des Drahtes gegen den Spitzenabschnitt des Innenleiters 4 gepreßt ist. Wenn der verformte Teil 53 nach 22 an den Innenleiter 4 angeheftet wird, wird abhängig von dem Material des Leiterrahmens dann, wenn dieser ein Eisenrahmen ist, eine Silberplattierung aufgebracht und es entsteht dann an der Heftung eine Legierungsschicht aus Gold und Silber. Aus diesem Grund entsteht mit dem Gold die Legierungsschicht 54 gemäß der Darstellung in 20. In 22 ist die Legierungsschicht 54 weggelassen.
  • 23A bis 23E sind Darstellungen für das Beschreiben von Prozessen, die ausgeführt werden, wenn gemäß dem herkömmlichen Ultraschall-Thermokompression-Drahtbondeverfahren der Innenleiter 4 über den Golddraht 5 mit einer Elektrode an dem Halbleiterchip 1 verbunden wird. Gemäß 23A wird aus einem Heizblock 9 durch Wärmeleitung die Wärme durch die Grundplatte 41 hindurch zu dem Chip 1 übertragen. Die aus der Spitze der Kapillare 7 herausgeführte Spitze des Golddrahtes 5 wird mittels eines Hochspannungsstroms-Brenners 10 zu einer Kugel geformt. Die 23B zeigt einen Zustand, bei dem die Kapillare 7 zu der nicht dargestellten Elektrode 2 abgesenkt ist, so daß die geformte Kugel 51 unter Ultraschallvibration und Andruckkraft in Preßverbindung zu der Elektrode gebracht wird. Die 23C zeigt einen Zustand, bei dem die Kapillare 7, durch die hindurch der Golddraht 5 geführt ist, zu dem Innenleiter 4 hin bewegt wird, um nach dem beendeten Ultraschall-Thermokompressionsbonden der Kugel 51 gemäß 20 das andere Ende des Golddrahtes 5 mit dem Innenleiter 4 zu verbinden. Die 23D zeigt einen Zustand, bei dem das andere Ende des Golddrahtes 5 an den Innenleiter 4 angeheftet ist, und die 23E zeigt einen Zustand, bei dem das andere Ende des Golddrahtes 5 durch Heftverbindung bei dem in 22 dargestellten Zustand auf den Innenleiter 4 aufgepreßt wurde, bevor der Golddraht 5 durch eine Klammer 11 der Kapillare 7 festgehalten und zum Abtrennen an dem Heftverbindungsabschnitt angehoben wird.
  • 24 ist eine Draufsicht auf den Halbleiterchip 1, der derart gestaltet ist, daß durch das Ultraschall-Thermokompressionsbonden die Elektrode 2 und der Innenleiter 4 über den Golddraht 5 miteinander verbunden werden, und 25 zeigt 19 Elektroden 2 an dem Halbleiterchip 1, wobei mit 2i der Isolierfilm bezeichnet ist, der auf den Bereich außer halb der Elektroden 2 auf den Halbleiterchip 1 aufgebracht ist. Gemäß 26 hat die Elektrode 2 Abmessungen C × E und der Isolierfilm 2i hat über die Maße der Elektrode 2 hinausgehene Abmessungen B × D, so daß daher die Grenze zwischen der Elektrode 2 und dem Isolierfilm 2i derart in Erscheinung tritt, daß die Elektrode 2 gemäß der Darstellung in 26 freiliegt. Die Querschnittsstruktur des Halbleiterchips 1 ist derart, daß gemäß 20 der Isolierfilm 2i den Umfangsbereich der Elektrode 2 überlappt. Zum Verstärken der elektrischen und mechanischen Verbindung mit dem Golddraht 5 sollte gemäß 26 die Fläche der Elektrode 2 größer als die Umfangsfläche des aus der Kugel geformten Teils 52 sein, wenn die Kugel 51 durch Ultraschall-Thermokompressionbonden angeschlossen ist.
  • In Abhängigkeit von der Genauigkeit des Drahtbondegerätes sollte der Abstand A zwischen den Elektroden 2 gemäß 26 unter Berücksichtigung der Umfangsabmessungen des aus der Kugel geformten Teils 52 und dergleichen bestimmt werden. Allgemein sollte für das Ultraschall-Thermokompressionsbonden die Breite der mit dem Draht zu verbindenen Elektrode 2 größer als die Breite von Schaltungsleiterbahnen 21 nach 26 sein. Ferner muß im Falle des herkömmlichen Drahtbondeverfahrens im Hinblick auf die Genauigkeit und die Funktion der Drahtverbindung die Halbleitervorrichtung aufgrund von Abmessungen I, J, K und L gemäß 27 ausgelegt sein.
  • 28 ist eine Ansicht eines Schnittes entlang einer Achse, in welcher der in 27 Draufsicht dargestellte Golddraht 5 zwischen die Elektrode 2 und den Innenleiter 4 gelegt ist. Durch Prüfen der Abmessung I kann ermittelt werden, ob die Abmessung des Golddrahtes 5 in Bezug auf den Eckabschnitt des Halbleiterchips 1 ausreichend ist oder nicht. Der Abschnitt zwischen der Ecke der Grundplatte 41 und dem Golddraht 5 kann aus der Abmessung J und der Beziehung zwischen der Grundplatte 41 und der Innenleiter 4 ermittelt werden. Außerdem kann aus der Abmessung K ermittelt werden, ob in dem Abschnitt einer Heftverbindung 53 die Dimensionierung ausreichend ist oder nicht.
  • 29A ist eine perspektivische Ansicht, die die innere Struktur einer fertiggestellten Halbleitervorrichtung bzw. integrierten Schaltung zeigt, in der jeweils der Innenleiter 4 gemäß dem Ultraschall-Thermokompressions-Drahtbondeverfahren über den Golddraht 5 mit der Elektrode 2 verbunden ist, die an dem mittigen Bereich des Chips 1 angeordnet ist. 29B ist eine Darstellung eines Schnittes entlang einer Linie Y-Y in 29A. 30A ist eine Schnittansicht einer herkömmlichen TAB-Einheit für automatisches Filmbonden. In der Figur ist mit 21 ein Elektrodenhügel bezeichnet, der im voraus durch Thermokompressionsbonden an einem nachfolgend als Elektrodenleiter-bezeichneten Trägerband-Elektrodenleiter 4a ausgebildet ist. 30B ist eine vergrößerte Darstellung, die den Kontaktbereich der Elektrode mit dem Elektrodenhügel 21 zeigt. Bei dem automatischen Filmbondesystem bzw. TAB-System wird die Verbindung. zwischen der Elektrode an dem Halbleiterchip 1 und dem Elektrodenleiter 4a über den Elektrodenhügel 21 hergestellt, so daß daher die elektrische Verbindung zwischen der Elektrode und dem Elektrodenleiter 4a hergestellt wird.
  • 31 ist eine Darstellung zum Beschreiben eines in der japanischen Patentveröffentlichung Nr. 53-28747 offenbarten Beispiels für ein Verfahren einer anodischen Verbindung eines Silizium-Halbleitermaterials mit einem elektrisch isolierenden Material. Gemäß 31 wird ein Halbleitermaterial 1a auf einen Widerstandsheizstreifen 67 aufgelegt, der aus einer Stromquelle A gespeist und erwärmt wird. Auf die Oberfläche des Halbleitermaterials 1a wird ein Glasfilm 1b beispielsweise aus Borsilikatglas aus Borsäure und Kieselsäure aufgebracht, der eine Isolierschicht bildet, welche bei Erwärmung etwas elektrische Leitfähigkeit zeigt. Mit 68 ist ein elektrisch isolierendes Material bezeichnet, welches auf das Halbleitermaterial 1a aufgeschichtet und mit diesem unter Zwischensetzung der Isolierschicht 1b verbunden wird, und mit 65 ist ein Andruckteil für das leichte Andrücken des elektrisch isolierenden Materials 68 gegen das Halbleitermaterial 1a bezeichnet. Ferner ist ein positiver Anschluß 63 einer Gleichstromquelle 60 mit dem Heizwiderstandsstreifen 67 verbunden, um das Fließen eines positiven Stroms von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 zu bewirken, während der negative Anschluß der Gleichstromquelle mit dem Andruckteil 65 verbunden ist.
  • Als nächstes wird das anodische Verbindungsverfahren beschrieben. Das Halbleitermaterial 1a wird durch den Widerstandsheizstreifen 67 in einem ungefähr 400 bis 700° in Abhängigkeit von dem Isolierschichtmaterial betragenden Ausmaß derart erwärmt, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit hat. Als Ergebnis fließt von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 über ungefähr eine Minute ein schwacher positiver Strom mit beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 eine anodisch gewachsene Oxidverbindung hervorgerufen wird, so daß auf diese Weise die anodische Verbindung zwischen dem Halbleitermaterial 1a und den elektrisch isolierenden Material 68 hergestellt wird.
  • Das elektrisch isolierende Material 68 wird dabei weder durch die Heiztemperatur noch durch den zugeführten Strom geschmolzen. Die Erwärmung dient lediglich zum Erzielen der Leitfähigkeit der Isolierschicht 1b. Die Verbindung zwischen dem Halbleitermaterial 1a und dem elektrisch isolierenden Material 68 kann nur durch den von dem Halbleitermaterial 1a zu dem elektrisch isolierenden Material 68 fließenden positiven Strom erzielt werden.
  • 32 ist eine Darstellung zur Beschreibung eines Beispiels für ein Verfahren zur anodischen Verbindung zweier Halbleitermaterialien 1c und 1d aus Silizium mit einem elektrisch isolierenden Material 68, wie es in der japanischen Patentveröffentlichung Nr. 53-28747 beschrieben ist. Bei diesem Verfahren werden die beiden Halbleitermaterialien 1c und 1d, deren Funktionsflächen an der Isolierschicht 1b liegen, auf das elektrisch isolierende Material 68 aufgelegt, welches seinerseits an dem Widerstandsheizstreifen 67 angebracht wird. Die Halbleitermaterialien 1c und 1d werden jeweils mit Gleichstromquellen 61 und 62 verbunden, die das Fließen positiver Ströme verursachen, wobei die positiven Anschlüsse der Gleichstromquellen 61 und 62 jeweils mit dem entsprechenden Halbleitermaterial 1c bzw. 1d verbunden sind, während die negativen Anschlüsse gemeinsam mit dem Widerstandsheizstreifen 67 verbunden sind.
  • Bei dem anodischen Verbindungsverfahren erwärmt der Widerstandsheizstreifen 67 die Halbleitermaterialien 1c und 1d durch das elektrisch isolierende Material 68 hindurch derart, daß die Isolierschicht 1b eine geringe elektrische Leitfähigkeit erhält. Daraufhin fließt über ungefähr eine Minute von den Halbleitermaterialien 1c und 1d zu dem elektrisch isolierenden Material 68 ein schwacher positiver Strom von beispielsweise einigen μA/mm2, wodurch an der Grenze zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 68 eine anodisch gezüchtete Oxidverbindung auftritt, so daß auf diese Weise die anodische Verbindung zwischen den Halbleitermaterialien 1c und 1d und dem elektrisch isolierenden Material 6 8 herbeigeführt wird.
  • Hinsichtlich allgemeiner Anwendungsbeispiele für das in anderen Veröffentlichungen beschriebene anodische Elektrodenverbindungsverfahren ist in den ungeprüften japanischen Offenlegungsschriften JP 3-50141 A und JP 4-164841 A ein Verfahren offenbart, bei dem eine Siliziumoberfläche, welche die Rückfläche eines Siliziumplättchens ist, als elektrisch leitende Fläche benutzt wird, die ihrerseits mit der Oberfläche eines Glasplättchens verbunden wird. In der japanischen Patentveröffentlichung Nr. 53-28747 sind als Beispiele für Halbleiter die Verbindung zwischen Silizium und Quarz, die Verbindung zwischen Silizium und Borsilikatglas, das aus Borsäure und Kieselsäure besteht und das ein hitzebeständiges Glas mit geringem Ausdehnungskoeffizienten ist, der Kontakt zwischen einem Germaniumhalbleiter und Borsilikatglas und der Kontakt zwischen Silizium und Saphir beschrieben.
  • Ferner ist als besonderes Anwendungsbeispiel in der ungeprüften japanischen Offenlegungsschrift JP 63-117233 A in Verfahren zur anodischen Verbindung eines Siliziumplättchens mit einem Siliziumträgerplättchen in einem kapazitiven Drucksensor beschrieben. Da in der japanischen Patentveröffentlichung Nr. 53-28747 und in anderen das Prinzip des anodischen Verbindungsverfahrens beschrieben ist, wird dieses Prinzip nicht ausführlich erläutert.
  • 33 ist eine Draufsicht auf ein herkömmliches laminier tes mehrschichtiges Isoliersubstrat und 34 ist eine perspektivische Schnittansicht, welche die Längsstruktur des Substrats nach 33 zeigt. In 33 sind mit 70 ein laminiertes mehrschichtiges Isoliersubstrat, mit 71 eine Isolierplatte und mit 76 ein Leitermuster auf der Isolierplatte 71 bezeichnet. Ferner sind in 34 mit 71 bis 75 fünf übereinander geschichtete Isolierplatten und mit 76 bis 81 schwarz dargestellte Teile bezeichnet, welche jeweils Leitermuster an den Isolierplatten 71 bis 75 darstellen. Zum Bilden des laminierten mehrschichtigen Isoliersubstrats 70 durch das Übereinanderschichten der Isolierplatten 71 bis 75 werden in Durchgangsöffnungen, die in den Isolierplatten 71 bis 75 ausgebildet sind, Leiterdrähte eingeführt und elektrisch mit den Leitermustern an den übereinander geschichteten Isolierplatten 71 bis 74 verbunden.
  • Vorstehend wurden als bekannte Anschlußverfahren nach dem Stand der Technik aufeinanderfolgend das Drahtbondeverfahren, das Hügel- bzw. Schwellenanschlußverfahren durch automatisches Filmbonden und das anodische Verbindungsverfahren beschrieben, wobei das anodische Verbindungsverfahren als Verfahren zum Beschichten der Chipoberfläche mit einem Isolierfilm sowie zum Verbinden eines einen Dehnungsmeßsteifen bildenden Siliziums mit einer Unterlage bekannt ist, die zur Spannungsrelaxation in einem Drucksensor eingesetzt wird.
  • Bei der herkömmlichen anodischen Verbindung, die allgemein in praktischen Einsatz gekommen ist, hat das mit einer isolierenden Glasplatte zu verbindende Silizium selbst eine gewisse Steifigkeit und für die Verbindung wird eine isolierende Glasplatte verwendet, die gleichfalls eine Steifigkeit wie das Silizium hat.
  • Gemäß der vorstehenden Beschreibung umfaßt der Drahtbondevorgang 1) das Formen der Kugel, 2) das Erwärmen, das Aufbringen von Druckkraft und das Zuführen von Ultraschallschwingungen bei dem Ultraschall-Thermokompressionsbonden, 3) das Bewegen der Kapillare, 4) das Ultraschall-Thermokompressionsbonden für den Nahtbereich und 5) das Ausführen der fünf Prozesse für das Abtrennen des Golddrahtes selbst für eine einzigen Innenleiter. Auch bei der Hügel- bzw. Schwellenverbindung durch automatisches Filmbonden ist es erforderlich, 1) das Thermokompressionsbonden und 2) den Bewegungsprozeß in der Anzahl der Elektrodenverbindungen wiederholt auszuführen. Ein gemeinsames Bonden wird in der Praxis noch nicht angewandt. Bei diesen Verbindungsverfahren werden die Elektrode und die daran anzuschließende Elektrode, nämlich ein metallischer Leiter und ein metallischer Leiter miteinander durch Ultraschall-Thermokompressionsbonden oder Thermokompressionsbonden verbunden. Aus diesem Grund hängt die mechanische Festigkeit der miteinander elektrisch zu verbindenen Anschlußteile, beispielsweise die Scherfestigkeit von dem Zustand der Anschlußteile ab.
  • Außerdem werden die durch Ultraschall-Thermokompressionsbonden oder durch Thermokompressionbonden verbundenen Teile infolge der Metallkontakt-Reibungserwärmung und der impulsförmig aufgebrachten Belastung hinsichtlich der organischen Anordnung aufgebrochen und wieder zusammengefügt, so daß auf diese Weise eine Legierungsschicht entsteht. Demzufolge kann die Festigkeit nur dann sichergestellt werden, wenn die Anschlußfläche groß ist. Wenn beispielsweise der Durchmesser des Golddrahtes 25 μm beträgt, wird der Durchmesser der Kontaktfläche des Verbindungsteiles auf 100 μm angesetzt. Das heißt, der Durchmesser wird zum vierfachen Durchmesser und die Fläche wird zur sechzehnfachen Fläche.
  • Bei den herkömmlichen Kontaktierverfahren für die Elektrode und den Innenleiter entstehen die folgenden Probleme:
    • a) Im Falle des herkömmlichen Verfahrens, bei dem die Verbindung zwischen der Elektrode und dem Innenleiter über den Golddraht mit außerordentlich geringer Steifigkeit hergestellt wird, ist es erforderlich, den beiden elektrisch anzuschließenden Endabschnitten des Golddrahtes eine mechanische Festigkeit zu geben, so daß aus diesem Grund die Abmessungen des angeschlossenen Teils die für die elektrische Verbindung benötigten Werte übersteigen. Folglich muß entgegen der Erfordernis, den Dichtegrad der integrierten Schaltungen zu erhöhen, die Abmessung der Elektrode an dem Chip groß angesetzt werden. Dies steht der Miniaturisierung der Chips der integrierten Schaltungen entgegen.
    • b) Im Falle des Verfahrens nach dem Stand der Technik, bei dem die Verbindung zwischen dem Innenleiter und der Elektrode über ein Element wie den Golddraht mit außerordentlich geringer Steifigkeit hergestellt wird, ist es erforderlich, den Halbleiterchip und den Innenleiter einzugießen, um sowohl die elektrisch anzuschließenden Endabschnitte des Golddrahtes als auch den Golddraht selbst gegen externe Belastungen zu schützen oder den Halbleiterchip selbst gegen die Umgebungseinflüsse zu schützen. Folglich werden die äußeren Abmessungen der Halbleitervorrichtung unvermeidbar bis zu einem bestimmten Wert vergrößert.
    • c) Wegen der in der letzten Zeit hohen Integration der integrierten Schaltungen besteht die Tendenz zu einer Erhöhung der Anzahl der Elektroden für das Abführen von Signalen nach außen. Bei dem herkömmlichen Drahtbondeverfahren oder dem Verfahren zum Verbinden durch automatisches Filmbonden (TAB) müssen jedoch zum Sicherstellen eines gewissen Grades an mechanischer Verbindungsfestigkeit die Dimensionen der Elektrode bis zu vorbestimmten Dimensionen vergrößert werden, wodurch folglich die Dimensionen des ganzen Chips von der Anzahl der Elektroden abhängig sind, was wiederum der Miniaturisierung der Chips integrierter Schaltungen entgegensteht.
    • d) Falls die Anzahl der durch Heranführen der Innenleiter aus dem Vergußbereich heraus gebildeten Anschlußstifte größer als 100 ist, treten selbst bei geänderter Anschlußgenauigkeit wegen des Drahtbondeverfahrens, bei dem der Verbindungsvorgang für jede der Elektroden ausgeführt wird, Schwierigkeiten hinsichtlich der Prüfung auf, ob der Kontakt mit den Elektroden richtig ist oder nicht.
    • e) Da es schwierig ist, den genauen Wert der mechanischen Festigkeit der an dem Verbindungsbereich durch das Ultraschall-Thermokompressionbonden oder das Thermokompressionsbonden gebildeten Legierungsschicht zu ermitteln, ist es erforderlich, den Verbindungsbereich mit einem hohen Sicherheitsfaktor auszulegen. Aus diesem Grund ist unter Berücksichtigung von Vibrationen während des Zusammenbauprozesses, des Leergewichtes und anderer externer Kräfte eine ausreichen überschüssige Bemessung erforderlich, so daß daher eine Einschränkung hinsichtlich der Bemessung auftritt.
    • f) Bei dem herkömmlichen Elektrodenanschlußverfahren muß der Anschlußvorgang wiederholt in einer Anzahl ausgeführt werden, die der Anzahl n der Elektroden oder der doppelten Anzahl der Elektroden, nämlich 2n entspricht. Sobald daher die Anzahl der Stifte der Halbleitervorrichtung größer wird, wird die für das Herstellen der Verbindungen benötigte Zeit länger.
  • Die Druckschrift DE 43 11 762 A1 beschreibt ein Verfahren zur Verbindung elektrischer Kontaktstellen mindestens eines Substrats mit entsprechenden Kontaktstellen eines weiteren Substrats, bei dem die Substrate durch anodisches Bonden miteinander verbunden werden.
  • Die Druckschrift JP 4-299 541 A beschreibt ein Verfahren zur Durchführung eines Mikroplättchen- (Die-) Bondens, wobei anodisches Bonden angewendet wird.
  • Die Druckschrift JP 2-210 843 A beschreibt und zeigt eine Halbleitervorrichtung, bei der ein spezieller Aufbau zur Verringerung von thermischen Spannungen angewandt wird, die in einem gebondeten Teil der Halbleitervorrichtung auftreten können. Dabei werden Glasschichten auf eine Seite eines Metallrahmens gebondet, und darauf wird ein Silizium-Chip angebracht und mit Harz abgedichtet. Die Glasschichten dienen als Isoliermaterial, so dass eine Ablösung des gebondeten Teils verhindert wird.
  • Die Druckschrift JP 5-335474 A offenbart eine weitere Halbleitervorrichtung, die mit Harz abgedichtet ist. Dabei sind ein Halbleiterelement mit einer Vielzahl von vorspringenden Elektroden, eine Vielzahl von Isoliermaterialien, die am Rand des Halbleiterelements angeordnet sind, und nach außen führende Verbindungsleiter vorgesehen, die auf den Isoliermaterialien vorgesehen sind und direkt mit den vorspringenden Elektroden verbunden sind.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Elektronikbauteil anzugeben, wodurch es ermöglicht wird, eine elektrische Verbindung zwischen einem Innenleiter und einer Elektrode herzustellen, wobei gemäß dem anodischen Verbindungsverfahren zwischen dem Innenleiter und einem Isolierfilm um die Elektrode herum eine starke mechaische Verbindung gebildet ist und die Innenleiter gemeinsam an die jeweiligen Elektroden gebondet sind.
  • Erfindungsgemäß wird diese Aufgabe wird durch ein Elektronikbauteil gelöst, wie es in Patentanspruch 1 oder alternative in Patentanspruch 2 oder Patentanspruch 3 angegeben ist.
  • Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Nachstehend ist der Zeichnungssatz kurz beschrieben.
  • 1 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung gemäß einem Beispiel, das nicht Teil der Erfindung ist.
  • 2 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Verfahrens zur anodischen Verbindung gemäß einem weiteren Beispiel, das nicht Teil der Erfindung ist.
  • 3 ist eine Draufsicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbindung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 4 ist eine Schnittansicht, die einen Zustand zeigt, bei dem entsprechend dem Verfahren zur anodischen Verbin dung gemäß diesem Beispiel Elektroden eines Halbleiterchips mit Innenleitern eines Leiterrahmens verbunden sind.
  • 5 ist eine Schnittansicht eines Halbleiterchips zur Erläuterung einer Verteilung einer Belastung, die an der anodischen Verbindung von einem Innenleiter an der Oberfläche eines Halbleiterchips aufgebracht wird.
  • 6A und 6B sind Schnittansichten von Halbleiterchips und zeigen die Gestaltung einer an dem Halbleiterchip ausgebildeten Elektrode.
  • 7A und 7B sind Schnittansichten von Halbleiterchips und zeigen die Form des Einschlusses eines zwischen einen Innenleiter und einer Elektrode gesetzten leitfähigen Materials sowie die Form nach einer Verformung desselben.
  • 8 ist eine Draufsicht auf einen Halbleiterchip für eine ausführliche Beschreibung eines Verbindungszustandes zwischen einem Innenleiter und einer Elektrode.
  • 9 ist eine Ansicht in einer Schnittebene entlang einer Linie A-A in 8.
  • 10 ist eine Ansicht einer Schnittebene entlang einer Linie B-B in 8.
  • 11 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen anodischen Verbindungszustand von Innenleitern an dem Halbleiterchip.
  • 12 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip,
  • 13 ist eine vergrößerte Teilansicht eines Halbleiterchips für eine ausführliche Beschreibung eines Elektrodenanschlußteils nach 11.
  • 14 ist eine perspektivische Ansicht eines Halbleiterchips zur Erläuterung eines herkömmlichen Drahtbondeverfahrens.
  • 15 ist eine Schnittansicht eines Halbleiterchips zur Beschreibung eines Drahtbondens mit einem Golddraht.
  • 16A, 16B und sind jeweils eine Draufsicht auf einen herkömmlichen Leiterrahmen bzw. eine vergrößerte Draufsicht auf einen Teil desselben.
  • 17 eine vergrößerte Draufsicht auf einen Innenleiterabschnitt eines herkömmlichen Leiterrahmens.
  • 18 eine Schnittansicht, die einen Teilbereich einer nach dem Drahtbondeverfahren hergestellten Halbleitervorrichtung zeigt.
  • 19 ist eine vergrößerte Schnittansicht eines Drahtbonde-Teilbereichs nach 18.
  • 20 ist eine Schnittansicht für die Beschreibung des Zustands der Verbindung einer Golddrahtkugel mit einer Elektrode.
  • 21 ist eine Schnittansicht für die Beschreibung eines Zustands des Drahtbondeanschlusses eines Golddrahtes.
  • 22 ist eine Schnittansicht zum Beschreiben eines Heftbondezustandes eines Golddrahtes.
  • 23A bis 23E sind Schnittansichten einer Halbleitervorrichtung zur Beschreibung von Drahtbondeprozessen.
  • 24 ist eine Draufsicht auf einen Halbleiterchip und zeigt einen Verbindungszustand zwischen einem Innenleiter und einer Elektrode gemäß dem Drahtbondeverfahren.
  • 25 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung von Elektroden an dem Halbleiterchip.
  • 26 ist eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung und die Dimensionierung von Elektroden an dem Halbleiterchip.
  • 27 ist eine Draufsicht, die Abmessungen zwischen einer Elektrode, einem Golddraht und einem Innenleiter zeigt.
  • 28 ist eine Seitenschnittansicht und zeigt einen Golddraht-Teilbereich nach 52.
  • 29A und 29B sind eine perspektivische Ansicht bzw. eine Schnittansicht einer durch Anwendung des Drahtbondeverfahrens hergestellten Halbleitervorrichtung.
  • 30A und 30B sind eine Schnittansicht einer gemäß dem automatischen Filmbondeverfahren hergestellten Halbleitervorrichtung bzw. eine vergrößerte Schnittansicht eines Verbindungsteilbereichs.
  • 31 ist eine Darstellung für die Beschreibung eines anodischen Verbindungsverfahrens.
  • 32 ist eine Darstellung für die Beschreibung eines anderen anodischen Verbindungsverfahrens.
  • 33 ist eine Draufsicht auf ein herkömmliches Leitersubstrat, das für ein laminiertes mehrschichtiges Substrat verwendet wird.
  • 34 ist eine Schnittansicht eines herkömmlichen laminierten mehrschichtigen Substrats.
  • Nachstehend wird ein erstes Beispiel beschrieben, das nicht Teil der Erfindung ist. Die 1 ist eine Schnittseitenansicht einer Vorrichtung zur anodischen Verbindung und eines Halbleiterchips zum Beschreiben eines Verfahrens für das anodische Verbinden eines Innenleiters mit einer jeweiligen Elektrode des Halbleiterchips, wobei die den Teilen in 56 entsprechende Teile mit den gleichen Bezugszeichen bezeichnet sind. In der Figur ist mit 1 ein Halbleiterchip bezeichnet und mit 2a ist eine Isolierschicht aus einem Glasmaterial bezeichnet, die auf eine Oberfläche des Halbleiterchips 1 außer an Elektrodenbereichen durch ein Aufsprühverfahren aufgebracht ist und die bei Erwärmung Leitfähigkeit zeigt. Als Glasmaterial wird vorzugsweise ein im allgemeinen für Glaskolben verwendetes Borsilikatglas aus Borsäure und Kieselsäure verwendet. Ein Grund hierfür besteht darin, daß sich dieses Glasmaterial kaum von einem an dem Halbleiterchip 1 gebildeten elektrisch isolierenden Film aus Siliziumoxid selbst bei Abkühlung des Isolierfilms löst, da der lineare Ausdehnungskoeffizient von Borsilikatglas im wesentlichen gleich dem linearen Ausdehnungskoeffizienten des Isolierfilms aus Siliziumoxid ist. Mit 3 ist ein Leiterrahmen bezeichnet, der die in 17 dargestellte Form hat. Bei diesem Ausführungsbeispiel werden eine Formguß-Grundplatte 41 und Aufhängungsleiter 42, die für die Montage des Halbleiterchips benötigt wurden, wegen der direkten anodischen Verbindung von Innenleitern 4 mit dem Halbleiterchip 1 unnötig. Der Halbleiterchip 1 nach 1 wird an dem mittigen Bereich der Fläche angeordnet, in der herkömmlicherweise die Grundplatte 41 vorgesehen ist. Außerdem ist gemäß der Darstellung in 3 ein jeder Innenleiter 4 bis über eine jeweilige Elektrode an dem Halbleiterchip 1 hinausgehend verlängert.
  • Ferner sind in 3 die Stellen der Endabschnitte der herkömmlichen Innenleiter 4 jeweils durch eine strichpunktierte Linie dargestellt und bei diesem Ausführungsbeispiel sind Innenleiter 4a ein Teil, das sich von der Stelle der strichpunktierten Linie weg erstreckt. Der Endabschnitt eines jeden Innenleiters 4a erstreckt sich über eine Elektrode 2 hinaus, die an der oberen Fläche des Halbleiterchips 1 gebildet ist. Der in 3 schwarz dargestellte Endabschnitt eines jeden Innenleiters 4a wird anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, wobei die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um die elektrische Verbindung zwischen diesen herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden wird, wird die Anschlußfläche des Innenleiters 4a gegen die aus der Isolier schicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt wird.
  • Wenn bei der vorstehend beschriebenen Anordnung aus einer Stromquelle A über Stromleiter 66a und 66b ein Strom in eine Widerstandsheizplatte 67 fließt, wird durch diese Wärme erzeugt, um über den Leiterrahmen 3 die Isolierschicht 2a auf ungefähr 400°C ± 50°C zu erwärmen, wodurch die Isolierschicht 2a leitfähig wird. Wenn aus einer Gleichstromquelle 60 zwischen den Leiterrahmen 3 und eine leitfähige Einspannvorrichtung 68a eine Gleichspannung angelegt wird, fließt positiver Strom über den Leitrahmen 3 in die Isolierschicht 2a. Dadurch entstehend an einer durch eine fette Linie unterhalb der Isolierschicht 2a dargestellten Grenzfläche 2a1 zwischen der Isolierschicht 2a und dem Leiterrahmen 3 eine elektrostatische Anziehungskraft und eine elektrochemische Bindekraft, so daß die Innenleiter an den Endabschnitten des Leiterrahmens 3 anodisch mit der Oberfläche des Halbleiterchips verbunden werden.
  • Für die elektrische Verbindung zwischen den Innenleitern 4a und den Elektroden an dem Halbleiterchip 1 wird gemäß der Darstellung in 3 der in schwarz dargestellte jeweilige Endabschnitt des Innenleiters 4a anodisch mit der Isolierschicht 2a an dem Halbleiterchip 1 verbunden, während die Rückfläche des Innenleiters 4a gegen die Elektrode 2 gepreßt wird, um zwischen diesen die elektrische Verbindung herzustellen. Das heißt, wenn der Innenleiter 4a mit der Isolierschicht 2a verbunden ist, ist die Anschlußfläche des Innenleiters 4a gegen die aus der Isolierschicht 2a um einige μm vorstehende Oberfläche der Elektrode 2 gepreßt, wodurch die elektrische Verbindung hergestellt ist.
  • Die 2 ist eine Darstellung zum Beschreiben eines Verfahrens zum gleichzeitigen anodischen Verbinden eines Leiterrahmens 3 mit einer Vielzahl von Halbleiterchips 1. In 2 ist mit 61 eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem Halbleiterchip 1c fließt, und mit 62 ist eine Gleichstromquelle bezeichnet, die bewirkt, daß über den Leiterrahmen 3 positiver Strom in die Isolierschicht 2a an einem anderen Halbleiterchip 1d fließt. Gemäß 2 werden die beiden Halbleiterchips 1c und 1d auf den Leiterrahmen 3 aufgelegt und mit diesem gleichzeitig anodisch verbunden, wobei mittels der beiden Gleichstromquellen 61 und 62 positive Ströme zwischen den Halbleiterchips 1c und 1d und dem Leiterrahmen 3 erzeugt werden. Wenn in diesem Fall die Halbleiterchips 1c und 1d durch irgendeine Vorrichtung auf genaue Weise in Bezug auf den Leiterrahmen 3 eingestellt werden, erübrigt sich die Einstell-Einspannvorrichtung 68a nach 1, die als Andruckvorrichtung, Ausrichtevorrichtung und gemeinsames Leiterteil verwendet wird. Mit diesem Verfahren ist es möglich, mit positivem Strom bei einem Zustand zu beaufschlagen, bei dem die Seite der Isolierschicht 2a als Katode wirkt und der einen metallischen Leiter darstellende Leiterrahmen 3 als Anode wirkt. Außerdem ist es auch zweckdienlich, aus Gleichstromquellen ein positives Potential derart anzulegen, daß mindestens eine nicht dargestellte Spannvorrichtung bzw. Unterdruck-Ansaugvorrichtung für das Ansaugen des Leiterrahmens 3 die Anode bildet. In diesem Fall kann eine einzige Gleichstromquelle verwendet werden.
  • Die 4 ist eine Schnittansicht eines Halbleiterchips 1 und zeigt einen anodisch zu verbindenden Bereich, wobei der mittige Teil des Innenleiters 4a mit einer Breite W3 in Längsrichtung abgeschnitten ist. In 4 ist mit 2 eine rechteckig quaderförmige Elektrode mit einer Seitenlänge W2 und einer Höhe h dargestellt. Um diese Elektrode 2 herum ist eine quadratische Öffnung mit einer Seitenlänge W2n gebildet. Die Isolierschicht 2a ist auf den Halbleiterchip 1 auf den Bereich außerhalb dieser Öffnung aufgebracht. Demzufolge entsteht zwischen der Elektrode 2 und der Isolierschicht 2a ein Spalt mit der Breite W2n – W2. Eine mit der Höhe h bezeichnete strichpunktierte Linie stellt die vertikale Abmessung der Elektrode 2 vor dem Pressen und Verformen durch den Innenleiter 4a bei der anodischen Verbindung dar, wobei die Oberseite der Elektrode um Δh aus der Oberfläche der Isolierschicht 2a heraussteht. Folglich wird die Isolierschicht 2a auf die Oberfläche des Halbleiterchips in einer Dicke von (h – Δh) aufgebracht.
  • Wenn die anodische Verbindung hergestellt ist und die Elektrode 2 gepreßt wird, hat gemäß der Darstellung durch eine ausgezogenen Linie in 4 die Elektrode 2 eine Höhe von (h – Δh). Bei dem Pressen wird die Elektrode 2 gequetscht, so daß naturgemäß ihre Querabmessungen größer werden, wobei aber wegen des Zwischenraums W2n – W2 zwischen der Elektrode 2 und der Isolierschicht 2a die Vergrößerung der Abmessungen keine Einwirkung auf die Isolierschicht 2a hat.
  • Wenn jedoch die Elektrode 2 tatsächlich derart gepreßt wird, daß eine Druckverformung bzw. Stauchung um Δh/h auftritt, wird die Vergrößerung ΔW der Breite W2 der Elektrode 2 zu ΔW = ν(Δh/h). Dabei ist die Poisson-Konstante ν der Elektrode 2 in der Größenordnung von ungefähr 0,3. Aus diesem Grund ist ein Ansatz W2n = W2 möglich, wenn im Entwurfsstadium die Vergrößerung ΔW außer acht gelassen wird. Der Bereich, an dem der Innenleiter 4a und die Isolierschicht 2a miteinander tatsächlich anodisch verbunden wer den, liegt in dem Bereich von Anodenverbindungsflächen l1 und l2, zwischen denen die Öffnung mit der Breite W2n liegt. Als nächstes werden ausführlich unter Bezugnahme auf die 5 die in den Anodenverbindungsflächen l1 und l2 erzeugte anodische Verbindungskraft und die in der Elektrode 2 entstehende Gegenkraft beschrieben. Die 5 ist eine Darstellung zum Erläutern des Zusammenhangs zwischen einer an der Isolierschicht 2a auftretenden Anodenverbindungskraft Ffab und einer von der Elektrode 2 her wirkenden Gegenkraft Fel. Die Abmessungen der Elektrode 2 werden derart gewählt, daß die Anodenverbindungskraft Ffab größer als die durch Rückwirkung infolge des Zusammenpressens der Elektrode entstehende Gegenkraft Fel ist (Ffab > Fel) und die Gegenkraft Fel immer durch einfache statische Kompression entsteht.
  • Obgleich in 5 die Gegenkraft Fel als nicht an der Mitte der gesamten Anodenverbindungskraft Ffab angreifend dargestellt ist, da die Anodenverbindungsflächen l1 und l2 nicht gleich sind, ist es idealerweise anzustreben, Fel auf die Mitte von Ffab anzusetzen, d.h., die Elektrode 2 auf die Mitte des anodischen Verbindungsabschnittes des Innenleiters 4a zu legen. Falls es die Auslegung erlaubt, die Elektrode 2 einem Moment und einer Kompression auszusetzen, kann Fel auf einen Bereich außerhalb der Mitte von Ffab angesetzt werden.
  • Bei der anodischen Verbindung ist die an der Elektrode 2 auftretende Gegenkraft Fel proportional zu Δh/h durch Fel = E·(Δh/h)·W2·W2 gegeben, wobei E ein von den physikalischen Eigenschaften des Materials der Elektrode 2 abhängiger Elastizitätsmodul (Young-Modul) ist.
  • Die anodische Verbindungskraft Ffab ist das tatsächlich ge messene Ergebnis der Zugbruchfestigkeit der Verbindungsfläche, die entsteht, wenn ein die Isolierschicht 2a bildendes Borsilikatglas und Silizium miteinander verbunden werden. Das Borsilikatglas und das Silizium werden miteinander derart stark verbunden, daß das Glasbasismaterial bricht. Die anodische Verbindungskraft ist zu σfab ≥ 4 kg/mm2 anzusetzen und die durch die anodische Verbindung entstehende Verbindungskraft Ffab wird zu {W3 × (l1 + W2n + l2) – W2n × W2n} × σfab. Betrachtet man nun das Verhältnis Ffab/Fel der anodischen Verbindungskraft zu der Gegenkraft, so muß dieser Wert größer als 1 werden. Das Verhältnis Ffab/Fel kann durch folgende Gleichung ausgedrückt werden:
    Figure 00270001
  • Wenn als Material für die Elektrode 2 Aluminium verwendet wird und damit E = 6300 kg/mm2 ist, so entspricht Ffab/Fel der folgenden Gleichung:
    Figure 00270002
  • Da die Bruchfestigkeit der Elektrode 2 7 ka/mm2 beträgt, wird dann, wenn die Verformung der Elektrode 2 auf die plastische Verformung bei dem Aufbringen einer Kompressionskraft an der Elektrode 2 eingeschränkt wird, der als Δh/h erzielbare Wert kleiner als 1,1 × 10–3. Folglich wird die Bruchfestigkeit zum Erhalten eines Toleranzspielraums auf das Doppelte angesetzt und es ergibt sich dann, wenn die Dimensionierung der jeweiligen Teile zu Δh/h = 5 × 10–4 bestimmt wird, das Verhältnis Ffab/Fel folgendermaßen:
    Figure 00280001
  • Wenn W3, W2n und W2 bei W3 ≥ W2n ≥ W2 einander nahezu gleich sind, ergibt sich das minimale Verhältnis Ffab/Fel aus der folgenden Gleichung:
    Figure 00280002
  • Folglich besteht die einzige Erfordernis darin, daß die vorstehende Bedingung erfüllt ist. Gemäß der Darstellung in 4 ist es möglich, (l1 + W2n + l2) größer als W2 anzusetzen.
  • Wenn bei diesem Beispiel W3, l1 + l2 + W2n und W2 zum Erfüllen der vorstehend genannten Bedingung bestimmt werden und wenn aus der Beziehung (W2n – W2)/W2 ≥ ν × Δh/h für eine Aluminiumelektrode Δh/h zu 5 × 10–4 angesetzt wird, ergibt sich aus ν = 0,33 folgendes: W2n > 1,000165W2 = W2 + 1,65 × 10–9 × W2. Wenn W2n größer als W2 angesetzt ist, wird die Dimension W2n zum 1,65 × 10–4-fachen von W2 und daher besteht die einzige Erfordernis darin, den Öffnungsquerschnitt mit einer Dimension zu formen, die größer als die Dimension der Elektrode 2 ist.
  • Bei Δh/h = 5 × 10–4 muß die Dicke der Isolierschicht 2a (h – Δh) = 0,9995h betragen. Wenn allgemein die Dicke der Isolierschicht 2a auf 25 μm eingestellt wird, ist. die Gestaltung zufriedenstellend, wenn die Höhe der Elektrode auf h = 25,0125 μm und damit um 12,5 nm höher als die Höhe der Isolierschicht 2a eingestellt wird. Gemäß den vorstehenden Ausführungen wird Δh/h für eine Verformung innerhalb des Bereichs plastischer Verformung des Materials der Elektrode 2 gewählt und die Abmessungen werden so bestimmt, daß sich Δh/h = 5 × 10–4 ergibt. Da sich folglich zwischen den Höhen der Isolierschicht und der Elektrode eine Differenz ergibt, die nur 25 × 5 × 10–4 beträgt, ist es erforderlich, die Elektrode 2 mit genauer Höhe herzustellen.
  • Wenn eine Elektrode 2 verwendet wird, deren Verformung aus dem Bereich der plastischen Verformung heraustritt, da bei verringerter Genauigkeit bei der Herstellung die Höhe der Elektrode einstellbar ist, wird die Kontaktfläche der Elektrode 2 gemäß der Darstellung in 6A zu einer Kugel oder gemäß der Darstellung in 6B zu einem Trapezoid geformt. Ferner ist es auch zweckdienlich, gemäß der Darstellung in 7A, 7B und 8 einen kugelförmigen weichen Leiter (z.B. Lötmittel) auf die Elektrodenfläche aufzulegen, so daß der Innenleiter und die Elektrode elektrisch miteinander über den weichen Leiter verbunden werden, was nachfolgend beschrieben wird.
  • Die 8 ist eine Draufsicht auf den Halbleiterchip 1 im Falle des Ansetzens von W3 > W2 in der Weise, daß Ff ab/Fel gemäß der folgenden Gleichung gleich 1 oder größer ist:
    Figure 00290001
  • Zum Vergrößern des Wertes Ff ab/Fel ist es zweckdienlich, W2 so klein wie möglich und W3 so groß wie möglich anzusetzen. Die 9 ist die Ansicht eines Schnittes entlang einer Linie A-A in 8 und die 10 ist eine Ansicht eines Schnittes entlang einer Linie B-B in 8. Obgleich gemäß 8 bis 10 die Mitte des Innenleiters 4a in Längsrichtung bei dem Prozeß zur anodischen Verbindung mit der Anschlußmitte der Elektrode 2 auf der Oberfläche des Halbleiterchips 1 übereinstimmt, ist es bei dem Zusammenbau erforderlich, Abweichungen der Mittellinie B-B und der Mittellinie A-A zu berücksichtigen. Die Dimensionen der jeweiligen Teile werden unter Beachtung des Umstandes bestimmt, das selbst bei dem Auftreten dieser Fehler bei dem Zusammenbau der Innenleiter 4a nicht aus dem Anodenverbindungsbereich an der Elektrode 2 abweicht. Gemäß 8 bis 10 werden Ffab und Fel unter den Bedingungen erhalten, daß die Dimension W2 einer Seite. der Elektrode 2 gleich 50 μm ist, die Dimension W2n einer Seite der Öffnung gleich 51 μm ist, die Dicke (h – Δh) der Isolierschicht 2a gleich 25 μm ist, die Breite W3 des Innenleiters 4a gleich 300 μm ist, die Dimension l2 einer Anodenverbindungsfläche gleich 400 μm ist und die Dimension l1 der anderen Anodenverbindungsfläche gleich 400 μm ist.
  • Es ergibt sich eine anodische Verbindungskraft Ffab von 1,01 kg und eine durch die Elektrodenkompression verursachte Gegenkraft Fel von 7,88 g. Dabei beträgt der Flächendruck an der Kontaktfläche der Elektrode 2 3,15 kg/mm2, was für das Erzielen der elektrischen leitenden Verbindung ausreichend ist. Ferner ergibt sich Ffab/Fel = 128,2, was eine ausreichend wirksame Kraft ermöglicht. Obgleich gemäß 10 die Längen l2 und l1 der anodischen Verbindungsabschnitte voneinander verschieden sind und nur eine Elektrode 2 dargestellt ist, kann natürlich eine Vielzahl von Elektroden benutzt werden.
  • Die 11 ist eine Draufsicht auf einen Halbleiterchip von oben gesehen und zeigt einen Zustand, bei dem Innen leiter 4a und der Halbleiterchip 1 miteinander nach dem anodischen Verbindungsverfahren verbunden sind. Aus dieser Figur ist ersichtlich, daß sich der Endabschnitt des Innenleiters auf der Oberfläche des Halbleiterchips 1 über die Elektrode 2 hinweg erstreckt. Die anodische Verbindung erfolgt an dem schwarz dargestellten Endabschnitt des Innenleiters 4a. Vergleicht man mit der Verbindung zwischen dem Innenleiter und dem Halbleiterchip 1 durch das herkömmliche Drahtbondeverfahren gemäß 49, so ist es leicht ersichtlich, daß bei dem anodischen Verbindungsverfahren gemäß diesem Ausführungsbeispiel die Golddrähte 5, die Formguß-Grundplatte 41 und die Aufhängungsleiter 42 nicht erforderlich sind.
  • Die 12 zeigt die auf der Oberfläche des Halbleiterchips 1 angebrachten Elektroden 2 und die Isolierschicht 2a, in der um die Elektroden 2 herum Öffnungen ausgebildet sind. Es ist festzustellen, daß die ganze Oberfläche des Halbleiterchips 1, auf die die Isolierschicht 2a aufgebracht ist, die für die anodische Verbindung geeignete Fläche ist und daß es möglich ist, auf freie Weise nach Erfordernis auch die für die anodische Verbindung verfügbare Fläche ohne Isolierschicht 2a zu benutzen.
  • Obgleich bei dem vorangehend beschriebenen ersten Beispiel die Kontaktfläche der Elektrode 2 mit dem Innenleiter 4a als Kugelfläche oder Trapezoid geformt ist, kann die Kontaktfläche der Elektrode 2 durch Nutzung eines seitlichen Ätzens bei der Ätzung zum Erreichen der vorstehend beschriebenen Bedingungen zu einer Pyramide oder einer anderen abweichenden Form ausgebildet werden, wobei sich die gleichen Wirkungen ergeben. Die einzige Forderung besteht darin, daß die elektrische Kontaktfläche zwischen dem Innenleiter 4a und der Elektrode 2 bei fertiger anodischer Verbindung zumindest einen erforderlichen minimalen Wert erhält. Beispielsweise wird gemäß 6B der durch die Verbindung einzudrückende Kontaktbereich der Elektrode 2 über die plastische Verformung hinausgehend verformt, wie es durch eine strichpunktierte Linie dargestellt ist. Es ist jedoch lediglich die elektrische leitende Verbindung zwischen der Elektrode und dem Innenleiter von Bedeutung.
  • Selbst wenn bei geeigneter Wahl des Material der Elektrode 2 diese plastisch verformt wird, kann normalerweise die elektrische Verbindung zwischen der Elektrode 2 und dem Innenleiter 4a erhalten bleiben. Selbst im schlimmsten Fall ist eine stabilere Verbindung als mit dem Drahtbondeverfahren erzielbar, bei dem der Golddraht 5 geschmolzen wird und der geschmolzene Golddraht 5 mit dem die Elektrode bildenden Aluminium verbunden wird. Dies beruht darauf, daß wegen der anodischen Verbindung die mechanische Verbindung zwischen dem Innenleiter 4a und den Bereichen außerhalb der Elektrode 2 ausreichend fest ist.
    •
  • Erstes Ausführungsbeispiel
  • Während bei dem vorstehend beschriebenen ersten Beispiel, das nicht Teil der Erfindung ist, die Kontaktfläche der Elektrode 2 als Kugel oder Trapezoid geformt ist, um ein großes Ausmaß Δh zwischen der Isolierschicht 2a und der Elektrode 2 für das Eindrücken sicherzustellen, ist es gemäß der Darstellung in 7A nutzvoll, an der Elektrode 2 eine kleine leitende Kugel 2A aus Gold, Lötmittel und dergleichen mit einem geringen Elastizitätsmodul anzubringen. In der Figur ist mit 2B ein Zustand dargestellt, bei dem die kleine Kugel 2A durch einen nicht gezeigten Innenleiter bei der anodischen Verbindung zusammengepreßt ist, so daß der Innenleiter und die Elektrode 2 miteinander in leitendem Zustand verbunden sind.
  • Die Elektrode 2 nach 7A steht von dem Siliziumsubstrat weg an der Öffnung in der Isolierschicht 2a heraus, während die Elektrode 2 nach 7B an der Oberfläche des Siliziumsubstrats freiliegt und um (h – Δh) niedriger als die Oberfläche der Isolierschicht 2a liegt, so daß in die Öffnung eine Kugel 2C mit einem der Dicke der Isolierschicht 2a entsprechenden Durchmesser eingesetzt werden kann, der größer als derjenige der kleinen leitenden Kugel 2A nach 7A ist. Nimmt man an, daß die zusammengepreßte Kugel 2C die Form eines Zylinders 2D mit einem Radius R und einer Höhe (h – Δh) annimmt, kann der Zusammenhang zu dem Radius der leitenden Kugel durch die folgende Gleichung ausgedrückt werden:
    Figure 00330001
  • Falls der Radius r der kleinen Kugel 2C gleich der Dicke (h – Δh) der Isolierschicht 2a gewählt wird, wird der Radius R der Form 2D der zusammengepreßten Kugel 2C zu R = 1,155r. Das heißt, der Radius der eingesetzten kleinen Kugel 2C mit dem Radius r wird bei dem Zusammenpressen um nur 15,5 größer. Auf diese Weise kann die Dicke (h – Δh) der Isolierschicht 2a ohne Verbesserung der Herstellungsgenauigkeit eingehalten werden.
  • Weiterhin muß die Abmessung W2n der Elektrodenöffnung in der Isolierschicht 2a nur zumindest größer als der Radius R der zusammengedrückten Kugel sein und die Änderung des Radius R der Form 2D kann aus dem Radius r der Kugel 2C und der Dicke (h – Δh) der Isolierschicht 2a ermittelt werden. Das heißt, es gilt (4/3) πr3 = (h – Δh)·π·R2 (A)sowie nach dem Differenzieren beider Seiten der Gleichung (A) 4πr2·Δr = 2π(h – Δh)R·ΔR + π·R2·Δ(h – Δh) (B)
  • Daraus ergibt sich durch Bilden des Verhältnisses von (B) und (A) als Gleichung (7) die folgende Gleichung:
    Figure 00340001
  • Das Verhältnis der Änderung des Radius einer elektrisch zu verbindenden Fläche kann durch die rechte Seite der Gleichung (D) ausgedrückt werden, welche durch Entwickeln der Gleichung (C) der Gleichung (7) erhalten wird. Das heißt, bei Δr/r = ± 10% und Δ(h – Δh)/(h – Δh) = ± 10% ändert sich ΔR/R um nur 6,7%, was eine elektrische Verbindung mit hoher Genauigkeit ermöglicht. Falls nämlich die Genauigkeiten bei der Herstellung der kleinen Kugel 2C und der Isolierschicht 2a jeweils 10% sind, ist hinsichtlich des Radius des für die elektrische Verbindung nach dem Zusammenpressen benutzten Teils der Fehler nur 6,7%.
  • In der vorstehenden Gleichung (A) ist das Volumen der kleinen Kugel mit (4/3)πr3 = VBall gegeben und es gilt VBall/π × (h – Δh) = R2. Wenn sich das Volumen der kleinen Kugel ändert und die Abmessung (h – Δh) der Isolierschicht fehlerbehaftete ist, ergibt sich ΔR/R durch die folgende Gleichung:
    Figure 00350001
  • Demzufolge kann selbst dann, wenn die kleine Kugel mit dem Volumen VBall nicht eine echte Kugelform hat, erfindungsgemäß eine Erhebung, eine laminierte Elektrode und ein aus dem Leiterrahmen zu der Elektrode 2 hin vorstehendes leitendes Material benutzt werden, sofern damit ein leitender Einschluß mit einem erforderlichen Volumen gebildet wird. Der wesentliche Punkt besteht darin, daß anstelle der kleinen Kugel mit dem Volumen VBall ein leitendes Material zwischen der Elektrode 2 und den Innenleiter 4a eingefügt wird. Dies ergibt die gleiche Wirkung.
  • Obgleich unter Bezugnahme auf 6A bis 7B die Elektrode 2 als eine solche mit idealen Abmessungen beschrieben wurde, ist bei der tatsächlichen anodischen Verbindung die Gegenkraft Fel der Elektrode 2 groß und es tritt auf der anodisch verbundenen Fläche ein nicht verbundener Bereich auf, wenn die Elektrode 2 durch den Innenleiter 4a nicht um Δh zusammengepreßt wird. Wenn jedoch die Fläche der anodischen Verbindung ausreichend groß ist, kann selbst dann, wenn nahe an der Elektrode 2 ein Bereich ohne Verbindung mit dem Innenleiter entsteht, an dem Verbindungsbereich die mechanische Festigkeit zwischen dem Innenleiter 4a und dem Halbleiterchip 1 aufrechterhalten werden. In diesem Fall kann der Wert Δh auf gewöhnliche Weise ohne Berücksichtigung der Genauigkeit des Wertes Δh eingestellt werden.
  • Zweites Ausführungsbeispiel
  • Obgleich in 7A und 7B der leitende Einschluß für die Elektrode als kleine Kugel 2A bzw. 2C mit völlig sphärischer Form beschrieben wurde, kann unter Erfüllung der bei dem dritten Ausführungsbeispiel angegebenen Bedingungen die gleiche Wirkung mit einem unregelmäßig geformten Körper wie mit einem rechteckigen Quader oder einem Kubus erzielt werden. Ferner kann das Material des unregelmäßig geformten Körpers ein leicht walzbares Material wie Aluminium, Lötmittel und Gold, ein flüssiges leitfähiges Material wie Quecksilber oder ein leitendes Harz sein. Falls jedoch das Material des Halbleiterchips Silizium, GaAs oder dergleichen ist, wird der Halbleiterchip beschädigt, wenn der leitende Einschluß aus einem Material mit einem Elastizitätsmodul besteht, der höher als derjenige dieser Materialien ist, so daß es aus diesem Grund vorteilhaft ist, den leitenden Einschluß aus einem Material herzustellen, dessen Elastizitätsmodul niedriger als derjenige des Materials des Halbleiterchips ist. Ferner kann ein anderes Material als Metall, z.B. ein leitfähiges Harz oder dergleichen verwendet werden. In diesem Fall ist es zu vermeiden, ein Material zu benutzen, welches sich bei dem Zusammenpressen derart ausdehnt, daß seine Abmessungen über die Abmessungen W2n der Öffnung in der Isolierschicht 2a hinausgehen.
  • Die 13 ist eine vergrößerte Teilansicht der Oberfläche des Halbleiterchips 1 zum Beschreiben des Umstandes, dass dann, wenn das Verbindungsverfahren gemäß diesem Ausführungsbeispiel angewandt wird, der Teilungsabstand der benachbarten Elektroden 2, der in Abhängigkeit von den Abmessungen der Elektrode 2 bestimmt ist, zum Verkleinern des Chips kleiner gemacht werden kann. Es werden das Maß A zwischen Leiterbahnen 21 nach 13 und das sich bei dem herkömmlichen Verbindungsverfahren ergebende Maß A gemäß 26 beschrieben. Nach 26 ist der Teilungsabstand A der Elektroden 2 von der Abmessung D der Elektrode 2 und der Abmessung E der Öffnung abhängig. Falls andererseits bei diesem Ausführungsbeispiel der Innenleiter 4a und der Halbleiterchip 1 miteinander anodisch verbunden werden, können die Abmessungen B und D der Elektrode 2 und die Abmessungen C und E der Öffnung gemäß 13 verringert werden. Dies ergibt sich aus dem Umstand, daß der Abstand zwischen den Innenleitern 4a außerordentlich verringert werden kann. Da somit die Abmessungen B und D verringert werden können, beansprucht die Elektrode 2 nur eine minimale Fläche, die die elektrische Verbindung zuläßt, und es ist zum Verstärken der mechanischen Verbindung mit dem Innenleiter 4a keine große Fläche erforderlich.
  • Die Beziehung zwischen der Fläche der Elektroden 2 und der anodischen Verbindungsfläche aller Innenleiter wird nachstehend unter Bezugnahme auf 13, 8 und 12 beschrieben. Gemäß 12 hat bei dem Ansetzen der in 8 dargestellten Maße l1, l2, W3, W2n und W2 die anodisch zu verbindende Fläche der Isolierschicht 2a an der Halbleiterschicht den Inhalt {W3 × (l1 + W2n + l2) – W2n × W2n}. Die Anzahl der Anodenanschlußteile beträgt entsprechend der Anzahl 19 der Elektroden 2 gleichfalls 19 und daher hat die anodisch zu verbindende Gesamtfläche der Isolierschicht 2a den Inhalt 19 × {W3 × (l1 + W2n + l2) – W2n × W2n}. Der Flächeninhalt der Elektroden 2 beträgt 19 × W2n × W2n und es wird dann, wenn die Fläche der Elektrode 2 verkleinert wird, die Fläche für die anodische Verbindung größer und die mechanische Verbindungskraft Ffab gleichfalls größer. Die die Fläche der Elektrode 2 bestimmende Dimension W2n ist der in 13 dargestellten Dimension D gleichwertig und es kann daher die Dimension A verkleinert werden, sobald die Dimension D kleiner wird. Demzufolge stellt das Verringern der Dimension W2n oder D den wichtigsten Faktor zur Verringerung der Abmessungen der Halbleiterchips und zum Erzielen einer verstärkten mechanischen Verbindungskraft Ffab dar.

Claims (5)

  1. Elektronikbauteil mit einem Halbleiterchip (1), der eine Oberfläche sowie auf der Oberfläche angeordnete Elektroden (2) aufweist, einer Isolierschicht (2a), die lediglich bei Erwärmung Leitfähigkeit hat und auf einem Abschnitt der Oberfläche des Halbleiterchips angebracht ist, wobei die Oberflächen der Elektroden auf dem Halbleiterchip niedriger liegen als die Oberfläche der Isolierschicht, einem auf den Oberflächen der Elektroden aufgebrachten leitenden Material (2A, 2C), wobei ein Teil des leitenden Materials aus der Oberfläche der Isolierschicht heraussteht, und einem Leiterrahmen (3), der nach innen führende Leiter (4a) aufweist, die sich von dem Leiterrahmen aus erstrecken und anodisch an die Isolierschicht gebondet sind und deren Endabschnitte sich über die Elektroden (2) hinweg erstrecken, so dass die Leiter (4a) durch Druck elektrisch mit den Elektroden verbunden sind.
  2. Elektronikbauteil mit einem Halbleiterchip (1), der eine Oberfläche sowie auf der Oberfläche angeordnete Elektroden (2) aufweist, einer Isolierschicht (2a), die lediglich bei Erwärmung Leitfähigkeit hat und auf einem Abschnitt der Oberfläche des Halbleiterchips angebracht ist, wobei die Oberflächen der Elektroden auf dem Halbleiterchip aus der Oberfläche der Isolierschicht herausstehen und konvex sind, und einem Leiterrahmen (3), der nach innen führende Leiter (4a) aufweist, die sich von dem Leiterrahmen aus erstrecken und anodisch an die Isolierschicht gebondet sind und deren Endabschnitte sich über die Elektroden (2) hinweg erstrecken, so dass die Leiter (4a) durch Druck elektrisch mit den Elektroden verbunden sind.
  3. Elektronikbauteil mit einem Halbleiterchip (1), der eine Oberfläche sowie auf der Oberfläche angeordnete Elektroden (2) aufweist, einer Isolierschicht (2a), die lediglich bei Erwärmung Leitfähigkeit hat und auf einem Abschnitt der Oberfläche des Halbleiterchips angebracht ist, wobei die Oberflächen der Elektroden (2) niedriger liegen als die Oberfläche der Isolierschicht (2a), und einem Leiterrahmen (3), der nach innen führende Leiter (4a) aufweist, die sich von dem Leiterrahmen aus erstrecken und anodisch an die Isolierschicht gebondet sind und deren Endabschnitte jeweils einen Vorsprung (2P) aufweisen und sich über die Elektroden (2) hinweg erstrecken, so dass die Leiter (4a) über die Vorsprünge (2P) durch Druck elektrisch mit den Elektroden verbunden sind.
  4. Elektronikbauteil nach Anspruch 1, wobei das leitende Material aus einer aus Quecksilber und einem elektrisch leitenden Harz bestehenden Gruppe ausgewählt ist.
  5. Elektronikbauteil nach Anspruch 1, wobei das leitende Material aus einer aus Aluminium, Lötzinn und Gold bestehenden Gruppe ausgewählt ist.
DE19525388A 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen Expired - Fee Related DE19525388B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19549563A DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP16035094A JP3383081B2 (ja) 1994-07-12 1994-07-12 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPP6-160350 1994-07-12
DE19549563A DE19549563B4 (de) 1994-07-12 1995-07-12 Mehrschichtsubstrat und Verfahren zu dessen Herstellung
DE19549750A DE19549750B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebontetem Leiterrahmen

Publications (2)

Publication Number Publication Date
DE19525388A1 DE19525388A1 (de) 1996-01-25
DE19525388B4 true DE19525388B4 (de) 2005-06-02

Family

ID=34556721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19525388A Expired - Fee Related DE19525388B4 (de) 1994-07-12 1995-07-12 Elektronikbauteil mit anodisch gebondetem Leiterrahmen

Country Status (1)

Country Link
DE (1) DE19525388B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020646A (en) * 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly
JP2002305218A (ja) * 2001-01-30 2002-10-18 Murata Mfg Co Ltd 電子部品

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1665042A1 (de) * 1965-05-06 1970-10-08 Mallory & Co Inc P R Halbleiter
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4712082A (en) * 1985-03-25 1987-12-08 Nippon Soken, Inc. Pressure sensor
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JPH0350141A (ja) * 1989-07-17 1991-03-04 Mitsubishi Electric Corp シリコンとガラスとの接合方法
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
JPH03209831A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
JPH04299541A (ja) * 1991-03-27 1992-10-22 Alps Electric Co Ltd ダイボンディング構造体
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
JPH05328747A (ja) * 1992-05-19 1993-12-10 Honda Motor Co Ltd パワーｍｏｓｆｅｔを用いたスイッチング回路
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1665042A1 (de) * 1965-05-06 1970-10-08 Mallory & Co Inc P R Halbleiter
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4712082A (en) * 1985-03-25 1987-12-08 Nippon Soken, Inc. Pressure sensor
JPS63117233A (ja) * 1986-10-30 1988-05-21 フォード　モーター　カンパニー 圧力センサーの製造方法
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
JPH02210843A (ja) * 1989-02-10 1990-08-22 Hitachi Ltd 樹脂封止型半導体装置
JPH0350141A (ja) * 1989-07-17 1991-03-04 Mitsubishi Electric Corp シリコンとガラスとの接合方法
JPH03209831A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
JPH04164841A (ja) * 1990-10-25 1992-06-10 Mitsubishi Electric Corp 陽極接合方法
JPH04299541A (ja) * 1991-03-27 1992-10-22 Alps Electric Co Ltd ダイボンディング構造体
DE4230039A1 (de) * 1991-10-23 1993-04-29 Mitsubishi Electric Corp Halbleitervorrichtungen
JPH05328747A (ja) * 1992-05-19 1993-12-10 Honda Motor Co Ltd パワーｍｏｓｆｅｔを用いたスイッチング回路
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
DE4311762A1 (de) * 1993-04-08 1994-10-13 Josef Dr Kemmer Verfahren zur Verbindung elektrischer Kontaktstellen

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HATADA, KENZO et.al.: LED Array Modules by New Technology Microbump Bonding Method. In: IEEE Transactions on Components, Hybrids and Manufacturing Technology, Vol. 13, No. 3, Sept. 1990, pp. 521-527 *
JP 02180036 A. In: Patent Abstracts of Japan , E-984, 27.9.1990, Vol. 14, No. 451 *
JP 02210843 A. In: Patent Abstracts of Japan *
JP 03209831 A. In: Patent Abstracts of Japan , E-1142, 6.12.1991, No. 482, Vol. 15 *
JP 2-180036 A2. In: Patent Abstracts of Japan, E-984, 27.9.1990, Vol. 14, No. 451
JP 3-209831 A2. In: Patent Abstracts of Japan, E-1142, 6.12.1991, No. 482, Vol. 15

Also Published As

Publication number Publication date
DE19525388A1 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015005836B4 (de) Leistungsmodul
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102015212832B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE4323799A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10003671A1 (de) Halbleiter-Bauelement
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112006002635T5 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE212021000239U1 (de) Halbleitermodul
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE10018126A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102014223863A1 (de) Leistungshalbleitereinrichtung
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 19549562

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 19549562

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 19549563

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 19549563

8172 Supplementary division/partition in:

Ref document number: 19549750

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19549750

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee