JPH0533058Y2 - - Google Patents
Info
- Publication number
- JPH0533058Y2 JPH0533058Y2 JP1984092830U JP9283084U JPH0533058Y2 JP H0533058 Y2 JPH0533058 Y2 JP H0533058Y2 JP 1984092830 U JP1984092830 U JP 1984092830U JP 9283084 U JP9283084 U JP 9283084U JP H0533058 Y2 JPH0533058 Y2 JP H0533058Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- current
- idling
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 8
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims 4
- 102100023843 Selenoprotein P Human genes 0.000 claims 4
- 229940119265 sepp Drugs 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電力増幅回路に関するもので、特に
オーデイオ機器の最終段に用いて好適な電力増幅
回路に関する。
オーデイオ機器の最終段に用いて好適な電力増幅
回路に関する。
(ロ) 従来技術
オーデイオ機器の最終段には、Ｂ級SEPP（シ
ングルエンデツド・プツシユプル）増幅回路が多
用されている。前記Ｂ級SEPP増幅回路は、Ａ級
増幅回路に比べ発熱が少いという利点を有する反
面、クロスオーバー歪やスイツチング歪を生じる
という欠点を有する。しかして、Ｂ級SEPP増幅
回路においては、前記クロスオーバー歪を軽減す
る為にアイドリング回路を配置し、出力トランジ
スタのベースを所定値にバイアスしているが、無
信号時における前記アイドリング回路に流れるア
イドリング電流は、単に損失になるだけで、回路
動作に何ら寄与していない。従つて、従来のＢ級
SEPP増幅回路は、クロスオーバー歪の改善を計
る為のアイドリング回路が、熱損失を招くという
新たな欠点を生じ、特に大出力増幅回路の場合問
題があつた。
ングルエンデツド・プツシユプル）増幅回路が多
用されている。前記Ｂ級SEPP増幅回路は、Ａ級
増幅回路に比べ発熱が少いという利点を有する反
面、クロスオーバー歪やスイツチング歪を生じる
という欠点を有する。しかして、Ｂ級SEPP増幅
回路においては、前記クロスオーバー歪を軽減す
る為にアイドリング回路を配置し、出力トランジ
スタのベースを所定値にバイアスしているが、無
信号時における前記アイドリング回路に流れるア
イドリング電流は、単に損失になるだけで、回路
動作に何ら寄与していない。従つて、従来のＢ級
SEPP増幅回路は、クロスオーバー歪の改善を計
る為のアイドリング回路が、熱損失を招くという
新たな欠点を生じ、特に大出力増幅回路の場合問
題があつた。
一方、Ｂ級増幅回路の利点とＡ級増幅回路の利
点とを兼ね備える疑似Ａ級増幅回路が知られてい
る。前記疑似Ａ級増幅回路は、出力信号レベルに
応じて出力トランジスタのベースバイアス電圧を
変化させることにより非動作側の極性の出力トラ
ンジスタがオフにならない様にし、スイツチング
歪が生じるのを防止することが出来る。
点とを兼ね備える疑似Ａ級増幅回路が知られてい
る。前記疑似Ａ級増幅回路は、出力信号レベルに
応じて出力トランジスタのベースバイアス電圧を
変化させることにより非動作側の極性の出力トラ
ンジスタがオフにならない様にし、スイツチング
歪が生じるのを防止することが出来る。
しかしながら、前記疑似Ａ級増幅回路は、有信
号時の動作がＡ級に準じており、単なるＢ級増幅
回路に比べて熱損失が大きいとともに、出力信号
レベルを検出する為に各極性の出力トランジスタ
にそれぞれエミツタ抵抗を接続し、かつ該エミツ
タ抵抗に発生する電圧に応じて前記出力トランジ
スタのベースに可変バイアス電圧を印加する為の
回路構成を必要とするので、回路が複雑になり、
普及型のオーデイオ機器に利用出来ないという欠
点があつた。
号時の動作がＡ級に準じており、単なるＢ級増幅
回路に比べて熱損失が大きいとともに、出力信号
レベルを検出する為に各極性の出力トランジスタ
にそれぞれエミツタ抵抗を接続し、かつ該エミツ
タ抵抗に発生する電圧に応じて前記出力トランジ
スタのベースに可変バイアス電圧を印加する為の
回路構成を必要とするので、回路が複雑になり、
普及型のオーデイオ機器に利用出来ないという欠
点があつた。
(ハ) 考案の目的
本考案は、上述の点に鑑み成されたもので、簡
単な回路構成でクロスオーバー歪の軽減が計れる
電力増幅回路を提供せんとするものである。
単な回路構成でクロスオーバー歪の軽減が計れる
電力増幅回路を提供せんとするものである。
(ニ) 考案の構成
本考案に掛かる電力増幅回路は、SEPP接続さ
れた出力トランジスタと、該出力トランジスタの
ベースバイアス電圧を定めるアイドリング回路
と、無信号時に前記アイドリング回路に所定のア
イドリング電流を供給し、有信号時に電源電圧に
応じた前記所定のアイドリング電流よりも大なる
アイドリング電流を供給する電流供給回路とによ
つて構成される。
れた出力トランジスタと、該出力トランジスタの
ベースバイアス電圧を定めるアイドリング回路
と、無信号時に前記アイドリング回路に所定のア
イドリング電流を供給し、有信号時に電源電圧に
応じた前記所定のアイドリング電流よりも大なる
アイドリング電流を供給する電流供給回路とによ
つて構成される。
(ホ) 実施例
図は、本考案の一実施例を示す回路図で、１は
エミツタが共通接続された一対のNPNトランジ
スタ２及び３から成る第１差動増幅回路、４はエ
ミツタが共通接続された一対のNPNトランジス
タ５及び６から成る第２差動増幅回路、７は第
１、第２、第３及び第４出力トランジスタ８，
９，１０及び１１と該第１及び第３出力トランジ
スタ８及び１０のベース間に接続されたアイドリ
ング回路１２とから成るSEPP増幅回路、１３は
前記第１差動増幅回路１の出力信号を前記SEPP
増幅回路７に供給するとともに、可変アイドリン
グ電流を供給する第１電流供給回路、１４は前記
第２差動増幅回路４の出力信号を前記SEPP増幅
回路７に供給するとともに、可変アイドリング電
流を供給する第２電流供給回路、及び１５は
SEPP増幅回路７の出力端に接続される負荷であ
る。しかして、前記第１電流供給回路１３は、ベ
ースが第１差動増幅回路１に、エミツタが第１抵
抗１６を介して電源ライン１７に接続された第１
トランジスタ１８と、エミツタが前記第１トラン
ジスタ１８のコレクタに、コレクタが前記アイド
リング回路１２の一端に接続された第２トランジ
スタ１９と、前記第１トランジスタ１８のエミツ
タと前記第２トランジスタ１９のベースとの間に
接続されたツエナーダイオード２０と、前記第２
トランジスタ１９のベースとアースとの間に接続
された第２抵抗２１とによつて構成され、前記第
２電流供給回路１４は、第３及び第４トランジス
タ２２及び２３と、ツエナーダイオード２４と、
第１及び第２抵抗２５及び２６とにより前記第１
電流供給回路１３と略同一の回路接続と成されて
いる。
エミツタが共通接続された一対のNPNトランジ
スタ２及び３から成る第１差動増幅回路、４はエ
ミツタが共通接続された一対のNPNトランジス
タ５及び６から成る第２差動増幅回路、７は第
１、第２、第３及び第４出力トランジスタ８，
９，１０及び１１と該第１及び第３出力トランジ
スタ８及び１０のベース間に接続されたアイドリ
ング回路１２とから成るSEPP増幅回路、１３は
前記第１差動増幅回路１の出力信号を前記SEPP
増幅回路７に供給するとともに、可変アイドリン
グ電流を供給する第１電流供給回路、１４は前記
第２差動増幅回路４の出力信号を前記SEPP増幅
回路７に供給するとともに、可変アイドリング電
流を供給する第２電流供給回路、及び１５は
SEPP増幅回路７の出力端に接続される負荷であ
る。しかして、前記第１電流供給回路１３は、ベ
ースが第１差動増幅回路１に、エミツタが第１抵
抗１６を介して電源ライン１７に接続された第１
トランジスタ１８と、エミツタが前記第１トラン
ジスタ１８のコレクタに、コレクタが前記アイド
リング回路１２の一端に接続された第２トランジ
スタ１９と、前記第１トランジスタ１８のエミツ
タと前記第２トランジスタ１９のベースとの間に
接続されたツエナーダイオード２０と、前記第２
トランジスタ１９のベースとアースとの間に接続
された第２抵抗２１とによつて構成され、前記第
２電流供給回路１４は、第３及び第４トランジス
タ２２及び２３と、ツエナーダイオード２４と、
第１及び第２抵抗２５及び２６とにより前記第１
電流供給回路１３と略同一の回路接続と成されて
いる。
次に動作を説明する。いま、入力端子２７に印
加される入力信号が零、すなわち無信号状態であ
るとし、第１差動増幅回路１のエミツタ抵抗２８
に流れる電流をI0とすれば、前記第１差動増幅回
路１を構成するNPNトランジスタ２及び３のコ
レクタ電流は等しくI0／２になり、前記第１差動増 幅回路１の負荷抵抗２９の両端電圧V1は、 V1＝I0／２・R0 ……(1) となる。ただし、R0は前記負荷抵抗２９の抵抗
値である。また、第１電流供給回路１３の第１抵
抗１６の両端電圧V2は、 V2＝V1−VBE ……(2) となる。ただし、VBEは第１トランジスタ１８の
エミツタ・ベース間電圧である。その時、前記エ
ミツタ抵抗２８に流れる電流I0が一定であるか
ら、第(1)式より前記負荷抵抗２９の両端電圧V1
が一定となり、第(2)式より第１抵抗１６の両端電
圧も一定となる。
加される入力信号が零、すなわち無信号状態であ
るとし、第１差動増幅回路１のエミツタ抵抗２８
に流れる電流をI0とすれば、前記第１差動増幅回
路１を構成するNPNトランジスタ２及び３のコ
レクタ電流は等しくI0／２になり、前記第１差動増 幅回路１の負荷抵抗２９の両端電圧V1は、 V1＝I0／２・R0 ……(1) となる。ただし、R0は前記負荷抵抗２９の抵抗
値である。また、第１電流供給回路１３の第１抵
抗１６の両端電圧V2は、 V2＝V1−VBE ……(2) となる。ただし、VBEは第１トランジスタ１８の
エミツタ・ベース間電圧である。その時、前記エ
ミツタ抵抗２８に流れる電流I0が一定であるか
ら、第(1)式より前記負荷抵抗２９の両端電圧V1
が一定となり、第(2)式より第１抵抗１６の両端電
圧も一定となる。
ここで、第１トランジスタ１８のエミツタ電流
をI1、ツエナーダイオード２０に流れる電流を
I2、電源電圧を＋Vccとすれば、次式が成立する。
をI1、ツエナーダイオード２０に流れる電流を
I2、電源電圧を＋Vccとすれば、次式が成立する。
VCC＝V2＋Vz＋I2R2 ……(3)
ただし、Vzhaツエナーダイオード２０のツエ
ナー電圧、R2は第２抵抗２１の抵抗値である。
前記第(3)式よりI2を求めると、 I2＝Vcc−V2−Vz／R3 ……(3)′ となり、第(3)′式は、ツエナーダイオード２０に
流れる電流I2が電源電圧に応じたものとなること
を示す。また、抵抗値R1の前記第１抵抗１６の
両端電圧V2は、 V2＝（I1＋I2）R1 ……(4) と表わすことが出来、前記V2が一定であるから、
前記電流I2が前記電源電圧に応じて増加すれば前
記電流I1が減少し、前記電流I2が減少すれば、前
記電流I1は増加する。前記電流I1は、第１電流供
給回路１３の出力電流としてSEPP増幅回路７の
アイドリング回路１２に供給される。前記アイド
リング回路１２を構成するダイオード３０及び３
１の順方向電圧降下をそれぞれVD，抵抗３２の
抵抗値をR3とすれば、SEPP増幅回路７の第１及
び第３出力トランジスタ８及び１０のベース間電
圧VBは、 VB＝2VD−I1・R3 ……(5) となる。
ナー電圧、R2は第２抵抗２１の抵抗値である。
前記第(3)式よりI2を求めると、 I2＝Vcc−V2−Vz／R3 ……(3)′ となり、第(3)′式は、ツエナーダイオード２０に
流れる電流I2が電源電圧に応じたものとなること
を示す。また、抵抗値R1の前記第１抵抗１６の
両端電圧V2は、 V2＝（I1＋I2）R1 ……(4) と表わすことが出来、前記V2が一定であるから、
前記電流I2が前記電源電圧に応じて増加すれば前
記電流I1が減少し、前記電流I2が減少すれば、前
記電流I1は増加する。前記電流I1は、第１電流供
給回路１３の出力電流としてSEPP増幅回路７の
アイドリング回路１２に供給される。前記アイド
リング回路１２を構成するダイオード３０及び３
１の順方向電圧降下をそれぞれVD，抵抗３２の
抵抗値をR3とすれば、SEPP増幅回路７の第１及
び第３出力トランジスタ８及び１０のベース間電
圧VBは、 VB＝2VD−I1・R3 ……(5) となる。
次に、入力端子２７に入力信号が印加されたと
すると、前記入力信号は第１及び第２差動増幅回
路１及び４で増幅され、前記第１差動増幅回路１
の負出力信号及び前記第２差動増幅回路の正出力
信号に対応した出力信号が前記第１及び第２電流
供給回路１３及び１４から発生し、SEPP増幅回
路７の第１乃至第４出力トランジスタ８乃至１１
に印加されることになり、SEPP増幅回路７の出
力端に増幅された出力信号が発生し、それが負荷
１５に印加される。従つて、第１及び第２電流供
給回路１３及び１４は、第１及び第２差動増幅回
路１及び４とSEPP増幅回路７とを結合する段間
回路として機能する。
すると、前記入力信号は第１及び第２差動増幅回
路１及び４で増幅され、前記第１差動増幅回路１
の負出力信号及び前記第２差動増幅回路の正出力
信号に対応した出力信号が前記第１及び第２電流
供給回路１３及び１４から発生し、SEPP増幅回
路７の第１乃至第４出力トランジスタ８乃至１１
に印加されることになり、SEPP増幅回路７の出
力端に増幅された出力信号が発生し、それが負荷
１５に印加される。従つて、第１及び第２電流供
給回路１３及び１４は、第１及び第２差動増幅回
路１及び４とSEPP増幅回路７とを結合する段間
回路として機能する。
入力信号に応じた出力信号（電力）を負荷１５
に印加するとき、そのレベルに応じて電源電圧が
変動する。例えば、電源トランジスタのレギユレ
ーシヨンを10〜15％に設定すると、負荷駆動時の
電源電圧Vcc′は、無信号時の電源電圧Vccに対し、
0.9Vcc〜０，85Vccになる。そして、本考案にお
いては、前記負荷駆動時の電源電圧の低下を第１
及び第２電流供給回路１３及び１４で検出し、前
記電源電圧の低下に応じた電流をアイドリング回
路１２に供給する点を特徴とする。
に印加するとき、そのレベルに応じて電源電圧が
変動する。例えば、電源トランジスタのレギユレ
ーシヨンを10〜15％に設定すると、負荷駆動時の
電源電圧Vcc′は、無信号時の電源電圧Vccに対し、
0.9Vcc〜０，85Vccになる。そして、本考案にお
いては、前記負荷駆動時の電源電圧の低下を第１
及び第２電流供給回路１３及び１４で検出し、前
記電源電圧の低下に応じた電流をアイドリング回
路１２に供給する点を特徴とする。
先に第(3)′式で示した如く、ツエナーダイオー
ド２０に流れる電流I2は正の電源電圧Vccに対応
するから、前記電源電圧が例えばVccから0.85Vcc
に低下したとすれば、それに応じて前記電流I2が
減少する。そして、前記第(4)式から明らかな如
く、前記電流I2が減少すると、それに応じて第１
電流供給回路１３の出力電流I1が増加し、アイド
リング回路１２に流れる電流が増加する。
ド２０に流れる電流I2は正の電源電圧Vccに対応
するから、前記電源電圧が例えばVccから0.85Vcc
に低下したとすれば、それに応じて前記電流I2が
減少する。そして、前記第(4)式から明らかな如
く、前記電流I2が減少すると、それに応じて第１
電流供給回路１３の出力電流I1が増加し、アイド
リング回路１２に流れる電流が増加する。
従つて、無信号時における前記第１電流供給回
路１３の出力電流I1を通常のＢ級SEPP増幅回路
のアイドリング電流よりも小にしておき、所定レ
バル以上の入力信号が印加されたとき、前記出力
電流I1が前記通常のＢ級SEPP増幅回路のアイド
リング電流よりも大となる様に適切な設定を行な
えば、無信号時のむだな発熱を十分に防止出来る
とともに、有信号時のクロスオーバー歪の軽減を
計ることが出来る。
路１３の出力電流I1を通常のＢ級SEPP増幅回路
のアイドリング電流よりも小にしておき、所定レ
バル以上の入力信号が印加されたとき、前記出力
電流I1が前記通常のＢ級SEPP増幅回路のアイド
リング電流よりも大となる様に適切な設定を行な
えば、無信号時のむだな発熱を十分に防止出来る
とともに、有信号時のクロスオーバー歪の軽減を
計ることが出来る。
尚、第２電流供給回路１４は、負の電源ライン
３３の電源電圧−Vccの変動に応じてアイドリン
グ回路１２に流れる電流を制御するものである
が、第１電流供給回路１３と略同一の動作を行う
ので、その説明は省略する。
３３の電源電圧−Vccの変動に応じてアイドリン
グ回路１２に流れる電流を制御するものである
が、第１電流供給回路１３と略同一の動作を行う
ので、その説明は省略する。
(ヘ) 考案の効果
以上述べた如く、本考案に依れば、無信号時の
アイドリング電流が十分小となるので、むだな発
熱を押さえることが出来るという利点が得られ
る。また、本考案に依れば、有信号時のアイドリ
ング電流を十分に供給することが出来るので、ク
ロスオーバー歪の軽減が計れるという利点が得ら
れる。更に本考案に依れば、SEPP増幅回路の前
段に配置される段間回路の構成を変更するだけで
前記利点を得ることが出来るので、簡単な回路構
成で多くの利点を有する電力増幅回路を提供出来
る。
アイドリング電流が十分小となるので、むだな発
熱を押さえることが出来るという利点が得られ
る。また、本考案に依れば、有信号時のアイドリ
ング電流を十分に供給することが出来るので、ク
ロスオーバー歪の軽減が計れるという利点が得ら
れる。更に本考案に依れば、SEPP増幅回路の前
段に配置される段間回路の構成を変更するだけで
前記利点を得ることが出来るので、簡単な回路構
成で多くの利点を有する電力増幅回路を提供出来
る。
図は、本考案の一実施例を示す回路図である。
主な図番の説明、１，４……差動増幅回路、７
……SEPP増幅回路、８，９，１０，１１……出
力トランジスタ、１２……アイドリング回路、１
３，１４……電流供給回路。
……SEPP増幅回路、８，９，１０，１１……出
力トランジスタ、１２……アイドリング回路、１
３，１４……電流供給回路。
Claims (1)
- 入力段に入力された信号を電圧増幅した後に
SEPP増幅回路により電力増幅して負荷を駆動す
る電力増幅回路において、前記SEPP増幅回路を
構成する出力トランジスタのベースバイアス電圧
を定めるアイドリング回路と、無信号時に前記ア
イドリング回路に所定のアイドリング電流を供給
するとともに、有信号時に信号レベルに応じて低
下する電源電圧を検出し、前記アイドリング回路
に前記所定のアイドリング電流よりも大なるアイ
ドリング電流を供給する電流供給回路とを備え、
前記電流供給回路は、ベースに入力信号が印加さ
れ、エミツタが第１抵抗を介して電源に接続され
た第１トランジスタと、エミツタが前記第１トラ
ンジスタのコレクタに、コレクタが前記アイドリ
ング回路に接続された第２トランジスタと、前記
第１トランジスタのエミツタと前記第２トランジ
スタのベースとの間に接続されたツエーナーダイ
オードと、前記第２トランジスタのベースとアー
スとの間に接続された第２抵抗とによつて構成さ
れ、かつ、前記SEPP増幅回路の前段に配置され
るとともに、入力段に入力された信号を電圧増幅
して前記SEPP増幅回路に供給する段間回路を構
成するようにしたことを特徴とする電力増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283084U JPS619914U (ja) | 1984-06-21 | 1984-06-21 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283084U JPS619914U (ja) | 1984-06-21 | 1984-06-21 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619914U JPS619914U (ja) | 1986-01-21 |
| JPH0533058Y2 true JPH0533058Y2 (ja) | 1993-08-24 |
Family
ID=30649974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283084U Granted JPS619914U (ja) | 1984-06-21 | 1984-06-21 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619914U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680906A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Acoustic power amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972026U (ja) * | 1982-11-02 | 1984-05-16 | 日本ビクター株式会社 | 電源電圧低下抑制用リミツタ回路 |
-
1984
- 1984-06-21 JP JP9283084U patent/JPS619914U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680906A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Acoustic power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS619914U (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006501745A (ja) | キャパシタ経由で結合された、電力増幅器のためのダイナミックバイアスブースト回路 | |
| JPS648923B2 (ja) | ||
| US4333059A (en) | Power amplifying circuit | |
| US4471322A (en) | Power amplifier | |
| JPH0821819B2 (ja) | 増幅回路 | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| US5710522A (en) | Amplifier having an active current source | |
| JPS6212692B2 (ja) | ||
| JP3189605B2 (ja) | スピーカー駆動回路 | |
| JPH0533058Y2 (ja) | ||
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0145150Y2 (ja) | ||
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP3462579B2 (ja) | 増幅回路 | |
| JPS6119543Y2 (ja) | ||
| JP3478359B2 (ja) | オーディオ信号増幅回路およびこの回路を用いたオーディオ装置 | |
| JPS6223133Y2 (ja) | ||
| JPH0124972Y2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS6119549Y2 (ja) | ||
| JPS6119545Y2 (ja) |