JPS6119547Y2 - - Google Patents
Info
- Publication number
- JPS6119547Y2 JPS6119547Y2 JP11104979U JP11104979U JPS6119547Y2 JP S6119547 Y2 JPS6119547 Y2 JP S6119547Y2 JP 11104979 U JP11104979 U JP 11104979U JP 11104979 U JP11104979 U JP 11104979U JP S6119547 Y2 JPS6119547 Y2 JP S6119547Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- inverting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 5
- 102100023843 Selenoprotein P Human genes 0.000 description 5
- 229940119265 sepp Drugs 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はB級増幅動作の場合とほぼ同様の電力
効率で増幅動作をし、かつスイツチング歪の発生
しない電力増幅回路に関する。
効率で増幅動作をし、かつスイツチング歪の発生
しない電力増幅回路に関する。
従来、オーデイオ用の電力増幅回路には、シン
グルエンテツトプツシユプル(以下、SEPPと略
記する)回路が多用され、特に電力効率の良好な
ために、所定のアイドリング電流を流すようには
するがB級動作をするようにバイアスしたB級
SEPP電力増幅回路が採用されている。
グルエンテツトプツシユプル(以下、SEPPと略
記する)回路が多用され、特に電力効率の良好な
ために、所定のアイドリング電流を流すようには
するがB級動作をするようにバイアスしたB級
SEPP電力増幅回路が採用されている。
しかるにB級SEPP電力増幅回路はアイドリン
グ電流の2倍を超える負荷電流を流す正および負
のそれぞれの半サイクルの入力信号の印加中には
トランジスタのスイツチングが行われ、トランジ
スタのキヤリヤ蓄積効果などに寄因してスイツチ
ング歪が発生する欠点があつた。
グ電流の2倍を超える負荷電流を流す正および負
のそれぞれの半サイクルの入力信号の印加中には
トランジスタのスイツチングが行われ、トランジ
スタのキヤリヤ蓄積効果などに寄因してスイツチ
ング歪が発生する欠点があつた。
本考案は上記にかんがみなされたもので、上記
の欠点を解消してB級増幅動作の場合とほぼ同様
の電力効率で増幅動作をし、かつ入力信号の全期
間にわたつてトランジスタをスイツチングさせな
いようにしてスイツチング歪の発生しない電力増
幅回路を提供することを目的とするものであつ
て、以下本考案を実施例により説明する。
の欠点を解消してB級増幅動作の場合とほぼ同様
の電力効率で増幅動作をし、かつ入力信号の全期
間にわたつてトランジスタをスイツチングさせな
いようにしてスイツチング歪の発生しない電力増
幅回路を提供することを目的とするものであつ
て、以下本考案を実施例により説明する。
図は本考案の一実施例の回路図である。
本考案の一実施例の電力増幅回路は、駆動段用
のトランジスタ1のエミツタと出力段用のトラン
ジスタ3のコレクタとの間に抵抗5を接続して、
トランジスタ1と3とをインバーテツトダーリン
トン接続し、トランジスタ3のコレクタを抵抗7
を通して一端を接地した負荷9に接続し、同様に
駆動段用のトランジスタ2のエミツタと出力段用
のトランジスタ4のコレクタとの間に抵抗6を接
続して、トランジスタ2と4とをインバーテツト
ダーリントン接続し、トランジスタ4のコレクタ
を抵抗8を通して負荷9に接続し、トランジスタ
1のベースとトランジスタ2のベースとの間に一
定電圧のバイアス電圧を与える個定バイアス回路
10を接続してSEPP電力増幅回路を構成する。
このSEPP電力増幅回路をさらに入力抵抗17お
よび帰還抵抗23を有する第1の反転増幅器19
と、入力抵抗18および帰還抵抗24を有する第
2の反転増幅器20を設ける。一方、トランジス
タ1のエミツタとトランジスタ2のエミツタとの
間に抵抗11と12との直列回路を接続して抵抗
11と12との共通接続点Bにおいてトランジス
タ1と2のエミツタ間の電圧を分圧して基準電圧
とし、この基準電圧をダイオード13を介して第
1の反転増幅器19の非反転入力端子に、SEPP
電力増幅回路の出力端すなわち抵抗7と8との共
通接続点Aの電圧を入力遮断用のダイオード15
と入力抵抗17を介して第1の反転増幅器19の
反転入力端子に印加し、出力端Aの電圧が基準電
圧以上のとき第1の反転増幅器19が動作するよ
うに構成する。同様に前記の基準電圧をダイオー
ド14を介して第2の反転増幅器20の非反転入
力端子に、出力端Aの電圧を入力遮断用のダイオ
ード16と入力抵抗18を介して第2の反転増幅
器20の反転入力端子に印加し、出力端Aの電圧
が基準電圧以下のとき第2の反転増幅器20が動
作するように構成する。また、第1の反転増幅器
19の出力は抵抗21を通してトランジスタ1の
エミツタに、第2の反転増幅器20の出力は抵抗
22を通してトランジスタ2のエミツタに印加す
る。
のトランジスタ1のエミツタと出力段用のトラン
ジスタ3のコレクタとの間に抵抗5を接続して、
トランジスタ1と3とをインバーテツトダーリン
トン接続し、トランジスタ3のコレクタを抵抗7
を通して一端を接地した負荷9に接続し、同様に
駆動段用のトランジスタ2のエミツタと出力段用
のトランジスタ4のコレクタとの間に抵抗6を接
続して、トランジスタ2と4とをインバーテツト
ダーリントン接続し、トランジスタ4のコレクタ
を抵抗8を通して負荷9に接続し、トランジスタ
1のベースとトランジスタ2のベースとの間に一
定電圧のバイアス電圧を与える個定バイアス回路
10を接続してSEPP電力増幅回路を構成する。
このSEPP電力増幅回路をさらに入力抵抗17お
よび帰還抵抗23を有する第1の反転増幅器19
と、入力抵抗18および帰還抵抗24を有する第
2の反転増幅器20を設ける。一方、トランジス
タ1のエミツタとトランジスタ2のエミツタとの
間に抵抗11と12との直列回路を接続して抵抗
11と12との共通接続点Bにおいてトランジス
タ1と2のエミツタ間の電圧を分圧して基準電圧
とし、この基準電圧をダイオード13を介して第
1の反転増幅器19の非反転入力端子に、SEPP
電力増幅回路の出力端すなわち抵抗7と8との共
通接続点Aの電圧を入力遮断用のダイオード15
と入力抵抗17を介して第1の反転増幅器19の
反転入力端子に印加し、出力端Aの電圧が基準電
圧以上のとき第1の反転増幅器19が動作するよ
うに構成する。同様に前記の基準電圧をダイオー
ド14を介して第2の反転増幅器20の非反転入
力端子に、出力端Aの電圧を入力遮断用のダイオ
ード16と入力抵抗18を介して第2の反転増幅
器20の反転入力端子に印加し、出力端Aの電圧
が基準電圧以下のとき第2の反転増幅器20が動
作するように構成する。また、第1の反転増幅器
19の出力は抵抗21を通してトランジスタ1の
エミツタに、第2の反転増幅器20の出力は抵抗
22を通してトランジスタ2のエミツタに印加す
る。
なおダイオード13および14は入力遮断用の
ダイオード15および16の順方向電圧降下を補
償するために接続されたものであつて、常に順方
向に電流を流すようにバイアスしてある。
ダイオード15および16の順方向電圧降下を補
償するために接続されたものであつて、常に順方
向に電流を流すようにバイアスしてある。
上記の如く構成した電力増幅回路において、正
電源+B側と出力端Aとの間の回路と、負電源−
B側と出力端Aとの間の回路とは各抵抗の抵抗値
に等しく選択してある。
電源+B側と出力端Aとの間の回路と、負電源−
B側と出力端Aとの間の回路とは各抵抗の抵抗値
に等しく選択してある。
まず無入力信号時について説明する。無入力信
号時においたは固定バイアス回路10のバイアス
電圧によりトランジスタ1,2,3および4はオ
ン状態にあり、トランジスタ3および4には所定
のアイドリング電流が流れる。しかし出力端Aと
共通接続点Bとの間に電位差はなく、第1の反転
増幅器19および20の入力は零であり、トラン
ジスタ1および2のエミツタ電流は抵抗5と21
に、および抵抗6と22とに分流している。なお
抵抗11と12とは常に一定の電流が流れてい
る。
号時においたは固定バイアス回路10のバイアス
電圧によりトランジスタ1,2,3および4はオ
ン状態にあり、トランジスタ3および4には所定
のアイドリング電流が流れる。しかし出力端Aと
共通接続点Bとの間に電位差はなく、第1の反転
増幅器19および20の入力は零であり、トラン
ジスタ1および2のエミツタ電流は抵抗5と21
に、および抵抗6と22とに分流している。なお
抵抗11と12とは常に一定の電流が流れてい
る。
つぎに、上記の電力増幅回路に負の半サイクル
の入力信号が印加されているときは、トランジス
タ1および2のベース電位は負側に移動してお
り、トランジスタ2および4のコレクタ電流は前
記無入力信号時の値から増加し、このコレクタ電
流の増加分は抵抗6,8を通つて負荷9に流れ込
み、負荷9に負の半サイクルの入力信号を増幅し
た電力を発生させる。
の入力信号が印加されているときは、トランジス
タ1および2のベース電位は負側に移動してお
り、トランジスタ2および4のコレクタ電流は前
記無入力信号時の値から増加し、このコレクタ電
流の増加分は抵抗6,8を通つて負荷9に流れ込
み、負荷9に負の半サイクルの入力信号を増幅し
た電力を発生させる。
トランジスタ2および4のコレクタ電流の増加
により抵抗6および8の電圧降下は増加し、出力
端Aの電位は共通接続点Bの電位すなわち基準電
圧より高電位となる。
により抵抗6および8の電圧降下は増加し、出力
端Aの電位は共通接続点Bの電位すなわち基準電
圧より高電位となる。
一方、負の半サイクルの入力信号の印加によ
り、抵抗5に流れる電流は無入力信号時の値から
減少、もしくは逆方向(トランジスタ3のコレク
タからトランジスタ1のエミツタへの方向)に流
れて、トランジスタ1はオフ状態に移行しようと
する。しかし前述の如く出力端Aの電位が共通接
続点Bの電位より高電位となつたことにより第1
の反転増幅器19は働き、第1の反転増幅器19
の出力端子の電位は下げられる。そこで抵抗21
に流れるトランジスタ1のエミツタ電流は増加
し、抵抗5に流れるトランジスタ1のエミツタ電
流の変化分は抵抗21に流れるトランジスタ1の
エミツタ電流の増加により補償される。そこでト
ランジスタ1のベース・エミツタ間電圧はトラン
ジスタ1をオン状態にする値に維持されてトラン
ジスタ1はオン状態に維持される。
り、抵抗5に流れる電流は無入力信号時の値から
減少、もしくは逆方向(トランジスタ3のコレク
タからトランジスタ1のエミツタへの方向)に流
れて、トランジスタ1はオフ状態に移行しようと
する。しかし前述の如く出力端Aの電位が共通接
続点Bの電位より高電位となつたことにより第1
の反転増幅器19は働き、第1の反転増幅器19
の出力端子の電位は下げられる。そこで抵抗21
に流れるトランジスタ1のエミツタ電流は増加
し、抵抗5に流れるトランジスタ1のエミツタ電
流の変化分は抵抗21に流れるトランジスタ1の
エミツタ電流の増加により補償される。そこでト
ランジスタ1のベース・エミツタ間電圧はトラン
ジスタ1をオン状態にする値に維持されてトラン
ジスタ1はオン状態に維持される。
なおこのとき、第2の反転増幅器20はダイオ
ード16によつて入力が遮断されているため無入
力信号時とじ状態に維持される。
ード16によつて入力が遮断されているため無入
力信号時とじ状態に維持される。
また、負の半サイクルの入力信号が印加されて
いるときには、抵抗5,7,17,21および2
3によるブリツヂ回路が形成される。いま抵抗7
に流れる電流は微少なために抵抗7を無視すれ
ば、前記のブリツヂ回路は抵抗5,17,21お
よび23で形成され、抵抗5,17,21および
23の抵抗値R5,R17,R21、およびR23の間に
R17・R21=R5・R23の関係があるときブリツヂ回
路は平衡する。いまR17・R21=R5・R23の関係に
あるように抵抗5,17,21および23の抵抗
値を選択したときは共通接続点Bの電位とトラン
ジスタ1のエミツタの電位との電位差は抵抗8に
流れる電流の大小にかかわらず無入力信号時の場
合の電位差と等しく、トランジスタ1には無入力
信号時の場合と同一値のエミツタ電流を流した状
態でのオン状態にトランジスタ1は維持されるこ
とになる。またR17・R21=R5・R23の条件が満さ
れないときにおいては前記した如くトランジスタ
1はオン状態に維持されるがこの場合のトランジ
スタ1のエミツタ電流値は無入力信号時のトラン
ジスタ1のエミツタ電流値とは異なる。
いるときには、抵抗5,7,17,21および2
3によるブリツヂ回路が形成される。いま抵抗7
に流れる電流は微少なために抵抗7を無視すれ
ば、前記のブリツヂ回路は抵抗5,17,21お
よび23で形成され、抵抗5,17,21および
23の抵抗値R5,R17,R21、およびR23の間に
R17・R21=R5・R23の関係があるときブリツヂ回
路は平衡する。いまR17・R21=R5・R23の関係に
あるように抵抗5,17,21および23の抵抗
値を選択したときは共通接続点Bの電位とトラン
ジスタ1のエミツタの電位との電位差は抵抗8に
流れる電流の大小にかかわらず無入力信号時の場
合の電位差と等しく、トランジスタ1には無入力
信号時の場合と同一値のエミツタ電流を流した状
態でのオン状態にトランジスタ1は維持されるこ
とになる。またR17・R21=R5・R23の条件が満さ
れないときにおいては前記した如くトランジスタ
1はオン状態に維持されるがこの場合のトランジ
スタ1のエミツタ電流値は無入力信号時のトラン
ジスタ1のエミツタ電流値とは異なる。
以上の如くトランジスタ1がオン状態に維持さ
れることによりトランジスタ3もオン状態に維持
される。
れることによりトランジスタ3もオン状態に維持
される。
つぎに正の半サイクルの入力信号が印加されて
いるときにおける動作も上記の場合と同様であ
り、その詳細な説明は省略する。なおこの場合前
記に説明したブリツヂ回路は抵抗6,18,22
および24により形成され、その平衡条件は抵抗
6,18,22および24の抵抗値をR6,R18,
R22およびR24とすれば、R18・R22=R6・R24であ
る。
いるときにおける動作も上記の場合と同様であ
り、その詳細な説明は省略する。なおこの場合前
記に説明したブリツヂ回路は抵抗6,18,22
および24により形成され、その平衡条件は抵抗
6,18,22および24の抵抗値をR6,R18,
R22およびR24とすれば、R18・R22=R6・R24であ
る。
なお図において、正電源+Bとトランジスタ1
のコレクタとの間に、および負電源−Bとトラン
ジスタ2のコレクタとの間にそれぞれ接続した抵
抗25および26は省略しても差支えない。
のコレクタとの間に、および負電源−Bとトラン
ジスタ2のコレクタとの間にそれぞれ接続した抵
抗25および26は省略しても差支えない。
また、上記の説明はトランジスタ1のエミツタ
とトランジスタ2のエミツタとの間の電圧を分圧
して基準電圧を得た場合であるが、トランジスタ
1のベースとトランジスタ2のベースとの間の電
圧を分圧して基準電圧としても同様である。
とトランジスタ2のエミツタとの間の電圧を分圧
して基準電圧を得た場合であるが、トランジスタ
1のベースとトランジスタ2のベースとの間の電
圧を分圧して基準電圧としても同様である。
以上説明した如く本考案によれば、入力信号の
極性にかかわらず、全周期にわたつて総てのトラ
ンジスタはスイツチング動作をすることはなく、
常にオン状態で動作し、スイツチング歪の発生す
ることはない。
極性にかかわらず、全周期にわたつて総てのトラ
ンジスタはスイツチング動作をすることはなく、
常にオン状態で動作し、スイツチング歪の発生す
ることはない。
また、入力信号の極性により負荷に電流を流す
トランジスタは入れ替り、B級動作の場合と同様
の電力効率で増幅動作が行われる。
トランジスタは入れ替り、B級動作の場合と同様
の電力効率で増幅動作が行われる。
また第1のおよび第2の反転増幅器は無入力信
号時にはその入力は平衡し、入力信号の印加時の
み第1のまたは第2の反転増幅器の出力で駆動段
用のトランジスタのエミツタ電位を変化させる様
に構成したため、無入力信号時のバイアスの安定
性も良い。
号時にはその入力は平衡し、入力信号の印加時の
み第1のまたは第2の反転増幅器の出力で駆動段
用のトランジスタのエミツタ電位を変化させる様
に構成したため、無入力信号時のバイアスの安定
性も良い。
図は本考案の一実施例の回路図。
1および2……駆動段用のトランジスタ、3お
よび4……出力段用のトランジスタ、9……負
荷、10……固定バイアス回路、19および20
……第1のおよび第2の反転増幅器。
よび4……出力段用のトランジスタ、9……負
荷、10……固定バイアス回路、19および20
……第1のおよび第2の反転増幅器。
Claims (1)
- インバーテツトダーリントン接続された駆動段
用のトランジスタと出力段用のトランジスタと、
駆動段用のトランジスタのエミツタと出力段用の
トランジスタのコレクタとの間に接続した抵抗と
を有し、固定バイアスされたシングルエンデツト
プツシユプル電力増幅回路において、駆動段用の
トランジスタのエミツタ間の、またはベース間の
電圧を分圧して基準電圧とし、該基準電圧が第1
のダイオードを介して非反転入力端子に、シング
ルエンテツトプツシユプル電力増幅回路の出力端
の電圧が第2のダイオードを介して反転入力端子
にそれぞれ印加され、かつ前記出力端の電圧が前
記基準電圧以上のとき作動する第1の反転増幅器
と、前記基準電圧が第3のダイオードを介して非
反転入力端子に、前記出力端の電圧が第4のダイ
オードを介して反転入力端子にそれぞれ印加さ
れ、かつ前記出力端の電圧が前記基準電圧以下の
とき作動する第2の反転増幅器とを備え、第1の
反転増幅器の出力電圧を第1の抵抗を通して一方
の駆動段用のトランジスタのエミツタに、第2の
反転増幅器の出力電圧を第2の抵抗を通して他方
の駆動段用のトランジスタのエミツタに各別に印
加するようにしてなることを特徴とする電力増幅
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11104979U JPS6119547Y2 (ja) | 1979-08-10 | 1979-08-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11104979U JPS6119547Y2 (ja) | 1979-08-10 | 1979-08-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5629518U JPS5629518U (ja) | 1981-03-20 |
JPS6119547Y2 true JPS6119547Y2 (ja) | 1986-06-12 |
Family
ID=29343548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11104979U Expired JPS6119547Y2 (ja) | 1979-08-10 | 1979-08-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6119547Y2 (ja) |
-
1979
- 1979-08-10 JP JP11104979U patent/JPS6119547Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5629518U (ja) | 1981-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4723111A (en) | Amplifier arrangement | |
JPS6212692B2 (ja) | ||
JPS6212691B2 (ja) | ||
JPS6119547Y2 (ja) | ||
JPH0752815B2 (ja) | プツシユプル増幅器 | |
US4345215A (en) | Audio frequency power amplifier circuit | |
JPS6040018Y2 (ja) | 電力増幅回路 | |
JPS6119546Y2 (ja) | ||
JPH04369105A (ja) | 増幅器 | |
JPS6119543Y2 (ja) | ||
JPH0773170B2 (ja) | 差動増幅回路 | |
JP2509462Y2 (ja) | 増幅器 | |
JPS6223133Y2 (ja) | ||
JPS6223136Y2 (ja) | ||
KR100394301B1 (ko) | Btl증폭회로 | |
JP3733188B2 (ja) | パワーアンプ | |
JPS6119545Y2 (ja) | ||
JPS6119549Y2 (ja) | ||
JPS6040017Y2 (ja) | 電力増幅回路 | |
JPS6119544Y2 (ja) | ||
JPS6119542Y2 (ja) | ||
JPS6123687B2 (ja) | ||
JPS6036896Y2 (ja) | 電力増幅回路 | |
JPS6049367B2 (ja) | B級増幅回路 | |
JPS6244574Y2 (ja) |