JPH05327795A - 周波数偏移変調器 - Google Patents
周波数偏移変調器Info
- Publication number
- JPH05327795A JPH05327795A JP12224592A JP12224592A JPH05327795A JP H05327795 A JPH05327795 A JP H05327795A JP 12224592 A JP12224592 A JP 12224592A JP 12224592 A JP12224592 A JP 12224592A JP H05327795 A JPH05327795 A JP H05327795A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- frequency divider
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 周波数偏移変調器の出力データの位相ジッタ
を無くし、可変分周器の誤動作を無くすことを目的とす
る。 【構成】 位相比較周波数を入力データの周波数の整数
倍とし、また、可変分周器の動作周期を位相比較周波数
の周期と等しくする分周カウンタ7を備えたことを特徴
とする。
を無くし、可変分周器の誤動作を無くすことを目的とす
る。 【構成】 位相比較周波数を入力データの周波数の整数
倍とし、また、可変分周器の動作周期を位相比較周波数
の周期と等しくする分周カウンタ7を備えたことを特徴
とする。
Description
【0001】
【産業上の利用分野】本発明は、ディジタルデータ通信
に使用する高速データ伝送用の周波数偏移変調器に関す
る。
に使用する高速データ伝送用の周波数偏移変調器に関す
る。
【0002】
【従来の技術】従来の周波数偏移変調器の構成を図4に
示す。電圧制御発振器3で発生する周波数の分周比を入
力データにより変化させて出力データの周波数をシフト
させている。データ変換部1は入力データを可変分周器
2用のデータに変換する。位相比較器5は可変分周器2
の出力と分周器6で位相比較用に分周されたシステムク
ロックfr とを位相比較する。位相比較器5の出力はロ
ーパスフィルタ4を通して電圧制御発振器3に入力さ
れ、出力周波数を制御する。ここで、図5に示すよう
に、可変分周器2の内部で使用されるカウンタの初期化
信号LOADは可変分周器2のRCO端子から供給され
るリップルキャリィ信号である。
示す。電圧制御発振器3で発生する周波数の分周比を入
力データにより変化させて出力データの周波数をシフト
させている。データ変換部1は入力データを可変分周器
2用のデータに変換する。位相比較器5は可変分周器2
の出力と分周器6で位相比較用に分周されたシステムク
ロックfr とを位相比較する。位相比較器5の出力はロ
ーパスフィルタ4を通して電圧制御発振器3に入力さ
れ、出力周波数を制御する。ここで、図5に示すよう
に、可変分周器2の内部で使用されるカウンタの初期化
信号LOADは可変分周器2のRCO端子から供給され
るリップルキャリィ信号である。
【0003】
【発明が解決しようとする課題】このような従来例で
は、入力データ周波数fd と位相比較周波数fr との関
係が整数比になっていないので、位相比較周波数信号の
位相に対して入力データの位相は一定していない。した
がって入力データの位相によって出力データの位相が位
相比較周波数の周期内でばらつくことになり、出力デー
タにジッタを生じる欠点がある。
は、入力データ周波数fd と位相比較周波数fr との関
係が整数比になっていないので、位相比較周波数信号の
位相に対して入力データの位相は一定していない。した
がって入力データの位相によって出力データの位相が位
相比較周波数の周期内でばらつくことになり、出力デー
タにジッタを生じる欠点がある。
【0004】また、可変分周器2への入力クロックすな
わち電圧制御発振器の出力が入力データに応じて変化す
るので、可変分周器2の内部で発生している初期化信号
の周期も電圧制御発振器の出力が安定するまでの期間変
化することになり、初期化信号の位相を入力データの位
相との関係が一定とはならず、初期化の瞬間に入力デー
タが変化した場合には正常な分周比にならない可能性が
生じる。
わち電圧制御発振器の出力が入力データに応じて変化す
るので、可変分周器2の内部で発生している初期化信号
の周期も電圧制御発振器の出力が安定するまでの期間変
化することになり、初期化信号の位相を入力データの位
相との関係が一定とはならず、初期化の瞬間に入力デー
タが変化した場合には正常な分周比にならない可能性が
生じる。
【0005】この現象を図6のタイミング図を用いて説
明する。図6で、(a)の波形は入力データの波形を示
し、(b)の波形は位相比較器5の基準信号fr の波形
を示し、(c)の波形は可変分周器2のリップルキャリ
ィの波形を示し、(d)の波形は可変分周器2への初期
化信号の波形を示し、(e)の波形は電圧制御発振器3
の周波数を示し、(f)の波形は可変分周器2のクロッ
クの波形を示す。可変分周器2のRCO端子から出力さ
れるリップルキャリィは、入力データが(a)に示すよ
うに変化済みであるのにもかかわらず電圧制御発振器3
から可変分周器2のCLK端子に与えられるクロックの
変化が(f)の括弧で括られた区間に示すように完了し
ていないために、(c)の括弧で括られた区間に示すよ
うに周期が長くなる。このために、可変分周器2の初期
化信号LOADに可変分周器2のリップルキャリィ信号
を用いると、電圧制御発振器3が応答する期間すなわち
周波数の切り換えが終了する期間にわたり可変分周器2
の周期が変化し、入力データの位相と可変分周器2の初
期化信号LOADの位相との関係が一定にならない。
明する。図6で、(a)の波形は入力データの波形を示
し、(b)の波形は位相比較器5の基準信号fr の波形
を示し、(c)の波形は可変分周器2のリップルキャリ
ィの波形を示し、(d)の波形は可変分周器2への初期
化信号の波形を示し、(e)の波形は電圧制御発振器3
の周波数を示し、(f)の波形は可変分周器2のクロッ
クの波形を示す。可変分周器2のRCO端子から出力さ
れるリップルキャリィは、入力データが(a)に示すよ
うに変化済みであるのにもかかわらず電圧制御発振器3
から可変分周器2のCLK端子に与えられるクロックの
変化が(f)の括弧で括られた区間に示すように完了し
ていないために、(c)の括弧で括られた区間に示すよ
うに周期が長くなる。このために、可変分周器2の初期
化信号LOADに可変分周器2のリップルキャリィ信号
を用いると、電圧制御発振器3が応答する期間すなわち
周波数の切り換えが終了する期間にわたり可変分周器2
の周期が変化し、入力データの位相と可変分周器2の初
期化信号LOADの位相との関係が一定にならない。
【0006】本発明は、このような欠点を除去するもの
で、出力データの位相ジッタを無くし、可変分周器の誤
動作を防止する手段をもつ周波数偏移変調器を提供する
ことを目的とする。
で、出力データの位相ジッタを無くし、可変分周器の誤
動作を防止する手段をもつ周波数偏移変調器を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】本発明は、与えられた制
御信号の電圧値に応じた周波数の信号を発生する電圧制
御発振器と、入力データを変換した信号を生成するデー
タ変換部と、上記電圧制御発振器で発生する信号の周波
数を上記データ変換部で生成された信号に応じて分周
し、上記データ変換部に与えられた入力データの周波数
に対して所定分周比の周波数の信号を生成する可変分周
器と、システムクロック信号の周波数に対して上記所定
分周比の周波数である位相比較周波数の信号を生成する
分周器と、上記可変分周器で生成された信号の位相と上
記分周器で生成された信号の位相とを比較し、その比較
結果を示す信号を生成する位相比較器と、この位相比較
器で生成された信号に応じて上記電圧制御発振器に与え
る制御信号を生成するローパスフィルタとを備えた周波
数偏移変調器において、上記分周器で生成される信号の
位相比較周波数を上記データ変換部に与えられる入力デ
ータの周波数に対して整数比に保つ手段を備えたことを
特徴とする。
御信号の電圧値に応じた周波数の信号を発生する電圧制
御発振器と、入力データを変換した信号を生成するデー
タ変換部と、上記電圧制御発振器で発生する信号の周波
数を上記データ変換部で生成された信号に応じて分周
し、上記データ変換部に与えられた入力データの周波数
に対して所定分周比の周波数の信号を生成する可変分周
器と、システムクロック信号の周波数に対して上記所定
分周比の周波数である位相比較周波数の信号を生成する
分周器と、上記可変分周器で生成された信号の位相と上
記分周器で生成された信号の位相とを比較し、その比較
結果を示す信号を生成する位相比較器と、この位相比較
器で生成された信号に応じて上記電圧制御発振器に与え
る制御信号を生成するローパスフィルタとを備えた周波
数偏移変調器において、上記分周器で生成される信号の
位相比較周波数を上記データ変換部に与えられる入力デ
ータの周波数に対して整数比に保つ手段を備えたことを
特徴とする。
【0008】ここで、上記可変分周器で使用される初期
化信号の周期を上記分周器で生成される信号の周期と一
致させる手段を備えることが好ましい。
化信号の周期を上記分周器で生成される信号の周期と一
致させる手段を備えることが好ましい。
【0009】
【作用】位相比較周波数を入力データの周波数の整数倍
とし、また、可変分周器の動作周期を位相比較周波数の
周期と等しくする。これにより、入力データの位相と位
相比較周波数の位相および可変分周器の動作位相を適当
な関係に保つことができ、出力データの位相ジッタを無
くし、可変分周器の誤動作を無くすことができる。
とし、また、可変分周器の動作周期を位相比較周波数の
周期と等しくする。これにより、入力データの位相と位
相比較周波数の位相および可変分周器の動作位相を適当
な関係に保つことができ、出力データの位相ジッタを無
くし、可変分周器の誤動作を無くすことができる。
【0010】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1はこの実施例の構成図である。
して説明する。図1はこの実施例の構成図である。
【0011】この実施例は、図1に示すように、与えら
れた制御信号の電圧値に応じた周波数の信号を発生する
電圧制御発振器3と、周波数fd の入力データを変換し
た信号を生成するデータ変換部1と、電圧制御発振器3
で発生する信号の周波数をデータ変換部1で生成された
信号に応じて分周し、周波数fd に対して分周比rの周
波数の信号を生成する可変分周器2と、システムクロッ
ク信号の周波数fs を分周し、周波数fs に対して分周
比rの位相比較周波数fr の信号を生成する分周器6
と、可変分周器2で生成された信号の位相と分周器6で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器5と、位相比較器5で生成さ
れた信号が与えられ、電圧制御発振器3に制御信号を与
えるローパスフィルタ4とを備え、さらに、本発明の特
徴とする手段として、分周器6で生成される信号の位相
比較周波数fr をデータ変換部1への入力データの周波
数fd に対して整数比に保つ手段と、可変分周器2で使
用される初期化信号の周期を周波数fr をもつ信号の周
期と一致させる手段である分周カウンタ7を備える。次
に、この実施例の動作を説明する。
れた制御信号の電圧値に応じた周波数の信号を発生する
電圧制御発振器3と、周波数fd の入力データを変換し
た信号を生成するデータ変換部1と、電圧制御発振器3
で発生する信号の周波数をデータ変換部1で生成された
信号に応じて分周し、周波数fd に対して分周比rの周
波数の信号を生成する可変分周器2と、システムクロッ
ク信号の周波数fs を分周し、周波数fs に対して分周
比rの位相比較周波数fr の信号を生成する分周器6
と、可変分周器2で生成された信号の位相と分周器6で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器5と、位相比較器5で生成さ
れた信号が与えられ、電圧制御発振器3に制御信号を与
えるローパスフィルタ4とを備え、さらに、本発明の特
徴とする手段として、分周器6で生成される信号の位相
比較周波数fr をデータ変換部1への入力データの周波
数fd に対して整数比に保つ手段と、可変分周器2で使
用される初期化信号の周期を周波数fr をもつ信号の周
期と一致させる手段である分周カウンタ7を備える。次
に、この実施例の動作を説明する。
【0012】fd とfr とは整数比に選んでおり、次式
で表される。
で表される。
【0013】 fd ・n=fr (n:整数) …(1) また、分周カウンタ7は可変分周器2へ入力する初期化
信号LOADを生成する。この初期化信号LOADの周
期は1/fr の安定した値であり、これにより可変分周
器2内での動作周期は常に一定になり、初期化信号LO
ADの位相と入力データの位相との関係は一定になる。
図2は可変分周器2の初期化信号LOADが、従来例で
は端子RCOから与えられていたのに代わり分周カウン
タ7から与えられていることを示す。図3の(a)の波
形は入力データの波形を示し、(b)の波形は位相比較
器5の基準信号fr の波形を示し、(c)の波形は可変
分周器2からのリップルキャリィの波形を示し、(d)
の波形は可変分周器2への初期化信号LOADの波形を
示し、(e)の波形は電圧制御発振器3の周波数を示
し、(f)の波形は可変分周器2に与えられるクロック
の波形を示す。(d)に示すように可変分周器2への初
期化信号LOADの周期は常に安定している。
信号LOADを生成する。この初期化信号LOADの周
期は1/fr の安定した値であり、これにより可変分周
器2内での動作周期は常に一定になり、初期化信号LO
ADの位相と入力データの位相との関係は一定になる。
図2は可変分周器2の初期化信号LOADが、従来例で
は端子RCOから与えられていたのに代わり分周カウン
タ7から与えられていることを示す。図3の(a)の波
形は入力データの波形を示し、(b)の波形は位相比較
器5の基準信号fr の波形を示し、(c)の波形は可変
分周器2からのリップルキャリィの波形を示し、(d)
の波形は可変分周器2への初期化信号LOADの波形を
示し、(e)の波形は電圧制御発振器3の周波数を示
し、(f)の波形は可変分周器2に与えられるクロック
の波形を示す。(d)に示すように可変分周器2への初
期化信号LOADの周期は常に安定している。
【0014】
【発明の効果】本発明は、以上説明したように、初期化
信号の周期を常に一定にし、入力データ周波数と位相比
較周波数との比を整数比にすることによって入力データ
の位相と位相比較周波数の位相ならびに可変分周器の動
作周期の位相を適当に選ぶことができるので、出力デー
タの位相ジッタを無くすとともに可変分周器の誤動作を
無くすことができる効果がある。
信号の周期を常に一定にし、入力データ周波数と位相比
較周波数との比を整数比にすることによって入力データ
の位相と位相比較周波数の位相ならびに可変分周器の動
作周期の位相を適当に選ぶことができるので、出力デー
タの位相ジッタを無くすとともに可変分周器の誤動作を
無くすことができる効果がある。
【図1】本発明実施例の構成を示すブロック構成図。
【図2】図1に含まれる可変分周器構成を示す図。
【図3】本発明実施例の動作を示すタイミング図。
【図4】従来例の構成を示すブロック構成図。
【図5】図4に含まれる可変分周器構成を示す図。
【図6】従来例の動作を示すタイミング図。
1 データ変換部 2 可変分周器 3 電圧制御発振器(VCO) 4 ローパスフィルタ(LPF) 5 位相比較器(PD) 6 分周器 7 分周カウンタ
Claims (2)
- 【請求項1】 与えられた制御信号の電圧値に応じた周
波数の信号を発生する電圧制御発振器と、 入力データを変換した信号を生成するデータ変換部と、 上記電圧制御発振器で発生する信号の周波数を上記デー
タ変換部で生成された信号に応じて分周し、上記データ
変換部に与えられた入力データの周波数に対して所定分
周比の周波数の信号を生成する可変分周器と、 システムクロック信号の周波数に対して上記所定分周比
の周波数である位相比較周波数の信号を生成する分周器
と、 上記可変分周器で生成された信号の位相と上記分周器で
生成された信号の位相とを比較し、その比較結果を示す
信号を生成する位相比較器と、 この位相比較器で生成された信号に応じて上記電圧制御
発振器に与える制御信号を生成するローパスフィルタと
を備えた周波数偏移変調器において、 上記分周器で生成される信号の位相比較周波数を上記デ
ータ変換部に与えられる入力データの周波数に対して整
数比に保つ手段を備えたことを特徴とする周波数偏移変
調器。 - 【請求項2】 上記可変分周器で使用される初期化信号
の周期を上記分周器で生成される信号の周期と一致させ
る手段を備えた請求項1記載の周波数偏移変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12224592A JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12224592A JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05327795A true JPH05327795A (ja) | 1993-12-10 |
Family
ID=14831187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12224592A Pending JPH05327795A (ja) | 1992-05-14 | 1992-05-14 | 周波数偏移変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05327795A (ja) |
-
1992
- 1992-05-14 JP JP12224592A patent/JPH05327795A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40424E1 (en) | Structure of delta-sigma fractional type divider | |
US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
JPH06132816A (ja) | 位相ロックループ回路 | |
US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
JPH05327795A (ja) | 周波数偏移変調器 | |
JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
EP1241790B1 (en) | Full digital phase locked loop and circuitry for utilizing the same | |
JPH0548453A (ja) | 周波数シンセサイザ | |
JP3797791B2 (ja) | Pllシンセサイザ発振器 | |
JPS62146020A (ja) | Pll周波数シンセサイザ | |
JP2940220B2 (ja) | Fsk変調器 | |
JP2001237700A (ja) | 位相同期ループ回路 | |
JP3035755B2 (ja) | 位相同期回路 | |
JPS6333739B2 (ja) | ||
JPH0795051A (ja) | ディジタルpll回路 | |
JP3404999B2 (ja) | デジタルpll回路 | |
KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
JP3019434B2 (ja) | 周波数シンセサイザ | |
JPS6348016A (ja) | 周波数シンセサイザ | |
JP3013859B2 (ja) | 周波数シンセサイザ | |
JPH04273618A (ja) | Pll回路 | |
JPH1188156A (ja) | クロック生成用pll回路 |