JPH0529450A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0529450A JPH0529450A JP17860291A JP17860291A JPH0529450A JP H0529450 A JPH0529450 A JP H0529450A JP 17860291 A JP17860291 A JP 17860291A JP 17860291 A JP17860291 A JP 17860291A JP H0529450 A JPH0529450 A JP H0529450A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- element isolation
- oxide film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 耐放射線デバイスの製造方法に関し，素子間
分離膜の段差を緩和し且つ放射線耐性を向上することを
目的とする。 【構成】 半導体基板１上に素子間分離膜２を形成する
工程と，次いで，該基板表面に該半導体の酸化膜５を形
成する工程と，次いで，該酸化膜５中に該基板と同一導
電型不純物のイオンを注入する工程と，次いで，該基板
上に絶縁膜６を被着する工程と，次いで, 異方性エッチ
ングにより該絶縁膜６と該酸化膜５とをエッチングし，
素子間分離膜２の側面に絶縁膜６と該酸化膜５からなる
側壁を形成し，熱処理を行って該側壁下の該基板内に該
不純物を導入する工程とを有するように構成する。ま
た，前記イオンが該半導体に導電性を付与する不純物の
フッ化物のイオンであるように構成する。
分離膜の段差を緩和し且つ放射線耐性を向上することを
目的とする。 【構成】 半導体基板１上に素子間分離膜２を形成する
工程と，次いで，該基板表面に該半導体の酸化膜５を形
成する工程と，次いで，該酸化膜５中に該基板と同一導
電型不純物のイオンを注入する工程と，次いで，該基板
上に絶縁膜６を被着する工程と，次いで, 異方性エッチ
ングにより該絶縁膜６と該酸化膜５とをエッチングし，
素子間分離膜２の側面に絶縁膜６と該酸化膜５からなる
側壁を形成し，熱処理を行って該側壁下の該基板内に該
不純物を導入する工程とを有するように構成する。ま
た，前記イオンが該半導体に導電性を付与する不純物の
フッ化物のイオンであるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に, 耐放射線デバイスの素子間分離方法に関す
る。
係り，特に, 耐放射線デバイスの素子間分離方法に関す
る。
【０００２】
【従来の技術】図２(A),(B) は素子間分離の従来例を説
明する断面図である。図２(A) はLOCOS(選択酸化) 法を
用いた素子間分離である。図において，１はｐ型シリコ
ン(p-Si)基板，２は素子間分離膜で熱酸化による二酸化
シリコン(SiO2)膜，３はゲート絶縁膜，４はゲートであ
る。
明する断面図である。図２(A) はLOCOS(選択酸化) 法を
用いた素子間分離である。図において，１はｐ型シリコ
ン(p-Si)基板，２は素子間分離膜で熱酸化による二酸化
シリコン(SiO2)膜，３はゲート絶縁膜，４はゲートであ
る。
【０００３】放射線環境下でMOS FET を用いた場合, Si
O2膜中で放射線損傷が発生する, 特に, 厚い素子間分離
用の分離絶縁膜では発生する損傷量が大きく, 素子の信
頼性にとって重要な問題となっている。
O2膜中で放射線損傷が発生する, 特に, 厚い素子間分離
用の分離絶縁膜では発生する損傷量が大きく, 素子の信
頼性にとって重要な問題となっている。
【０００４】SiO2膜中に放射線が入射すると, SiO2膜内
に固定正電荷が発生し, 分離絶縁膜下のｐ型半導体基板
表面の導電型が反転してチャネルが形成されるようにな
り，ゲートがオフ状態でもソースとドレイン間には分離
絶縁膜をバイパスしたリーク電流が流れるようになる。
に固定正電荷が発生し, 分離絶縁膜下のｐ型半導体基板
表面の導電型が反転してチャネルが形成されるようにな
り，ゲートがオフ状態でもソースとドレイン間には分離
絶縁膜をバイパスしたリーク電流が流れるようになる。
【０００５】この対策の一つに図２(B) に示されるシー
ルドプレート構造の素子間分離法が考えられている。図
において，21は熱酸化によるSiO2膜, 22は高濃度にドー
プされたポリシリコン膜, 23は気相成長(CVD) によるSi
O2膜, 24はCVD-SiO2からなる側壁である。
ルドプレート構造の素子間分離法が考えられている。図
において，21は熱酸化によるSiO2膜, 22は高濃度にドー
プされたポリシリコン膜, 23は気相成長(CVD) によるSi
O2膜, 24はCVD-SiO2からなる側壁である。
【０００６】この場合, 素子間分離膜は21, 22, 23の膜
からなり，素子間分離膜周縁の段差が急峻であるため,
側壁24が形成されている。この方法は，基板と接触する
酸化膜の膜厚を低減して放射線損傷量を少なくしたもの
であるが, 素子間分離膜周縁の段差が急峻で上層配線の
断線等の問題があるため, 図示のように側壁を形成して
段差を緩和している。
からなり，素子間分離膜周縁の段差が急峻であるため,
側壁24が形成されている。この方法は，基板と接触する
酸化膜の膜厚を低減して放射線損傷量を少なくしたもの
であるが, 素子間分離膜周縁の段差が急峻で上層配線の
断線等の問題があるため, 図示のように側壁を形成して
段差を緩和している。
【０００７】しかし，側壁下の基板には不純物が導入さ
れていないので，側壁中に発生した固定電荷によりリー
ク電流が発生するという問題があった。これに対する従
来技術としては, 側壁の膜厚を薄くして放射線損傷量を
減らすようにしている。しかし，このことは素子間分離
膜周縁の段差緩和をある程度犠牲にすることになる。
れていないので，側壁中に発生した固定電荷によりリー
ク電流が発生するという問題があった。これに対する従
来技術としては, 側壁の膜厚を薄くして放射線損傷量を
減らすようにしている。しかし，このことは素子間分離
膜周縁の段差緩和をある程度犠牲にすることになる。
【０００８】
【発明が解決しようとする課題】本発明は素子間分離膜
の段差の緩和を充分に行い且つ放射線耐性を向上するこ
とを目的とする。
の段差の緩和を充分に行い且つ放射線耐性を向上するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記課題の解決は，
１）半導体基板(1) 上に素子間分離膜(2) を形成する工
程と，次いで，該基板表面に該半導体の酸化膜(5) を形
成する工程と，次いで，該酸化膜(5) 中に該基板と同一
導電型不純物のイオンを注入する工程と，次いで，該基
板上に絶縁膜(6)を被着する工程と，次いで, 異方性エ
ッチングにより該絶縁膜(6) と該酸化膜(5) とをエッチ
ングし，素子間分離膜(2) の側面に絶縁膜(6) と該酸化
膜(5) からなる側壁を形成し，熱処理を行って該側壁下
の該基板内に該不純物を導入する工程とを有する半導体
装置の製造方法，あるいは， ２）前記イオンが該半導体に導電性を付与する不純物の
フッ化物のイオンである前記１）記載の半導体装置の製
造方法により達成される。
程と，次いで，該基板表面に該半導体の酸化膜(5) を形
成する工程と，次いで，該酸化膜(5) 中に該基板と同一
導電型不純物のイオンを注入する工程と，次いで，該基
板上に絶縁膜(6)を被着する工程と，次いで, 異方性エ
ッチングにより該絶縁膜(6) と該酸化膜(5) とをエッチ
ングし，素子間分離膜(2) の側面に絶縁膜(6) と該酸化
膜(5) からなる側壁を形成し，熱処理を行って該側壁下
の該基板内に該不純物を導入する工程とを有する半導体
装置の製造方法，あるいは， ２）前記イオンが該半導体に導電性を付与する不純物の
フッ化物のイオンである前記１）記載の半導体装置の製
造方法により達成される。
【００１０】
【作用】本発明は側壁下の基板内に基板と同一導電型不
純物を導入することにより, 放射線の入射により厚い側
壁内に固定正電荷が発生しても, 側壁下の基板の導電型
が反転することがなく, 従ってリーク電流の発生を防止
したものである。
純物を導入することにより, 放射線の入射により厚い側
壁内に固定正電荷が発生しても, 側壁下の基板の導電型
が反転することがなく, 従ってリーク電流の発生を防止
したものである。
【００１１】側壁下の基板への不純物導入は, 酸化膜を
通して BF2 + を注入すると酸化膜内で硼素(B) とフッ素
(F) に分解されてF はB の拡散を強調し, アニールによ
りBは基板内に拡散されソースドレイン拡散層に比し極
めて浅い接合の形成が可能となる。
通して BF2 + を注入すると酸化膜内で硼素(B) とフッ素
(F) に分解されてF はB の拡散を強調し, アニールによ
りBは基板内に拡散されソースドレイン拡散層に比し極
めて浅い接合の形成が可能となる。
【００１２】このため，側壁下の不純物導入層はFET の
チャネル領域やソースドレイン領域に悪影響を与えな
い。
チャネル領域やソースドレイン領域に悪影響を与えな
い。
【００１３】
【実施例】図１ (A)〜(D) は本発明の一実施例を説明す
る断面図である。図１(A) において，p-Si基板１上に 9
50℃のドライ酸化で, 厚さ 150Åの熱酸化SiO2膜21を形
成する。
る断面図である。図１(A) において，p-Si基板１上に 9
50℃のドライ酸化で, 厚さ 150Åの熱酸化SiO2膜21を形
成する。
【００１４】次いで，CVD 法により厚さ1000Åの高濃度
にドープされたポリシリコン膜22とCVD SiO2膜23を成長
する。この際, 図示しないが図２(B) のように，ポリシ
リコン膜22は素子間分離領域で基板に接続しておく。
にドープされたポリシリコン膜22とCVD SiO2膜23を成長
する。この際, 図示しないが図２(B) のように，ポリシ
リコン膜22は素子間分離領域で基板に接続しておく。
【００１５】次いで, CVD SiO2膜23とポリシリコン膜22
と熱酸化SiO2膜21をパターニングして素子間分離膜２を
形成する。図１(B) において，基板上に 900℃のウエッ
ト酸化で, 厚さ 500Åの熱酸化SiO2膜５を形成する。
と熱酸化SiO2膜21をパターニングして素子間分離膜２を
形成する。図１(B) において，基板上に 900℃のウエッ
ト酸化で, 厚さ 500Åの熱酸化SiO2膜５を形成する。
【００１６】次いで，基板上の熱酸化SiO2膜５に BF2 +
を注入する。BF2 + の注入条件はエネルギー 30 KeV,ド
ーズ量 4×1016cm-2である。図１(C) において，基板上
に絶縁膜として厚さ5000ÅのCVD SiO2膜６を成長する。
を注入する。BF2 + の注入条件はエネルギー 30 KeV,ド
ーズ量 4×1016cm-2である。図１(C) において，基板上
に絶縁膜として厚さ5000ÅのCVD SiO2膜６を成長する。
【００１７】図１(D) において，異方性エッチングによ
り, CVD SiO2膜６と熱酸化SiO2膜５をエッチングして素
子間分離膜の側面に側壁を形成する。次いで，基板を窒
素(N2)雰囲気中で 950℃, 30分間のアニールを行い, B
を基板に拡散させる。
り, CVD SiO2膜６と熱酸化SiO2膜５をエッチングして素
子間分離膜の側面に側壁を形成する。次いで，基板を窒
素(N2)雰囲気中で 950℃, 30分間のアニールを行い, B
を基板に拡散させる。
【００１８】この後, 通常の工程により層間絶縁膜, 上
層配線等を形成して半導体装置を作成する。実施例にお
いては注入イオンに BF2 + を用いたが，これの代わりに
その他の硼素のハロゲン化物のイオン，例えばBCl2 + を
用いてもよい。
層配線等を形成して半導体装置を作成する。実施例にお
いては注入イオンに BF2 + を用いたが，これの代わりに
その他の硼素のハロゲン化物のイオン，例えばBCl2 + を
用いてもよい。
【００１９】実施例の効果をみるために次のような実験
を行った。プロセスはMOS FET のポリシリコンゲートに
BF2 + を注入し，窒素中で 900℃, 60分のアニールを行
った。
を行った。プロセスはMOS FET のポリシリコンゲートに
BF2 + を注入し，窒素中で 900℃, 60分のアニールを行
った。
【００２０】図３は実施例の効果を説明する図である。
図は，放射線を7.99×105rad(Si の吸収線量) 照射する
前後について, BF2 + のドーズ量に対するしきい値電圧
Ｖthの関係を示す。
図は，放射線を7.99×105rad(Si の吸収線量) 照射する
前後について, BF2 + のドーズ量に対するしきい値電圧
Ｖthの関係を示す。
【００２１】放射線はCo60のγ線を用いた。図より， B
F2 + のドーズ量が増えると，しきい値電圧Ｖthが上が
る。これより，ゲートおよびゲート酸化膜を通してB が
基板内に拡散し基板濃度が高くなっていることが分か
る。
F2 + のドーズ量が増えると，しきい値電圧Ｖthが上が
る。これより，ゲートおよびゲート酸化膜を通してB が
基板内に拡散し基板濃度が高くなっていることが分か
る。
【００２２】また， BF2 + のドーズ量が増えると，しき
い値電圧Ｖthの変動量の絶対値（放射線損傷量）が減少
していることが分かる。
い値電圧Ｖthの変動量の絶対値（放射線損傷量）が減少
していることが分かる。
【００２３】
【発明の効果】素子間分離膜の段差を緩和し且つ放射線
耐性を向上することができた。この結果，耐放射線デバ
イスの製造歩留と信頼性の向上に寄与することができ
た。
耐性を向上することができた。この結果，耐放射線デバ
イスの製造歩留と信頼性の向上に寄与することができ
た。
【図１】 本発明の一実施例を説明する断面図
【図２】 素子間分離の従来例を説明する断面図
【図３】 実施例の効果を説明する図
１ p-Si基板
２ 素子間分離膜
21 熱酸化SiO2膜
22 ポリシリコン膜
23 CVD SiO2膜
３ ゲート絶縁膜
４ ゲート
５ 熱酸化SiO2膜
６ 絶縁膜でCVD SiO2膜
Claims (2)
- 【請求項１】 半導体基板(1) 上に素子間分離膜(2) を
形成する工程と， 次いで，該基板表面に該半導体の酸化膜(5) を形成する
工程と， 次いで，該酸化膜(5) 中に該基板と同一導電型不純物の
イオンを注入する工程と， 次いで，該基板上に絶縁膜(6) を被着する工程と， 次いで, 異方性エッチングにより該絶縁膜(6) と該酸化
膜(5) とをエッチングし，素子間分離膜(2) の側面に絶
縁膜(6) と該酸化膜(5) からなる側壁を形成し，熱処理
を行って該側壁下の該基板内に該不純物を導入する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記イオンが該半導体に導電性を付与す
る不純物のフッ化物のイオンであることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860291A JPH0529450A (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860291A JPH0529450A (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529450A true JPH0529450A (ja) | 1993-02-05 |
Family
ID=16051325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17860291A Withdrawn JPH0529450A (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101428697B1 (ko) * | 2013-07-11 | 2014-08-11 | 숭실대학교산학협력단 | 박막패턴 어레이 및 그 제조방법 |
-
1991
- 1991-07-19 JP JP17860291A patent/JPH0529450A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101428697B1 (ko) * | 2013-07-11 | 2014-08-11 | 숭실대학교산학협력단 | 박막패턴 어레이 및 그 제조방법 |
| US9530668B2 (en) | 2013-07-11 | 2016-12-27 | Foundation Of Soongsil University-Industry Cooperation | Thin-film pattern array and production method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171889B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| JP3063898B2 (ja) | 半導体装置の製造方法 | |
| JPH0529450A (ja) | 半導体装置の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| KR100591172B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JP2537649B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3035996B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2774019B2 (ja) | 半導体装置の製造方法 | |
| JP2818060B2 (ja) | 半導体装置の製造方法 | |
| JP3446378B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2001168208A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH01125977A (ja) | Ｍｏｓ型半導体装置 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| JP2608627B2 (ja) | 半導体装置の製造方法 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| JPH10107281A (ja) | 半導体装置及びその製造方法 | |
| JP2000312012A (ja) | 半導体装置及びその製造方法 | |
| JPH04239776A (ja) | 半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |