JP2716300B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2716300B2 JP2716300B2 JP26402091A JP26402091A JP2716300B2 JP 2716300 B2 JP2716300 B2 JP 2716300B2 JP 26402091 A JP26402091 A JP 26402091A JP 26402091 A JP26402091 A JP 26402091A JP 2716300 B2 JP2716300 B2 JP 2716300B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- oxide film
- heat treatment
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、より詳細にはMOS型半導体装置の製造方法に関
する。
関し、より詳細にはMOS型半導体装置の製造方法に関
する。
【0002】
【従来の技術】従来のLDD(Lightly Doped Drain)構
造を有するMOS型メモリセルの製造方法を図2に基づ
いて説明する。まず、P型のシリコン基板(10)上に
活性領域及びフィールド酸化膜からなる素子分離領域を
形成することによって、素子形成領域を確保した後、ゲ
ート酸化膜としてSiO2 膜(2)が形成された素子形
成領域上に3500〜4000Åの厚さのポリシリコン
からなるゲート電極(3)を形成し、CVD法でSiO
2 膜を2500〜3500Åの厚さで堆積させ、ゲート
電極(3)の側壁にSiO2 からなるサイドウォール
(4)を反応性イオンエッチング(RIE)法及びHF
ウェットエッチング法によって形成するとともに、シリ
コン基板(10)上に約100〜400ÅのSiO2 膜
(6)を形成する。
造を有するMOS型メモリセルの製造方法を図2に基づ
いて説明する。まず、P型のシリコン基板(10)上に
活性領域及びフィールド酸化膜からなる素子分離領域を
形成することによって、素子形成領域を確保した後、ゲ
ート酸化膜としてSiO2 膜(2)が形成された素子形
成領域上に3500〜4000Åの厚さのポリシリコン
からなるゲート電極(3)を形成し、CVD法でSiO
2 膜を2500〜3500Åの厚さで堆積させ、ゲート
電極(3)の側壁にSiO2 からなるサイドウォール
(4)を反応性イオンエッチング(RIE)法及びHF
ウェットエッチング法によって形成するとともに、シリ
コン基板(10)上に約100〜400ÅのSiO2 膜
(6)を形成する。
【0003】次いで、ゲート電極(3)をマスクとして
ソース/ドレイン領域(8)となる領域にSiO2 膜
(6)を介してAs等のN型不純物のイオン注入を行っ
てソース/ドレイン領域(8)を形成する(図2
(a))。そして、生成したソース/ドレイン領域
(8)の不純物を拡散させるため、例えば、800℃の
温度で1時間の中温熱処理を行う。
ソース/ドレイン領域(8)となる領域にSiO2 膜
(6)を介してAs等のN型不純物のイオン注入を行っ
てソース/ドレイン領域(8)を形成する(図2
(a))。そして、生成したソース/ドレイン領域
(8)の不純物を拡散させるため、例えば、800℃の
温度で1時間の中温熱処理を行う。
【0004】その後、ソース/ドレイン領域(8)の外
方拡散を抑制するためにSiO2 膜(6)上にNSG膜
(11)を堆積し、その上にNSG膜(11)上の層間
段差を少なくするためにBPSG膜(12)を堆積し
て、例えば950℃で30分間の高温熱処理を行い、ソ
ース/ドレイン領域(8)を形成する(図2(b))。
方拡散を抑制するためにSiO2 膜(6)上にNSG膜
(11)を堆積し、その上にNSG膜(11)上の層間
段差を少なくするためにBPSG膜(12)を堆積し
て、例えば950℃で30分間の高温熱処理を行い、ソ
ース/ドレイン領域(8)を形成する(図2(b))。
【0005】
【発明が解決しようとする課題】微細MOS型トランジ
スタの諸特性の変動をもたらす原因の一つとして、ソー
ス/ドレイン領域の結晶欠陥の存在があげられるが、上
記した半導体装置の製造方法においては、イオン注入が
SiO2 膜(6)を通して行われるので、注入されるイ
オンがSiO2 膜(6)を通過する際に、SiO2 膜
(6)中の酸素原子が反跳されて注入イオンとともにシ
リコン基板(10)に打ち込まれることとなり、シリコ
ン基板(10)に打ち込まれた酸素はシリコン基板(1
0)内に結晶欠陥(7)を発生させるという課題があっ
た。
スタの諸特性の変動をもたらす原因の一つとして、ソー
ス/ドレイン領域の結晶欠陥の存在があげられるが、上
記した半導体装置の製造方法においては、イオン注入が
SiO2 膜(6)を通して行われるので、注入されるイ
オンがSiO2 膜(6)を通過する際に、SiO2 膜
(6)中の酸素原子が反跳されて注入イオンとともにシ
リコン基板(10)に打ち込まれることとなり、シリコ
ン基板(10)に打ち込まれた酸素はシリコン基板(1
0)内に結晶欠陥(7)を発生させるという課題があっ
た。
【0006】また、この結晶欠陥(7)はその後の熱処
理でも消失せず、半導体装置の電気的リークの原因とな
り、歩留り低下の原因となるという課題もあった。本発
明はこのような課題を鑑みなされたものであり、結晶欠
陥を発生させることなく、歩留りの高い半導体装置の製
造方法を提供することを目的としている。
理でも消失せず、半導体装置の電気的リークの原因とな
り、歩留り低下の原因となるという課題もあった。本発
明はこのような課題を鑑みなされたものであり、結晶欠
陥を発生させることなく、歩留りの高い半導体装置の製
造方法を提供することを目的としている。
【0007】
【課題を解決するための手段】上記記載の課題を解決す
るために本発明によれば、側壁にサイドウォールが形成
されたゲート電極がゲート酸化膜を介して配設されてい
る半導体基板のソース/ドレイン領域となる部分に、酸
化膜を介して不純物をイオン注入して中温熱処理を行う
工程、半導体基板上の酸化膜を除去した後、アンモニア
雰囲気下で高温熱処理を行う工程を含むことを特徴とし
ている。
るために本発明によれば、側壁にサイドウォールが形成
されたゲート電極がゲート酸化膜を介して配設されてい
る半導体基板のソース/ドレイン領域となる部分に、酸
化膜を介して不純物をイオン注入して中温熱処理を行う
工程、半導体基板上の酸化膜を除去した後、アンモニア
雰囲気下で高温熱処理を行う工程を含むことを特徴とし
ている。
【0008】本発明において、中温熱処理は750〜8
50℃の温度範囲で、30〜60分間行うのが好まし
い。また、RTA装置中のアンモニア雰囲気下にて行う
高温熱処理は1000〜1100℃の温度範囲で、10
〜60秒間行うのが好ましい。
50℃の温度範囲で、30〜60分間行うのが好まし
い。また、RTA装置中のアンモニア雰囲気下にて行う
高温熱処理は1000〜1100℃の温度範囲で、10
〜60秒間行うのが好ましい。
【0009】
【作用】上記した方法によれば、酸化膜を介してソース
/ドレイン領域にイオン注入した際に半導体基板内に生
じる挿入型の積層欠陥等の結晶欠陥を消失させるもので
ある。つまり、RTAのNH4 雰囲気下で高温熱処理を
行うことにより、高温のNH4 雰囲気下で半導体基板か
らSi原子が飛びだし、半導体基板内に空孔が強制的に
導入されることとなる。そして、その空孔が半導体基板
内に生じた欠陥を解消させて欠陥のない不純物拡散領域
を形成する。
/ドレイン領域にイオン注入した際に半導体基板内に生
じる挿入型の積層欠陥等の結晶欠陥を消失させるもので
ある。つまり、RTAのNH4 雰囲気下で高温熱処理を
行うことにより、高温のNH4 雰囲気下で半導体基板か
らSi原子が飛びだし、半導体基板内に空孔が強制的に
導入されることとなる。そして、その空孔が半導体基板
内に生じた欠陥を解消させて欠陥のない不純物拡散領域
を形成する。
【0010】
【実施例】本発明に係る半導体装置の製造方法の実施例
を図面に基づいて説明する。まず、シリコン基板(1)
上に活性領域及びフィールド酸化膜からなる素子分離領
域を形成することによって、素子形成領域を確保し、ゲ
ート酸化膜としてSiO2 膜(2)を積層したのち、こ
の素子形成領域上に3500〜4000Åの厚さのポリ
シリコンからなるゲート電極(3)を形成する。そし
て、ゲート電極(3)上にCVD法で酸化膜としてSi
O2 膜を2500〜3500Åの厚さで堆積させ、ゲー
ト電極(3)の側壁にSiO2 からなるサイドウォール
(4)を反応性イオンエッチング(RIE)法及びHF
ウェットエッチング法によって形成するとともに、シリ
コン基板(1)上に約100〜400ÅのSiO2 膜
(6)を形成する。
を図面に基づいて説明する。まず、シリコン基板(1)
上に活性領域及びフィールド酸化膜からなる素子分離領
域を形成することによって、素子形成領域を確保し、ゲ
ート酸化膜としてSiO2 膜(2)を積層したのち、こ
の素子形成領域上に3500〜4000Åの厚さのポリ
シリコンからなるゲート電極(3)を形成する。そし
て、ゲート電極(3)上にCVD法で酸化膜としてSi
O2 膜を2500〜3500Åの厚さで堆積させ、ゲー
ト電極(3)の側壁にSiO2 からなるサイドウォール
(4)を反応性イオンエッチング(RIE)法及びHF
ウェットエッチング法によって形成するとともに、シリ
コン基板(1)上に約100〜400ÅのSiO2 膜
(6)を形成する。
【0011】次いで、ゲート電極(3)をマスクとして
ソース/ドレイン領域(5)となる領域にAs等の不純
物を80KeV、5×1015ions/cm2 でイオン
注入してソース/ドレイン領域(5)を形成する(図1
(a))。そして、生成したソース/ドレイン領域
(5)の不純物を拡散させるため、例えば、800℃の
温度で1時間の中温熱処理を行う。
ソース/ドレイン領域(5)となる領域にAs等の不純
物を80KeV、5×1015ions/cm2 でイオン
注入してソース/ドレイン領域(5)を形成する(図1
(a))。そして、生成したソース/ドレイン領域
(5)の不純物を拡散させるため、例えば、800℃の
温度で1時間の中温熱処理を行う。
【0012】その後、ゲート電極(3)及びシリコン基
板(1)上のSiO2 膜(6)を除去し、RTA(Rapid
Thermal Annealing)装置中のNH4 雰囲気下にて例え
ば、30秒間、1000℃の温度で高温熱処理する。こ
のように製造される半導体装置のシリコン基板(1)に
おいては、SiO2 膜(6)を通してイオン注入した際
に、シリコン基板(1)内に挿入型の積層欠陥等の結晶
欠陥(7)を生じる。そこで、NH4 雰囲気下にて短時
間高温熱処理することにより、空孔をシリコン基板
(1)内に強制的に導入することができ、シリコン基板
(1)に形成されていた積層欠陥(7)が消失し、均一
な面となることが確認された。
板(1)上のSiO2 膜(6)を除去し、RTA(Rapid
Thermal Annealing)装置中のNH4 雰囲気下にて例え
ば、30秒間、1000℃の温度で高温熱処理する。こ
のように製造される半導体装置のシリコン基板(1)に
おいては、SiO2 膜(6)を通してイオン注入した際
に、シリコン基板(1)内に挿入型の積層欠陥等の結晶
欠陥(7)を生じる。そこで、NH4 雰囲気下にて短時
間高温熱処理することにより、空孔をシリコン基板
(1)内に強制的に導入することができ、シリコン基板
(1)に形成されていた積層欠陥(7)が消失し、均一
な面となることが確認された。
【0013】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、アンモニア雰囲気下にて短時間高温熱処理するの
で、酸化膜を通してイオン注入された半導体基板に生じ
る挿入型の欠陥部分に空孔を強制的に導入することがで
きる。そのため、欠陥のない不純物拡散領域が形成で
き、リーク電流を低下させることが可能となり、歩留り
を向上させる効果がある。
れば、アンモニア雰囲気下にて短時間高温熱処理するの
で、酸化膜を通してイオン注入された半導体基板に生じ
る挿入型の欠陥部分に空孔を強制的に導入することがで
きる。そのため、欠陥のない不純物拡散領域が形成で
き、リーク電流を低下させることが可能となり、歩留り
を向上させる効果がある。
【図1】(a)〜(b)は本発明に係わる半導体装置の
製造方法の実施例を示す腰部の概略断面図である。
製造方法の実施例を示す腰部の概略断面図である。
【図2】(a)、(b)は従来の半導体装置の製造方法
の製造工程を示す腰部の概略断面図である。
の製造工程を示す腰部の概略断面図である。
1 シリコン基板(半導体基板) 2 SiO2 膜(ゲート酸化膜) 3 ゲート電極 4 サイドウォール 5 ソース/ドレイン領域 6 SiO2 膜
Claims (1)
- 【請求項1】 側壁にサイドウォールが形成されたゲー
ト電極がゲート酸化膜を介して配設されている半導体基
板のソース/ドレイン領域となる部分に、酸化膜を介し
て不純物をイオン注入して中温熱処理を行う工程、半導
体基板上の酸化膜を除去した後、アンモニア雰囲気下で
高温熱処理を行う工程を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26402091A JP2716300B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体装置の製造方法 |
US07/932,943 US5348900A (en) | 1991-10-11 | 1992-08-21 | Process for manufacturing a semiconductor device including heat treatment in ammonia or oxygen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26402091A JP2716300B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05102183A JPH05102183A (ja) | 1993-04-23 |
JP2716300B2 true JP2716300B2 (ja) | 1998-02-18 |
Family
ID=17397440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26402091A Expired - Fee Related JP2716300B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2716300B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0621629A3 (en) * | 1993-04-20 | 1996-07-17 | Texas Instruments Inc | Method for reducing dislocations in integrated circuit devices. |
JP2776272B2 (ja) * | 1994-11-02 | 1998-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US6121120A (en) * | 1997-08-07 | 2000-09-19 | Nec Corporation | Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer |
KR101006513B1 (ko) * | 2003-11-12 | 2011-01-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
-
1991
- 1991-10-11 JP JP26402091A patent/JP2716300B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05102183A (ja) | 1993-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6171889B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2003078137A (ja) | 高められたソース/ドレインをポリスペーサーを用いて形成する方法 | |
JPH09186245A (ja) | 半導体素子の製造方法 | |
JP2716300B2 (ja) | 半導体装置の製造方法 | |
JP2000138177A (ja) | 半導体装置の製造方法 | |
JP2771066B2 (ja) | 半導体装置の製造方法 | |
US5348900A (en) | Process for manufacturing a semiconductor device including heat treatment in ammonia or oxygen | |
JPH04287332A (ja) | 半導体素子の製造方法 | |
JP2763216B2 (ja) | 半導体装置の製造方法 | |
KR100280105B1 (ko) | 반도체 장치의 제조방법 | |
JP2803925B2 (ja) | 半導体装置の製造方法 | |
JP2001196469A (ja) | 半導体装置の製造方法 | |
JP2818060B2 (ja) | 半導体装置の製造方法 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JPH0582784A (ja) | Mis型半導体装置の製造方法 | |
JP2774019B2 (ja) | 半導体装置の製造方法 | |
JPH05267328A (ja) | 半導体装置の製造方法 | |
JPH05129593A (ja) | 半導体装置の製造方法 | |
JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
JP3061892B2 (ja) | 半導体装置の製造方法 | |
JP2763225B2 (ja) | 半導体装置の製造方法 | |
JPH0334332A (ja) | 半導体装置の製造方法 | |
JP3103903B2 (ja) | 半導体装置の製造方法 | |
JP3108927B2 (ja) | 半導体装置の製造方法 | |
JP3317220B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081107 |
|
LAPS | Cancellation because of no payment of annual fees |