JPH0528508B2 - - Google Patents
Info
- Publication number
- JPH0528508B2 JPH0528508B2 JP60072577A JP7257785A JPH0528508B2 JP H0528508 B2 JPH0528508 B2 JP H0528508B2 JP 60072577 A JP60072577 A JP 60072577A JP 7257785 A JP7257785 A JP 7257785A JP H0528508 B2 JPH0528508 B2 JP H0528508B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- capacitance
- optical sensor
- wiring lead
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積化一次元光センサに関し、
特に透明基板の下方から受光し、原稿幅と読取り
幅とが１対１に対応する密着読取りに適した大面
積を有する混成集積化一次元光センサに関する。
特に透明基板の下方から受光し、原稿幅と読取り
幅とが１対１に対応する密着読取りに適した大面
積を有する混成集積化一次元光センサに関する。
最近、フアクシミリ送信機等の読取りデバイス
としてICセンサと称されるMOS、CCD等の一次
元アレイの代わりに、原稿幅と光センサの素子ア
レイ幅を１対１に対応させた密着イメージセンサ
が実用化されている。密着イメージセンサは、縮
小結像系の光路とその微妙な調整を必要とせず、
装置の小型化に有利で、経済性に優れるという特
長を有する。斯かる密着イメージセンサにおいて
も、従来のICセンサと同様に読取り部の全体に
わたつて均一感度及び安定な性能が要求される。
このような密着イメージセンサとして例えば坂
本、奥村等によつて画像電子学会第76回研究会
（昭和58年11月21日、83−04−１）で発表された
「高速アモルフアスシリコン密着形イメージセン
サ」は、独特な光センサ素子構造と信号検出回路
の採用によつて優れた性能を実現している。
としてICセンサと称されるMOS、CCD等の一次
元アレイの代わりに、原稿幅と光センサの素子ア
レイ幅を１対１に対応させた密着イメージセンサ
が実用化されている。密着イメージセンサは、縮
小結像系の光路とその微妙な調整を必要とせず、
装置の小型化に有利で、経済性に優れるという特
長を有する。斯かる密着イメージセンサにおいて
も、従来のICセンサと同様に読取り部の全体に
わたつて均一感度及び安定な性能が要求される。
このような密着イメージセンサとして例えば坂
本、奥村等によつて画像電子学会第76回研究会
（昭和58年11月21日、83−04−１）で発表された
「高速アモルフアスシリコン密着形イメージセン
サ」は、独特な光センサ素子構造と信号検出回路
の採用によつて優れた性能を実現している。
第３図ａ，ｂに上記イメージセンサにおける光
センサ素子の基本構造を示す。第３図ａは縦断面
図、第３図ｂは部分平面図である。図において、
透明ガラス基板１上に開口部２を有する帯状の不
透明導電層３、ITOからなる透明導電層４、アモ
ルフアスシリコンからなる層５、個別電極６によ
つて１個の光センサ素子を構成し、複数配列した
個別電極６をそれぞれの配線引出部７を介して駆
動ICチツプ８に接続し、完成するものである。
図中９は画像光である。
センサ素子の基本構造を示す。第３図ａは縦断面
図、第３図ｂは部分平面図である。図において、
透明ガラス基板１上に開口部２を有する帯状の不
透明導電層３、ITOからなる透明導電層４、アモ
ルフアスシリコンからなる層５、個別電極６によ
つて１個の光センサ素子を構成し、複数配列した
個別電極６をそれぞれの配線引出部７を介して駆
動ICチツプ８に接続し、完成するものである。
図中９は画像光である。
光電変換材５としてのアモルフアスシリコン層
は、製作性、安定性、光電変換特性に優れる他、
高抵抗性を生かした電荷蓄積モードで動作させた
時に高い光応答性を得ることができる。
は、製作性、安定性、光電変換特性に優れる他、
高抵抗性を生かした電荷蓄積モードで動作させた
時に高い光応答性を得ることができる。
ところが、上記構造の光センサ素子をアレイと
して電荷蓄積モードで動作させると、駆動ICチ
ツプ８の中のMOS−FETスイツチのゲート・ド
レイン間又はゲート・ソース間の結合容量を通し
てスイツチング雑音、クロツク雑音が生じ、更に
高密度になるほど配線引出部７の長さに不均一が
生じ静電容量のばらつきを発生することによる固
定パターン雑音が生じ易い。特に配線引出部７の
長さの不均一性は、駆動ICチツプ８の形状が矩
形であるため避けることができない。また駆動
ICチツプ８の下側に配線引出部７が配設されて
いるため、その静電容量のばらつきは更に大きく
なる。
して電荷蓄積モードで動作させると、駆動ICチ
ツプ８の中のMOS−FETスイツチのゲート・ド
レイン間又はゲート・ソース間の結合容量を通し
てスイツチング雑音、クロツク雑音が生じ、更に
高密度になるほど配線引出部７の長さに不均一が
生じ静電容量のばらつきを発生することによる固
定パターン雑音が生じ易い。特に配線引出部７の
長さの不均一性は、駆動ICチツプ８の形状が矩
形であるため避けることができない。また駆動
ICチツプ８の下側に配線引出部７が配設されて
いるため、その静電容量のばらつきは更に大きく
なる。
このような固定パターン雑音を抑圧するため、
上記光センサ素子ではダブルパルス駆動方式で動
作させる。すなわち、１発目のパルスで光信号電
荷と雑音を読出し、２発目のパルスで光信号電荷
がほとんどない状態で雑音だけを読出し、双方の
差をとつて雑音を抑圧するようにしている。この
雑音抑圧方式は、非常に効果的で、高いSN比を
得ることができる。
上記光センサ素子ではダブルパルス駆動方式で動
作させる。すなわち、１発目のパルスで光信号電
荷と雑音を読出し、２発目のパルスで光信号電荷
がほとんどない状態で雑音だけを読出し、双方の
差をとつて雑音を抑圧するようにしている。この
雑音抑圧方式は、非常に効果的で、高いSN比を
得ることができる。
しかしながら、必然的に駆働させるためのクロ
ツク信号のクロツクレイトはダブルパルス駆動方
式以外の通常の場合に比較して２倍となる。従つ
て、より高速な駆動を行うには、信号検出回路を
構成する回路部品が限定され、高速動作に対応し
得る高価な能動素子が必要になる等の欠点を有し
ていた。
ツク信号のクロツクレイトはダブルパルス駆動方
式以外の通常の場合に比較して２倍となる。従つ
て、より高速な駆動を行うには、信号検出回路を
構成する回路部品が限定され、高速動作に対応し
得る高価な能動素子が必要になる等の欠点を有し
ていた。
本発明の目的は、上記のような従来の問題点を
解消するためになされたもので、固定パターン雑
音の発生を改善し、通常のクロツク信号を用いて
も固定パターン雑音を抑圧できるようにし、安価
な高速動作に適した混成集積化一次元光センサを
提供することにある。
解消するためになされたもので、固定パターン雑
音の発生を改善し、通常のクロツク信号を用いて
も固定パターン雑音を抑圧できるようにし、安価
な高速動作に適した混成集積化一次元光センサを
提供することにある。
本発明に係る混成集積化一次元光センサは、一
面から光を受ける透明基板と、この透明基板の他
面上に形成された帯状の共通電極と、この共通電
極上に覆うように形成された光電変換材と、この
光電変換材上に各々分離独立され、直線的に配設
された複数の個別電極と、前記透明基板の他の部
分に設置された駆動ICチツプと、前記個別電極
とこの駆動ICチツプを接続する配線引出部を備
えて成る混成集積化一次元光センサにおいて、透
明導電層と前記個別電極に対応した開口部を有す
る不透明導電層とを積層して前記共通電極を形成
し、この不透明導電層に前記配線引出部の配線方
向に突出パターン部を設け、前記不透明導電層の
突出パターン部と前記配線引出部との間の容量を
変えることにより、前記配線引出部の容量を一定
にし、前記透明導電層と前記個別電極との間の容
量及び配線引出部の容量の和がほぼ一定になるよ
うにしたことを特徴としている。
面から光を受ける透明基板と、この透明基板の他
面上に形成された帯状の共通電極と、この共通電
極上に覆うように形成された光電変換材と、この
光電変換材上に各々分離独立され、直線的に配設
された複数の個別電極と、前記透明基板の他の部
分に設置された駆動ICチツプと、前記個別電極
とこの駆動ICチツプを接続する配線引出部を備
えて成る混成集積化一次元光センサにおいて、透
明導電層と前記個別電極に対応した開口部を有す
る不透明導電層とを積層して前記共通電極を形成
し、この不透明導電層に前記配線引出部の配線方
向に突出パターン部を設け、前記不透明導電層の
突出パターン部と前記配線引出部との間の容量を
変えることにより、前記配線引出部の容量を一定
にし、前記透明導電層と前記個別電極との間の容
量及び配線引出部の容量の和がほぼ一定になるよ
うにしたことを特徴としている。
以下に、図面を用いて本発明の実施例を説明す
る。
る。
第１図ａ，ｂは本発明に係る混成集積化一次元
光センサの基本構造を示し、第１図ａは光センサ
の幅方向に切つた縦断面図、第１図ｂは一部を切
り欠いた部分平面図である。第１図中、第３図に
おける同一要素又は相当部分には同一の符号を付
している。
光センサの基本構造を示し、第１図ａは光センサ
の幅方向に切つた縦断面図、第１図ｂは一部を切
り欠いた部分平面図である。第１図中、第３図に
おける同一要素又は相当部分には同一の符号を付
している。
第１図において、ガラス等から成る帯状の透明
基板１の上面に、帯状の開口部２を有する全体帯
状の不透明導電層３及び透明導電層４を順に積層
して形成する。斯かる不透明導電層３には例えば
Cr、透明導電層４には例えばITOを使用し、共
通電極としての端子となる不透明導電層３と透明
導電層４の積層順序はどちらが先でもよく、少な
くとも前記開口部２に透明導電層４が存在するこ
とが必要である。また不透明導電層３の第１図ｂ
中の右側縁には、図中右方に所定の規則性のある
突出形状を有した突出パターン部１０が形成され
る。
基板１の上面に、帯状の開口部２を有する全体帯
状の不透明導電層３及び透明導電層４を順に積層
して形成する。斯かる不透明導電層３には例えば
Cr、透明導電層４には例えばITOを使用し、共
通電極としての端子となる不透明導電層３と透明
導電層４の積層順序はどちらが先でもよく、少な
くとも前記開口部２に透明導電層４が存在するこ
とが必要である。また不透明導電層３の第１図ｂ
中の右側縁には、図中右方に所定の規則性のある
突出形状を有した突出パターン部１０が形成され
る。
次に、上記不透明導電層３の突出パターン部１
０及び開口部２を少なくとも含む共通電極上に、
膜状の光電変換材５、例えばアモルフアスシリコ
ンを１〜2μmの厚みで成長させ、更にこの上に
各々独立分離した複数の個別電極６を開口部２に
沿つて直線状に配列して形成し、光センサの基本
構造が作られる。この場合、例えば８素子／mm程
度の分解能の一次元光センサであれば、開口部２
の幅は0.1mm、各個別電極６の幅は0.1mmとなる。
０及び開口部２を少なくとも含む共通電極上に、
膜状の光電変換材５、例えばアモルフアスシリコ
ンを１〜2μmの厚みで成長させ、更にこの上に
各々独立分離した複数の個別電極６を開口部２に
沿つて直線状に配列して形成し、光センサの基本
構造が作られる。この場合、例えば８素子／mm程
度の分解能の一次元光センサであれば、開口部２
の幅は0.1mm、各個別電極６の幅は0.1mmとなる。
上記各個別電極６にはそれぞれ配線引出部７が
接続され、これらの配線引出部７の配設部分を含
む基板１の上に少なくとも１個以上の駆動ICチ
ツプ８が実装される。配線引出部７の先端電極７
ａと駆動ICチツプ８に設けられた端子とはボン
デイングワイヤ１１で接続される。このような接
続関係のため、配線引出部７のそれぞれは透明基
板１において所要の位置まで延設しなければなら
ず、このため配線引出部７には長さの不均一性が
生じる。この実施例では、図示されるように、上
下端部の配線引出部７が短く、中央部の配線引出
部７が長くなつている。このような配線引出部７
に対して前記不透明導電層３の突出パターン部１
０は、突出中心が配線引出部７のうちの最も短い
ものに対応させるように、配線引出部７の長さに
反比例させて形成している。
接続され、これらの配線引出部７の配設部分を含
む基板１の上に少なくとも１個以上の駆動ICチ
ツプ８が実装される。配線引出部７の先端電極７
ａと駆動ICチツプ８に設けられた端子とはボン
デイングワイヤ１１で接続される。このような接
続関係のため、配線引出部７のそれぞれは透明基
板１において所要の位置まで延設しなければなら
ず、このため配線引出部７には長さの不均一性が
生じる。この実施例では、図示されるように、上
下端部の配線引出部７が短く、中央部の配線引出
部７が長くなつている。このような配線引出部７
に対して前記不透明導電層３の突出パターン部１
０は、突出中心が配線引出部７のうちの最も短い
ものに対応させるように、配線引出部７の長さに
反比例させて形成している。
最後に、全体の上面にシリコーン樹脂等のパシ
ベイシヨン層１２を十分に厚く塗布し、これを硬
化させてボンデイングワイヤ１１の補強や耐環境
性を高める。透明基板１の図中下面においては画
像光９を受光するため、このパシベイシヨン層１
２は黒色等に着色されるものであり、材質選択の
制限はあまり受けない。
ベイシヨン層１２を十分に厚く塗布し、これを硬
化させてボンデイングワイヤ１１の補強や耐環境
性を高める。透明基板１の図中下面においては画
像光９を受光するため、このパシベイシヨン層１
２は黒色等に着色されるものであり、材質選択の
制限はあまり受けない。
上記のように構成される光センサでは、駆動
ICチツプ８への接続のために設置する配線引出
部７のパターン形状の差異による配線容量のばら
つきは、不透明導電層３に形成した突出パターン
部１０と配線引出部７との間の容量を変えること
により、補正され、均一化される。第２図は本発
明による個別電極６の静電容量が均一化された測
定例を示す。第２図中、縦軸は静電容量Cp（pF）
を示し、横軸は１個の駆動ICチツプについての
個別電極６を番号順に並べたものであり、中央の
個別電極は配線引出部が長いものとなつている。
グラフ１３は本発明による容量分布を、グラフ１
４は従来のものの容量分布を示す。
ICチツプ８への接続のために設置する配線引出
部７のパターン形状の差異による配線容量のばら
つきは、不透明導電層３に形成した突出パターン
部１０と配線引出部７との間の容量を変えること
により、補正され、均一化される。第２図は本発
明による個別電極６の静電容量が均一化された測
定例を示す。第２図中、縦軸は静電容量Cp（pF）
を示し、横軸は１個の駆動ICチツプについての
個別電極６を番号順に並べたものであり、中央の
個別電極は配線引出部が長いものとなつている。
グラフ１３は本発明による容量分布を、グラフ１
４は従来のものの容量分布を示す。
第２図において、従来の光センサでは配線引出
部パターンの配線容量のばらつきのため、駆動
ICチツプ１個に占める個別電極数の範囲で、約
2pF〜4pFの静電容量のばらつきが発生していた。
８素子／mm、A4判の光センサでは、従来第２図
のグラフ１４に示される三角形状の容量のばらつ
きが27個発生し、雑音源になつていたが、本発明
に係る光センサによれば約5pFの一定な分布を示
す。従つて、従来ではこのような容量ばらつきに
よる固定パターン雑音を抑圧するためにダブルパ
ルス駆動による信号処理を行つたり、一度固定パ
ターンの雑音信号を記憶回路に入力し、常に比較
しながら光信号を出力するようにしていたが、本
発明の場合には斯かる特殊な信号処理方式は必要
とせず、極めて簡単な回路構成で実現することが
できる。また信号処理回路も小規模で済み、クロ
ツクレイトも大きくする必要がなく、低価格の外
部回路で実現することができる。このことは逆に
高速駆動に適した光センサ素子が容易に得られる
ことを意味する。
部パターンの配線容量のばらつきのため、駆動
ICチツプ１個に占める個別電極数の範囲で、約
2pF〜4pFの静電容量のばらつきが発生していた。
８素子／mm、A4判の光センサでは、従来第２図
のグラフ１４に示される三角形状の容量のばらつ
きが27個発生し、雑音源になつていたが、本発明
に係る光センサによれば約5pFの一定な分布を示
す。従つて、従来ではこのような容量ばらつきに
よる固定パターン雑音を抑圧するためにダブルパ
ルス駆動による信号処理を行つたり、一度固定パ
ターンの雑音信号を記憶回路に入力し、常に比較
しながら光信号を出力するようにしていたが、本
発明の場合には斯かる特殊な信号処理方式は必要
とせず、極めて簡単な回路構成で実現することが
できる。また信号処理回路も小規模で済み、クロ
ツクレイトも大きくする必要がなく、低価格の外
部回路で実現することができる。このことは逆に
高速駆動に適した光センサ素子が容易に得られる
ことを意味する。
なお、上記実施例においては駆動ICチツプ８
の下側に配線引出部７を設けるようにしたが、駆
動ICチツプ８は等価的に接地電位を示すために
配線引出部７の静電容量は増大した結果になつて
いる。これに限定されず、駆動ICチツプ８の下
に個別電極配線を設置しないようにした場合でも
本発明を適用できるのは勿論である。
の下側に配線引出部７を設けるようにしたが、駆
動ICチツプ８は等価的に接地電位を示すために
配線引出部７の静電容量は増大した結果になつて
いる。これに限定されず、駆動ICチツプ８の下
に個別電極配線を設置しないようにした場合でも
本発明を適用できるのは勿論である。
また上記実施例では、開口部６を有する不透明
導電層３と透明導電層４とを直接積層して共通電
極を構成したが、両層間の段差のために光電変換
材５に欠陥部を生じるおそれがある。そこで、欠
陥部の発生を防止するため受光部分の不透明導電
層３と透明導電層４との間に透明絶縁層を介在さ
せて段差を緩和することもでき、これによれば安
定した高信頼の光センサが実現される。
導電層３と透明導電層４とを直接積層して共通電
極を構成したが、両層間の段差のために光電変換
材５に欠陥部を生じるおそれがある。そこで、欠
陥部の発生を防止するため受光部分の不透明導電
層３と透明導電層４との間に透明絶縁層を介在さ
せて段差を緩和することもでき、これによれば安
定した高信頼の光センサが実現される。
以上の説明で明らかなように本発明によれば、
混成集積化一次元光センサにおいて複数の個別電
極に接続される各配線引出部の長さの違いによる
静電容量のばらつきを所定形状の突出パターン部
を配設することによつて補正・均一化したため、
低雑音で高速動作が可能な密着イメージセンサを
低価格で実現することができるという効果を発揮
する。
混成集積化一次元光センサにおいて複数の個別電
極に接続される各配線引出部の長さの違いによる
静電容量のばらつきを所定形状の突出パターン部
を配設することによつて補正・均一化したため、
低雑音で高速動作が可能な密着イメージセンサを
低価格で実現することができるという効果を発揮
する。
第１図ａは本発明に係る光センサの幅方向に切
つた縦断面図、第１図ｂは同光センサの一部を切
り欠いた部分平面図、第２図は光センサにおける
静電容量の分布図、第３図ａは従来の光センサの
幅方向に切つた縦断面図、第３図ｂは同光センサ
の一部を切り欠いた部分平面図である。 １……透明基板、２……開口部、３……不透明
導電層、４……透明導電層、５……光電変換材、
６……個別電極、７……配線引出部、８……駆動
ICチツプ、９……画像光、１０……突出パター
ン部。
つた縦断面図、第１図ｂは同光センサの一部を切
り欠いた部分平面図、第２図は光センサにおける
静電容量の分布図、第３図ａは従来の光センサの
幅方向に切つた縦断面図、第３図ｂは同光センサ
の一部を切り欠いた部分平面図である。 １……透明基板、２……開口部、３……不透明
導電層、４……透明導電層、５……光電変換材、
６……個別電極、７……配線引出部、８……駆動
ICチツプ、９……画像光、１０……突出パター
ン部。
Claims (1)
- １ 一面から光を受ける透明基板と、この透明基
板の他面上に形成された帯状の共通電極と、この
共通電極上に覆うように形成された光電変換材
と、この光電変換材上に各々分離独立され、直線
的に配設された複数の個別電極と、前記透明基板
の他の部分に設置された駆動ICチツプと、前記
個別電極とこの駆動ICチツプを接続する配線引
出部を備えてなる混成集積化一次元光センサにお
いて、透明導電層と前記個別電極に対応した開口
部を有する不透明導電層とを積層して前記共通電
極を形成し、この不透明導電層の前記配線引出部
の配線方向に突出パターン部を設け、前記不透明
導電層の突出パターン部と前記配線引出部との間
の容量を変えることにより、前記配線引出部の容
量を一定にし、前記透明導電層と前記個別電極と
の間の容量及び配線引出部の容量の和がほぼ一定
になるようにしたことを特徴とする混成集積化一
次元光センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072577A JPS61231754A (ja) | 1985-04-08 | 1985-04-08 | 混成集積化一次元光センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072577A JPS61231754A (ja) | 1985-04-08 | 1985-04-08 | 混成集積化一次元光センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61231754A JPS61231754A (ja) | 1986-10-16 |
| JPH0528508B2 true JPH0528508B2 (ja) | 1993-04-26 |
Family
ID=13493372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60072577A Granted JPS61231754A (ja) | 1985-04-08 | 1985-04-08 | 混成集積化一次元光センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61231754A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179356A (ja) * | 1987-12-31 | 1989-07-17 | Nec Corp | 混成集積化光電変換素子アレイ |
| JP3738837B2 (ja) * | 2001-04-16 | 2006-01-25 | 富士写真フイルム株式会社 | 交互ストライプ電極およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961079A (ja) * | 1982-09-29 | 1984-04-07 | Nec Corp | 薄膜形光電変換素子とその製造方法 |
-
1985
- 1985-04-08 JP JP60072577A patent/JPS61231754A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961079A (ja) * | 1982-09-29 | 1984-04-07 | Nec Corp | 薄膜形光電変換素子とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61231754A (ja) | 1986-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856363A (ja) | 受光素子 | |
| JP4414646B2 (ja) | 光検出装置 | |
| EP0297413B1 (en) | Photoelectric conversion device | |
| US5097120A (en) | Contact type image sensor device | |
| US4714836A (en) | Photosensitive pixel with exposed blocking element | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| JP4139051B2 (ja) | リニアイメージセンサチップおよびリニアイメージセンサ | |
| JPS6313348B2 (ja) | ||
| KR100434005B1 (ko) | 영상 감지기 | |
| JPH0528508B2 (ja) | ||
| US5216274A (en) | Image sensor | |
| JPH023551B2 (ja) | ||
| JPH0528509B2 (ja) | ||
| JPH022165A (ja) | イメージセンサ | |
| JPH0328871B2 (ja) | ||
| JPH0567765A (ja) | イメージセンサ | |
| JPH0738437B2 (ja) | イメ−ジセンサ | |
| JPH022166A (ja) | イメージセンサ | |
| JPH0637296A (ja) | イメージセンサ | |
| JPH0525185B2 (ja) | ||
| JPH01119061A (ja) | 光電変換装置 | |
| JPH0462466B2 (ja) | ||
| KR930007530B1 (ko) | 이미지 센서 | |
| JPH04218962A (ja) | イメージセンサ | |
| JP2591346B2 (ja) | 画像読取装置 |