JPH0527745A - 画像処理方法 - Google Patents
画像処理方法Info
- Publication number
- JPH0527745A JPH0527745A JP3183115A JP18311591A JPH0527745A JP H0527745 A JPH0527745 A JP H0527745A JP 3183115 A JP3183115 A JP 3183115A JP 18311591 A JP18311591 A JP 18311591A JP H0527745 A JPH0527745 A JP H0527745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- image data
- frame buffer
- sprite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims description 38
- 239000000872 buffer Substances 0.000 abstract description 50
- 239000002131 composite material Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】 （修正有）
【目的】回路構成の増大や価格の大幅な上昇を招くこと
なく、スプライト画面にバックグランド画面を容易に付
加する。 【構成】第１のＳＰ用フレームバッファＳ1 に蓄積され
ているデータを読み出して表示しているフレーム期間
中、第２のＳＰ用フレームバッファＳ2 に対して、バッ
クグランドＢＧの画像データＢＧデータを最初に書き込
んで、蓄積されていた１コマ分の画像データを該ＢＧデ
ータに書き換え、その上にスプライトＳＰの画像データ
ＳＰデータを重ねて書き込む。これにより、ＢＧの上に
ＳＰを重ねてなる合成画面の画像データがビット・マッ
プ形式で第２のＳＰ用フレームバッファＳ2 に蓄積され
る。次のフレーム期間では、第２のＳＰ用フレームバッ
ファＳ2 の画像データを読み出し、この読み出した画像
データをそのまま合成画面の画像データとしてプレーン
（ディスプレイ）側へ送出すれば、ＢＧの上にＳＰが重
なった合成画面が表示される。
なく、スプライト画面にバックグランド画面を容易に付
加する。 【構成】第１のＳＰ用フレームバッファＳ1 に蓄積され
ているデータを読み出して表示しているフレーム期間
中、第２のＳＰ用フレームバッファＳ2 に対して、バッ
クグランドＢＧの画像データＢＧデータを最初に書き込
んで、蓄積されていた１コマ分の画像データを該ＢＧデ
ータに書き換え、その上にスプライトＳＰの画像データ
ＳＰデータを重ねて書き込む。これにより、ＢＧの上に
ＳＰを重ねてなる合成画面の画像データがビット・マッ
プ形式で第２のＳＰ用フレームバッファＳ2 に蓄積され
る。次のフレーム期間では、第２のＳＰ用フレームバッ
ファＳ2 の画像データを読み出し、この読み出した画像
データをそのまま合成画面の画像データとしてプレーン
（ディスプレイ）側へ送出すれば、ＢＧの上にＳＰが重
なった合成画面が表示される。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・ゲーム
機等でスプライト表示を行うための画像処理方法に関す
る。
機等でスプライト表示を行うための画像処理方法に関す
る。
【０００２】
【従来の技術】スプライトは、画面上で自由に移動でき
る図形やキャラクタ等のパターンで、コンピュータ・ゲ
ーム機には欠かせないものであり、パーソナル・コンピ
ュータでもグラフィック機能の１つとしてよく使われて
いる。
る図形やキャラクタ等のパターンで、コンピュータ・ゲ
ーム機には欠かせないものであり、パーソナル・コンピ
ュータでもグラフィック機能の１つとしてよく使われて
いる。
【０００３】図４に、フレームバッファ方式によってス
プライト表示を行うための従来の画像処理装置の構成を
示す。フレームバッファ方式では、１画素あたり、たと
えば１６ビットのスプライトデータをビット・マップ形
式でいったんフレームメモリに書き込む処理を必要とす
るので、ＳＰ（スプライト）用として２つのフレームメ
モリＳ1,Ｓ2 を設ける。この装置では、さらにＢＧ（バ
ックグランド）を１面使用するために、両フレームメモ
リＳ1,Ｓ2 にそれぞれ対応させて２つのＢＧフレームメ
モリＢ1,Ｂ2 を設ける。ＢＧデータメモリ１００、ＳＰ
データメモリ１０２は、それぞれ所定のＣＰＵメモリ空
間を割り当てられ、ＣＰＵ（図示せず）よりＢＧデー
タ、ＳＰデータを書き込まれる。ＶＤＣ（ビデオ・ディ
スプレイ・コントローラ）１０４は、ＢＧデータメモリ
１００、ＳＰデータメモリ１０２→ＢＧ用フレームバッ
ファ（Ｂ1,Ｂ2 ）、ＳＰ用フレームバッファ（Ｓ1,Ｓ2
）→ディスプレイ間のデータの流れを制御するコント
ローラである。
プライト表示を行うための従来の画像処理装置の構成を
示す。フレームバッファ方式では、１画素あたり、たと
えば１６ビットのスプライトデータをビット・マップ形
式でいったんフレームメモリに書き込む処理を必要とす
るので、ＳＰ（スプライト）用として２つのフレームメ
モリＳ1,Ｓ2 を設ける。この装置では、さらにＢＧ（バ
ックグランド）を１面使用するために、両フレームメモ
リＳ1,Ｓ2 にそれぞれ対応させて２つのＢＧフレームメ
モリＢ1,Ｂ2 を設ける。ＢＧデータメモリ１００、ＳＰ
データメモリ１０２は、それぞれ所定のＣＰＵメモリ空
間を割り当てられ、ＣＰＵ（図示せず）よりＢＧデー
タ、ＳＰデータを書き込まれる。ＶＤＣ（ビデオ・ディ
スプレイ・コントローラ）１０４は、ＢＧデータメモリ
１００、ＳＰデータメモリ１０２→ＢＧ用フレームバッ
ファ（Ｂ1,Ｂ2 ）、ＳＰ用フレームバッファ（Ｓ1,Ｓ2
）→ディスプレイ間のデータの流れを制御するコント
ローラである。
【０００４】図５は、この画像処理装置におけるＶＤＣ
１０４の作用（処理動作）を示すタイミングチャートで
ある。表示期間１Ｖは１フレーム期間である。奇数番目
の表示期間１Ｖでは、第１のＳＰ用フレームバッファＳ
1 と第１のＢＧ用フレームバッファＢ1 とからそれぞれ
ＳＰデータ、ＢＧデータを読み出し、それらをスーパー
インポーズして、その合成画像データをプレーン（ディ
スプレイ）側へ送出する。このように第１のＳＰ用フレ
ームバッファＳ1 と第１のＢＧ用フレームバッファＢ1
に書き込まれているＳＰデータ、ＢＧデータについて
「表示」の処理を行う一方で、第２のＳＰ用フレームバ
ッファＳ2 と第２のＢＧ用フレームバッファＢ2 に対し
て、先ず零データ“００”を書き込んで、それまで蓄積
されていたデータをクリアし、次いで新たなデータ、つ
まり次の偶数番目の表示期間１Ｖで表示すべきＳＰ、Ｂ
Ｇのデータをそれぞれ書き込む。
１０４の作用（処理動作）を示すタイミングチャートで
ある。表示期間１Ｖは１フレーム期間である。奇数番目
の表示期間１Ｖでは、第１のＳＰ用フレームバッファＳ
1 と第１のＢＧ用フレームバッファＢ1 とからそれぞれ
ＳＰデータ、ＢＧデータを読み出し、それらをスーパー
インポーズして、その合成画像データをプレーン（ディ
スプレイ）側へ送出する。このように第１のＳＰ用フレ
ームバッファＳ1 と第１のＢＧ用フレームバッファＢ1
に書き込まれているＳＰデータ、ＢＧデータについて
「表示」の処理を行う一方で、第２のＳＰ用フレームバ
ッファＳ2 と第２のＢＧ用フレームバッファＢ2 に対し
て、先ず零データ“００”を書き込んで、それまで蓄積
されていたデータをクリアし、次いで新たなデータ、つ
まり次の偶数番目の表示期間１Ｖで表示すべきＳＰ、Ｂ
Ｇのデータをそれぞれ書き込む。
【０００５】そして、その偶数番目の表示期間１Ｖに
は、第２のＳＰ用フレームバッファＳ2 と第２のＢＧ用
フレームバッファＢ2 に書き込んであるＳＰデータ、Ｂ
Ｇデータについて上記と同様な仕方で「表示」の処理を
行う一方で、第１のＳＰ用フレームバッファＳ1 、第２
のＢＧ用フレームバッファＢ1 に対して、先ず零データ
“００”を書き込んで「クリア」を行ってから、次の奇
数番目の表示期間１Ｖで表示すべきＳＰ、ＢＧのデータ
をそれぞれ書き込む。
は、第２のＳＰ用フレームバッファＳ2 と第２のＢＧ用
フレームバッファＢ2 に書き込んであるＳＰデータ、Ｂ
Ｇデータについて上記と同様な仕方で「表示」の処理を
行う一方で、第１のＳＰ用フレームバッファＳ1 、第２
のＢＧ用フレームバッファＢ1 に対して、先ず零データ
“００”を書き込んで「クリア」を行ってから、次の奇
数番目の表示期間１Ｖで表示すべきＳＰ、ＢＧのデータ
をそれぞれ書き込む。
【０００６】図６は、上記のような画像処理における各
ＳＰ用フレームバッファＳ1,Ｓ2 の処理を示す。バッフ
ァからＳＰデータを読出してプレーンへ送る「表示」の
処理は表示期間１Ｖ置きに行われ、「表示」を行わない
期間１Ｖでは、最初に零データ“００”でバッファ内を
塗り潰して「クリア」してから、次の「表示」の処理で
表示すべきＳＰのデータを書き込む。
ＳＰ用フレームバッファＳ1,Ｓ2 の処理を示す。バッフ
ァからＳＰデータを読出してプレーンへ送る「表示」の
処理は表示期間１Ｖ置きに行われ、「表示」を行わない
期間１Ｖでは、最初に零データ“００”でバッファ内を
塗り潰して「クリア」してから、次の「表示」の処理で
表示すべきＳＰのデータを書き込む。
【０００７】
【発明が解決しようとする課題】上記のように、従来の
画像処理方式では、ＢＧを１面付けるために、両ＳＰ用
フレームメモリＳ1,Ｓ2 にそれぞれ対応させて２つのＢ
Ｇ用フレームメモリＢ1,Ｂ2 を設け、ＳＰ用フレームメ
モリＳ1,Ｓ2 におけるＳＰデータの書込・読出と同期し
てＢＧ用フレームメモリＢ1,Ｂ2 に対しＢＧデータの書
込・読出を行っていた。そして、読出したＳＰデータと
ＢＧデータをＶＤＣ１０４においてスーパーインポーズ
した上で、その合成画像データをプレーン（ディスプレ
イ）側に送っていた。これがために、ＢＧ用フレームメ
モリＢ1,Ｂ2 を設けることによる回路構成の増大・高コ
スト化、ＶＤＣ１０４においてスーパーインポーズ処理
を行うことによる回路構成の複雑化・高価格化という問
題があった。
画像処理方式では、ＢＧを１面付けるために、両ＳＰ用
フレームメモリＳ1,Ｓ2 にそれぞれ対応させて２つのＢ
Ｇ用フレームメモリＢ1,Ｂ2 を設け、ＳＰ用フレームメ
モリＳ1,Ｓ2 におけるＳＰデータの書込・読出と同期し
てＢＧ用フレームメモリＢ1,Ｂ2 に対しＢＧデータの書
込・読出を行っていた。そして、読出したＳＰデータと
ＢＧデータをＶＤＣ１０４においてスーパーインポーズ
した上で、その合成画像データをプレーン（ディスプレ
イ）側に送っていた。これがために、ＢＧ用フレームメ
モリＢ1,Ｂ2 を設けることによる回路構成の増大・高コ
スト化、ＶＤＣ１０４においてスーパーインポーズ処理
を行うことによる回路構成の複雑化・高価格化という問
題があった。
【０００８】本発明は、かかる問題点に鑑みてなされた
もので、回路構成の増大や価格の大幅な上昇を招くこと
なく、スプライト画面にバックグランド画面を容易に付
加することができるようにした画像処理方法を提供する
ことを目的とする。
もので、回路構成の増大や価格の大幅な上昇を招くこと
なく、スプライト画面にバックグランド画面を容易に付
加することができるようにした画像処理方法を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の画像処理方法は、第１および第２のフレー
ムメモリを備え、それらのフレームメモリについてフレ
ーム期間毎に交互に、一方のフレームメモリより画像デ
ータを読み出してそれを表示すると同時に、他方のフレ
ームメモリには次のフレーム期間で表示すべきスプライ
トの画像データを書き込むようにした画像処理方法にお
いて、前記次のフレーム期間で表示すべきデータを書き
込むべきフレームメモリに対して、バックグランドの画
像データと前記スプライトの画像データとを重ねて書き
込むように構成した。
め、本発明の画像処理方法は、第１および第２のフレー
ムメモリを備え、それらのフレームメモリについてフレ
ーム期間毎に交互に、一方のフレームメモリより画像デ
ータを読み出してそれを表示すると同時に、他方のフレ
ームメモリには次のフレーム期間で表示すべきスプライ
トの画像データを書き込むようにした画像処理方法にお
いて、前記次のフレーム期間で表示すべきデータを書き
込むべきフレームメモリに対して、バックグランドの画
像データと前記スプライトの画像データとを重ねて書き
込むように構成した。
【００１０】
【作用】本発明では、第１のフレームメモリに蓄積され
ているデータを読み出して表示しているフレーム期間
中、第２のフレームメモリに対して、たとえば、バック
グランドの画像データを書き込んで、それまで蓄積され
ていた１コマ分の画像データをバックグランドの画像デ
ータに書き換え、次いでその上にスプライトの画像デー
タを重ねて書き込む。これにより、バックグランドの上
にスプライトを重ねてなる合成画面の画像データがビッ
ト・マップ形式で第２のＳＰ用フレームメモリに蓄積さ
れることとなる。しかして、次のフレーム期間では、第
２のフレームメモリの画像データを読み出し、この読み
出した画像データをそのまま合成画面の画像データとし
てプレーン（ディスプレイ）側へ送出すれば、プレーン
上においては該バックグランドの上に該スプライトが重
なった合成画面が表示されることとなる。一方、第１の
フレームメモリに対しては、上記と同様にして、次のフ
レーム期間で表示されるべきバックグランドの画像デー
タを書き込み、次いでその上にスプライトの画像データ
を重ねて書き込む。
ているデータを読み出して表示しているフレーム期間
中、第２のフレームメモリに対して、たとえば、バック
グランドの画像データを書き込んで、それまで蓄積され
ていた１コマ分の画像データをバックグランドの画像デ
ータに書き換え、次いでその上にスプライトの画像デー
タを重ねて書き込む。これにより、バックグランドの上
にスプライトを重ねてなる合成画面の画像データがビッ
ト・マップ形式で第２のＳＰ用フレームメモリに蓄積さ
れることとなる。しかして、次のフレーム期間では、第
２のフレームメモリの画像データを読み出し、この読み
出した画像データをそのまま合成画面の画像データとし
てプレーン（ディスプレイ）側へ送出すれば、プレーン
上においては該バックグランドの上に該スプライトが重
なった合成画面が表示されることとなる。一方、第１の
フレームメモリに対しては、上記と同様にして、次のフ
レーム期間で表示されるべきバックグランドの画像デー
タを書き込み、次いでその上にスプライトの画像データ
を重ねて書き込む。
【００１１】
【実施例】以下、図１〜図３を参照して本発明の一実施
例を説明する。図１は、この実施例による画像処理装置
の構成を示す。ＢＧデータメモリ１００、ＳＰデータメ
モリ１０２、ＳＰ用フレームバッファＳ1,Ｓ2 は、それ
ぞれ図４において同一の符号を付したものと同一の構成
・機能を有するものでよい。しかし、ＶＤＣ（ビデオ・
ディスプレイ・コントローラ）１０は、従来のＶＤＣ１
０４とは異なり、ＢＧ用フレームバッファＢ1,Ｂ2 を設
けることなくＳＰ（スプライト）画面にＢＧ（バックグ
ランド）画面を１面付加できる構成・機能を有するもの
である。
例を説明する。図１は、この実施例による画像処理装置
の構成を示す。ＢＧデータメモリ１００、ＳＰデータメ
モリ１０２、ＳＰ用フレームバッファＳ1,Ｓ2 は、それ
ぞれ図４において同一の符号を付したものと同一の構成
・機能を有するものでよい。しかし、ＶＤＣ（ビデオ・
ディスプレイ・コントローラ）１０は、従来のＶＤＣ１
０４とは異なり、ＢＧ用フレームバッファＢ1,Ｂ2 を設
けることなくＳＰ（スプライト）画面にＢＧ（バックグ
ランド）画面を１面付加できる構成・機能を有するもの
である。
【００１２】図２は、この画像処理装置におけるＶＤＣ
１０の作用（処理動作）を示すタイミングチャートであ
る。表示期間１Ｖは１フレーム期間である。奇数番目の
表示期間１Ｖでは、第１のＳＰ用フレームバッファＳ1
に蓄積されているデータを読み出す。このデータは直前
の表示期間１Ｖ中に第１のＳＰ用フレームバッファＳ1
にＢＧデータとＳＰデータを重ね書きしたものであるか
ら、ＶＤＣ１０はスーパーインポーズ処理を行うことな
くこの読み出したデータをそのままプレーン（ディスプ
レイ）側へ送出する。
１０の作用（処理動作）を示すタイミングチャートであ
る。表示期間１Ｖは１フレーム期間である。奇数番目の
表示期間１Ｖでは、第１のＳＰ用フレームバッファＳ1
に蓄積されているデータを読み出す。このデータは直前
の表示期間１Ｖ中に第１のＳＰ用フレームバッファＳ1
にＢＧデータとＳＰデータを重ね書きしたものであるか
ら、ＶＤＣ１０はスーパーインポーズ処理を行うことな
くこの読み出したデータをそのままプレーン（ディスプ
レイ）側へ送出する。
【００１３】このようにして第１のＳＰ用フレームバッ
ファＳ1 に蓄積されているＳＰデータについて「表示」
の処理を行う一方で、ＶＤＣ１０は、第２のＳＰ用フレ
ームバッファＳ2 に対して、次の表示期間１Ｖで表示す
べきＢＧ、ＳＰのデータを重ね書きする。すなわち、先
ずＢＧデータメモリ１００よりその表示すべきＢＧのデ
ータを読み出し、第２のＳＰ用フレームバッファＳ2 に
それまで蓄積されていたデータの上に、ＢＧデータメモ
リ１００からのＢＧデータを書き込む。次に、ＳＰデー
タメモリ１０２より該表示すべきＳＰのデータを読み出
し、そのＳＰデータを第２のＳＰ用フレームバッファＳ
2 のＢＧデータの上に重ねて書き込む。これにより、所
望のＢＧの上に所望のＳＰを重ねてなる合成画像のデー
タ（ＢＧ・ＳＰデータ）がビット・マップ形式で第２の
ＳＰ用フレームバッファＳ2 に蓄積されたこととなる。
ファＳ1 に蓄積されているＳＰデータについて「表示」
の処理を行う一方で、ＶＤＣ１０は、第２のＳＰ用フレ
ームバッファＳ2 に対して、次の表示期間１Ｖで表示す
べきＢＧ、ＳＰのデータを重ね書きする。すなわち、先
ずＢＧデータメモリ１００よりその表示すべきＢＧのデ
ータを読み出し、第２のＳＰ用フレームバッファＳ2 に
それまで蓄積されていたデータの上に、ＢＧデータメモ
リ１００からのＢＧデータを書き込む。次に、ＳＰデー
タメモリ１０２より該表示すべきＳＰのデータを読み出
し、そのＳＰデータを第２のＳＰ用フレームバッファＳ
2 のＢＧデータの上に重ねて書き込む。これにより、所
望のＢＧの上に所望のＳＰを重ねてなる合成画像のデー
タ（ＢＧ・ＳＰデータ）がビット・マップ形式で第２の
ＳＰ用フレームバッファＳ2 に蓄積されたこととなる。
【００１４】しかして、次の偶数番目の表示期間１Ｖに
おいて、ＶＤＣ１０は、第２のＳＰ用フレームバッファ
Ｓ2 に蓄積されている該合成画面の画像データを読み出
し、そのままプレーン側へ送出する。一方、第１のＳＰ
用フレームバッファＳ1 に対しては、上述と同様な処理
により、次の奇数番目の表示期間１Ｖで表示すべきＢ
Ｇ、ＳＰのデータを重ね書きして、ビット・マップ形式
で合成画面の画像のデータを蓄積せしめる。
おいて、ＶＤＣ１０は、第２のＳＰ用フレームバッファ
Ｓ2 に蓄積されている該合成画面の画像データを読み出
し、そのままプレーン側へ送出する。一方、第１のＳＰ
用フレームバッファＳ1 に対しては、上述と同様な処理
により、次の奇数番目の表示期間１Ｖで表示すべきＢ
Ｇ、ＳＰのデータを重ね書きして、ビット・マップ形式
で合成画面の画像のデータを蓄積せしめる。
【００１５】図３は、本画像処理装置におけるＳＰ用フ
レームバッファＳ1,Ｓ2 の動作の流れを示すフローチャ
ートである。バッファからＳＰデータを読出してプレー
ンへ送る「表示」の処理は表示期間１Ｖ置きに行われ、
「表示」を行わない期間１Ｖでは、最初にＢＧデータを
書き込み、次にＳＰのデータを重ねて書き込む。
レームバッファＳ1,Ｓ2 の動作の流れを示すフローチャ
ートである。バッファからＳＰデータを読出してプレー
ンへ送る「表示」の処理は表示期間１Ｖ置きに行われ、
「表示」を行わない期間１Ｖでは、最初にＢＧデータを
書き込み、次にＳＰのデータを重ねて書き込む。
【００１６】このように、「表示」を行わないＳＰ用フ
レームメモリに対する処理が従来方式と異なる。すなわ
ち、従来方式では先ず当該ＳＰ用フレームバッファ内を
“００”データで塗り潰し（クリアし）、次いでＳＰデ
ータを書き込んだが、本実施例では先ず当該ＳＰ用フレ
ームバッファ内をＢＧデータで埋め、次いでその上にＳ
Ｐデータを重ねて書き込む。つまり、本実施例では、従
来方式における「クリア」の処理を「ＢＧデータの書き
込み」処理に置き換えて、ＳＰフレームバッファに対す
る書込時間を有効利用する。これにより、ＢＧ用フレー
ムバッファＢ1,Ｂ2 を設けなくとも、ＢＧを１面付ける
ことができる。また、本実施例では、ＳＰ用フレームバ
ッファＳ1,Ｓ2 内にＢＧ・ＳＰの合成画像がビットマッ
プ形式で展開されるので、ＶＤＣ１０は、ＳＰ用フレー
ムバッファＳ1,Ｓ2 より読み出したデータをそのまま合
成画像のデータとしてプレーンへ送出すればよいので、
従来のようにＳＰデータとＢＧデータとをスーパーイン
ポーズする必要がない。したがって、ＶＤＣ１０の回路
を簡略化・低価格化することができる。
レームメモリに対する処理が従来方式と異なる。すなわ
ち、従来方式では先ず当該ＳＰ用フレームバッファ内を
“００”データで塗り潰し（クリアし）、次いでＳＰデ
ータを書き込んだが、本実施例では先ず当該ＳＰ用フレ
ームバッファ内をＢＧデータで埋め、次いでその上にＳ
Ｐデータを重ねて書き込む。つまり、本実施例では、従
来方式における「クリア」の処理を「ＢＧデータの書き
込み」処理に置き換えて、ＳＰフレームバッファに対す
る書込時間を有効利用する。これにより、ＢＧ用フレー
ムバッファＢ1,Ｂ2 を設けなくとも、ＢＧを１面付ける
ことができる。また、本実施例では、ＳＰ用フレームバ
ッファＳ1,Ｓ2 内にＢＧ・ＳＰの合成画像がビットマッ
プ形式で展開されるので、ＶＤＣ１０は、ＳＰ用フレー
ムバッファＳ1,Ｓ2 より読み出したデータをそのまま合
成画像のデータとしてプレーンへ送出すればよいので、
従来のようにＳＰデータとＢＧデータとをスーパーイン
ポーズする必要がない。したがって、ＶＤＣ１０の回路
を簡略化・低価格化することができる。
【００１７】なお、図４のようにＢＧ専用のフレームバ
ッファＢ1,Ｂ2を設けた場合にも本発明は適用可能であ
る。その場合にも、ＳＰ用フレームバッファＳ1,Ｓ2 に
対して上記と同様にしてＢＧデータを書き込んでからそ
の上にＳＰデータを書き込むことにより、ＢＧをさらに
１面追加することができる。
ッファＢ1,Ｂ2を設けた場合にも本発明は適用可能であ
る。その場合にも、ＳＰ用フレームバッファＳ1,Ｓ2 に
対して上記と同様にしてＢＧデータを書き込んでからそ
の上にＳＰデータを書き込むことにより、ＢＧをさらに
１面追加することができる。
【００１８】
【発明の効果】本発明は、上述したような構成を有する
ことにより、以下のような効果を奏する。一方のフレー
ムメモリに蓄積されている画像データについて表示の処
理を行っている間、他方のフレームメモリに対し、バッ
クグランドの画像データとスプライトの画像データとを
重ねて書き込んで、それまで蓄積されている１コマ分の
画像データを合成画面の画像データに書き換え、次のフ
レーム期間では、その他方のフレームメモリに蓄積され
ている合成画面の画像データをプレーン側へ送出するよ
うにしたので、バックグランド用のフレームメモリを設
けることなく、またスーパーインポーズ処理を行うこと
なく、容易にバックグランドを１面追加することが可能
である。
ことにより、以下のような効果を奏する。一方のフレー
ムメモリに蓄積されている画像データについて表示の処
理を行っている間、他方のフレームメモリに対し、バッ
クグランドの画像データとスプライトの画像データとを
重ねて書き込んで、それまで蓄積されている１コマ分の
画像データを合成画面の画像データに書き換え、次のフ
レーム期間では、その他方のフレームメモリに蓄積され
ている合成画面の画像データをプレーン側へ送出するよ
うにしたので、バックグランド用のフレームメモリを設
けることなく、またスーパーインポーズ処理を行うこと
なく、容易にバックグランドを１面追加することが可能
である。
【図１】本発明の一実施例による画像処理装置の構成を
示すブロック図である。
示すブロック図である。
【図２】実施例の画像処理装置におけるＶＤＣの作用
（処理動作）を示すタイミングチャートである。
（処理動作）を示すタイミングチャートである。
【図３】実施例の画像処理装置におけるＳＰ用フレーム
バッファの動作の流れを示すフローチャートである。
バッファの動作の流れを示すフローチャートである。
【図４】フレームバッファ方式によってスプライト表示
を行うための従来の画像処理装置の構成を示すブロック
図である。
を行うための従来の画像処理装置の構成を示すブロック
図である。
【図５】従来例の画像処理装置におけるＶＤＣの作用
（処理動作）を示すタイミングチャートである。
（処理動作）を示すタイミングチャートである。
【図６】従来例の画像処理装置におけるＳＰ用フレーム
バッファの動作の流れを示すフローチャートである。
バッファの動作の流れを示すフローチャートである。
１０ ＶＤＣ（ビデオ・ディスプレイ・コントロー
ラ） １００ ＢＧ（バックグランド）用フレームバッファ １０２ ＳＰ（スプライト）用フレームバッファ Ｓ1 ＳＰ用フレームバッファ Ｓ2 ＳＰ用フレームバッファ
ラ） １００ ＢＧ（バックグランド）用フレームバッファ １０２ ＳＰ（スプライト）用フレームバッファ Ｓ1 ＳＰ用フレームバッファ Ｓ2 ＳＰ用フレームバッファ
Claims (1)
- 【特許請求の範囲】 【請求項１】 第１および第２のフレームメモリを備
え、それらのフレームメモリについてフレーム期間毎に
交互に、一方のフレームメモリより画像データを読み出
してそれを表示すると同時に、他方のフレームメモリに
は次のフレーム期間で表示すべきスプライトの画像デー
タを書き込むようにした画像処理方法において、 前記次のフレーム期間で表示すべきスプライトの画像デ
ータを書き込むべきフレームメモリに対して、バックグ
ランドの画像データと前記スプライトの画像データとを
重ねて書き込むことを特徴とする画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183115A JPH0527745A (ja) | 1991-06-27 | 1991-06-27 | 画像処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183115A JPH0527745A (ja) | 1991-06-27 | 1991-06-27 | 画像処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0527745A true JPH0527745A (ja) | 1993-02-05 |
Family
ID=16130045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183115A Pending JPH0527745A (ja) | 1991-06-27 | 1991-06-27 | 画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0527745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08155099A (ja) * | 1994-12-01 | 1996-06-18 | Heiwa Corp | 遊技機の画像表示装置 |
| US6636233B1 (en) | 1999-02-18 | 2003-10-21 | Nec Electronics Corporation | Apparatus for processing two-dimensional images and method of doing the same |
| JP2005204762A (ja) * | 2004-01-20 | 2005-08-04 | Nintendo Co Ltd | ２画面表示ゲーム装置及び２画面表示ゲームプログラム |
-
1991
- 1991-06-27 JP JP3183115A patent/JPH0527745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08155099A (ja) * | 1994-12-01 | 1996-06-18 | Heiwa Corp | 遊技機の画像表示装置 |
| US6636233B1 (en) | 1999-02-18 | 2003-10-21 | Nec Electronics Corporation | Apparatus for processing two-dimensional images and method of doing the same |
| JP2005204762A (ja) * | 2004-01-20 | 2005-08-04 | Nintendo Co Ltd | ２画面表示ゲーム装置及び２画面表示ゲームプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0593154B1 (en) | Apparatus for processing interruption | |
| CN111866408A (zh) | 图形处理芯片及视频解码显示方法 | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JPH0527745A (ja) | 画像処理方法 | |
| JP2012032456A (ja) | 画像処理装置 | |
| JPS5854378A (ja) | 動画像情報提供方式 | |
| JPH09116827A (ja) | 縮小映像信号処理回路 | |
| JP3481913B2 (ja) | 画像処理装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JP3729187B2 (ja) | 画像表示装置 | |
| JPS62288977A (ja) | 組版システム | |
| JP3012445B2 (ja) | イメージデータ出力処理方法および装置 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JPS6217877A (ja) | 画像生成装置 | |
| JPH036510B2 (ja) | ||
| JPS636684A (ja) | マルチ画像制御装置 | |
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| JPH031775A (ja) | 磁気記録再生装置のスーパーインポーズ装置 | |
| JPH1152942A (ja) | 描画表示制御装置及び該描画表示制御装置を備えた描画表示装置 | |
| JPH0689090A (ja) | 三次元グラフィックス表示装置 | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPS61255164A (ja) | 二値画像デ−タ復調装置 |