JPH031775A - 磁気記録再生装置のスーパーインポーズ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、磁気記録再生装置のスーパーインポーズ画面
にタイトル文字やイラスト（絵）などのデータをスーパ
ーインポーズするものに関するもので、さらに詳しくは
、カメラ一体型の磁気記録再生装置のスーパーインポー
ズ装置に関するものである。

〔従来の技術〕

記録された映像信号の画面表示データは、記憶手段から
読み出されて画面に表示される。記録された画面表示デ
ータの内容に、タイトル文字やイラスト（絵）などに関
するデータをスーパーインポーズする場合、カメラ一体
型の磁気記録再生装置によっておこなわれている。この
場合、アドレスバスおよびデータバスをその期間中、た
とえばスーパーインポーズ用のアドレスカウンタおよび
データレジスタへそれぞれ切り換えてスーパーインポー
ズするデータを記憶手段に記憶しているのが現状である
。

たとえば、イラストの記録された画面に、タイトル文字
の画面を追加するような複数の画面表示データを合成す
る場合には、イラストの画面表示データの記憶されてい
るアドレスに、タイトル文字の画面表示データが書き込
まれている。

〔発明が解決しようとする課題〕

上記従来の技術では、イラストの記録された画面に、タ
イトル文字の画面を追加する場合には、イラストの画面
表示データが、タイトル文字の画面表示データによって
消去される場合もある。したがって、イラストの画面表
示データのうちで残しておきたい部分も消去される場合
もあるので、複数の画面表示データを合成することが難
しいなどの問題点を有している。

〔課題を解決するための手段〕

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、上記課題を解決するために、画面表示データにス
ーパーインポーズをおこなうマイクロコンピュータを備
えた磁気記録再生装置において、読み出し時に、アドレ
スレジスタで指定されるアドレスに記１．αされた第３
画面表示データを論理演算回路へ出力するよともに、書
き込み時に、第１データレジスタに記憶された第１画面
表示データをアドレスレジスタで指定されるアドレスに
記憶する記憶手段と、スーパーインポーズする第２画面
表示データを一時記憶し、それを論理演算回路へ出力す
る第２データレジスタと、第１画面表示データを記憶す
る記憶手段のアドレスのアドレス信号を一時記憶し、そ
れを記憶手段へ出力するアドレスレジスタと、第２画面
表示データと第３画面表示データとの排他的論理和の論
理演算をおこない、その演算結果である第１画面表示デ
ータを第１データレジスタへ出力する論理演算回路と、
第１画面表示データを一時記憶するとともに、記憶手段
の書き込み時に、そのデータを記憶手段へ出力する第１
データレジスタとを備えていることを特徴としている。

〔作　用〕

上記の構成によれば、マイクロコンピュータの制御下で
、スーパーインポーズがおこなわれる。

この際、第２画面表示データが記憶されるアドレスのア
ドレス信号は、マイクロコンピュータからアドレスレジ
スタへ出力される。また、第２画面表示データは、マイ
クロコンピュータから第２データレジスタへ出力される
。さらに、第２画面表示データは、論理演算回路へ出力
される。

アドレスレジスタで指定される記憶手段のアドレスに予
め記憶されている第３画面表示データが、記憶手段から
読み出される。第３画面表示データは、論理演算回路へ
出力される。

論理演算回路では、第２画面表示データと第３画面表示
データとの排他的論理和の論理演算がおこなわれる。論
理演算の結果は、第１画面表示データとして、第１デー
タレジスタへ出力される。

そして、第１画面表示データは、アドレスレジスタで指
定されるアドレス、すなわち、第３画面表示データが記
憶されていた記憶手段のアドレスに記憶される。

以上の動作は、表示画面において第２画面表示データが
記憶されるべき記↑、Ｑ手段のアドレス領域でおこなわ
れる。なお、第２画面表示データが記憶されないアドレ
ス領域については、もとの画面表示データである第３画
面表示データがそのまま残る。

〔実施例〕 本発明の一実施例を第１図ないし第４図に基づいて説明
すれば、以下のとおりである。

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、第１図に示すように、主として、アドレスレジス
タＩ、第２データレジスタ２、記憶手段としてのＲＡＭ
３、論理演算回路４および第１データレジスタ５から成
っている。

アドレスレジスタ１の入力は、図示しないマイクロコン
ピュータのアドレスバスに接続されている。アドレスレ
ジスタ１の出力は、後述するＲＡＭ３の図示しないアド
レス端子に接続されている。アドレスレジスタ１は、第
１画面表示データを記憶する記憶手段のアドレスのアド
レス信号を一時記憶している。アドレスレジスタ１で指
定されるアドレスは、第３画面表示データが予め記憶さ
れているアドレスと同一のものである。

なお、第３画面表示データは、スーパーインポーズする
以前にＲＡＭ３に記憶された映像信号であり、たとえば
、イラストの画面表示データやタイトル文字の画面表示
データを含むものでもよいし、これらが合成されたもの
でもよい。また、タイトル文字の画面表示データやイラ
ストの画面表示データがないものでもよい。

第２データレジスタ２は、図示しないマイクロコンピュ
ータのデータバスに接続されている。第２データレジス
タ２の出力は、後述する論理演算回路４の一方の人力に
接続されている。第２データレジスタ２は、第２画面表
示データを一時記憶している。なお、第２画面表示デー
タは、たとえば、タイトル文字の画面表示データでもよ
いし、イラストの画面表示データでもよい。

論理演算回路４の他方の入力には、ＲＡＭ３の読み出し
時に、ＲＡＭ３から第３画面表示データが入力される。

論理演算回路４の出力は、後述する第１データレジスタ
５の入力に接続されている。論理演算回路４では、第２
画面表示データと第３画面表示データとの排他的論理和
の論理演算がおこなわれる。この論理演算の結果は、第
１画面表示データとして第１データレジスク５へ出力さ
れる。上記の排他的論理和の論理演算を第２図ないし第
４図に基づいて説明すると以下のとおりである。

第２図は、第３画面表示データから成る画面を示し、第
３図は、第２画面表示データから成る画面を示すものと
する。論理演算回路４で、排他的論理和の論理演算がお
こなわれるのは、画面において第２画面表示データが記
憶されるべきＲＡＭ３のアドレス領域だけである。すな
わち、第２画面表示データが記憶されないアドレス領域
については、第３画面表示データがそのまま残る。この
論理演算の結果、第２画面表示データと第３画面表示デ
ータとの共通部分が消去され、第４図に示すように、上
記ふたつの画面が合成された第１画面表示データを示す
画面が生成される。

第１データレジスタ５は、論理演算回路４からの第１画
面表示データを一時記憶しており、ＲＡＭ３の書き込み
時に、それをＲＡＭ３へ出力している。

なお、上記のＲＡＭ３は、その読み出し時に、アドレス
レジスタ１で指定されるアドレスに記憶された第３画面
表示データを論理演算回路へ出力する。一方、ＲＡＭ３
は、その書き込み時に、第１データレジスタ５に記憶さ
れた第１画面表示データをアドレスレジスタ１で指定さ
れるアドレスに記憶する。

上記の構成において、図示しないマイクロコンピュータ
の制御下で、スーパーインポーズがおこなわれる。この
際、マイクロコンピュータによって、スーパーインポー
ズすべき第２画面表示データと、それが記憶されるべき
ＲＡＭ３のアドレスを指定するアドレス信号が、第２デ
ータレジスタ２およびアドレスレジスタ１へそれぞれ出
力される。さらに、第２画面表示データは、論理演算回
路４へ出力される。

アドレスレジスタ１で指定されるＲＡＭ３のアドレスに
予め記憶されている第３画面表示データが、ＲＡＭ３か
ら読み出される。第３画面表示データは、論理演算回路
４へ出力される。

論理演算回路４では、第２画面表示データと第３画面表
示データとの排他的論理和の論理演算がおこなわれる。

論理演算の結果、第２画面表示データと第３画面表示デ
ータとが合成されて第１画面表示データとして、第１デ
ータレジスタ５へ出力される。そして、第１画面表示デ
ータは、アドレスレジスタ１で指定されるアドレス、す
なわち、第３画面表示データが記憶されていたＲＡＭ３
のアドレスに記憶される。

以上の動作は、表示画面において第２画面表示データが
記憶されるべきＲＡＭ３のアドレス領域でおこなわれる
。すなわち、第２画面表示データが記憶されないアドレ
ス領域については、もとの画面表示データである第３画
面表示データがそのまま残る。

〔発明の効果〕

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、以上のように、画面表示データにスーパーインポ
ーズをおこなうマイクロコンピュータを備えた磁気記録
再生装置において、読み出し時に、アドレスレジスタで
指定されるアドレスに記憶された第３画面表示データを
論理演算回路へ出力するとともに、書き込み時に、第１
データレジスタに記憶された第１画面表示データをアド
レスレジスタで指定されるアドレスに記憶する記憶手段
と、スーパーインポーズする第２画面表示データを一時
記憶し、それを論理演算回路へ出力する第２データレジ
スタと、第１画面表示データを記憶する記憶手段のアド
レスのアドレス信号を一時記１．υ−それを記憶手段へ
出力するアドレスレジスタと、第２画面表示データと第
３画面表示データとの排他的論理和の論理演算をおこな
い、その演算結果である第１画面表示データを第１デー
タレジスタへ出力する論理演算回路と、第１画面表示デ
ータを一時記憶するとともに、記１．α手段の書き込み
時に、そのデータを記憶手段へ出力する第１データレジ
スタとを備えている構成である。

これにより、イラストの記録された画面に、タイトル文
字を追加する場合には、イラストの画面表示データが、
タイトル文字の画面表示データによって消去される部分
を最小限に抑えることができる。

また、複数の画面表示データを合成してバラエティに富
んだタイトルが画面へ挿入できる等の効果を併せて奏す
る。

【図面の簡単な説明】

第１図ないし第４図は本発明の一実施例を示すものであ
る。 第１図は、本発明に係る磁気記録再生装置のスーパーイ
ンポーズ装置の構成を示すブロック図である。 第２図ないし第４図は、論理演算回路において排他的論
理和の論理演算がおこなわれる前後の画面の関係を示す
図である。 ■はアドレスレジスタ、２は第２データレジスタ、３は
ＲＡＭ　（記憶手段）、４は論理演算回路５は第１デー
タレジスクである。 第１図

Claims (1)

1. 【特許請求の範囲】 １、画面表示データにスーパーインポーズをおこなうマ
   イクロコンピュータを備えた磁気記録再生装置において
   、 読み出し時に、アドレスレジスタで指定されるアドレス
   に記憶された第３画面表示データを論理演算回路へ出力
   するとともに、書き込み時に、第１データレジスタに記
   憶された第１画面表示データをアドレスレジスタで指定
   されるアドレスに記憶する記憶手段と、 スーパーインポーズする第２画面表示データを一時記憶
   し、それを論理演算回路へ出力する第２データレジスタ
   と、 第１画面表示データを記憶する記憶手段のアドレスのア
   ドレス信号を一時記憶し、それを記憶手段へ出力するア
   ドレスレジスタと、 第２画面表示データと第３画面表示データとの排他的論
   理和の論理演算をおこない、その演算結果である第１画
   面表示データを第１データレジスタへ出力する論理演算
   回路と、 第１画面表示データを一時記憶するとともに、記憶手段
   の書き込み時に、そのデータを記憶手段へ出力する第１
   データレジスタとを備えていることを特徴とする磁気記
   録再生装置のスーパーインポーズ装置。