JP3462084B2 - バイフェーズ符号信号識別装置 - Google Patents
バイフェーズ符号信号識別装置Info
- Publication number
- JP3462084B2 JP3462084B2 JP13172998A JP13172998A JP3462084B2 JP 3462084 B2 JP3462084 B2 JP 3462084B2 JP 13172998 A JP13172998 A JP 13172998A JP 13172998 A JP13172998 A JP 13172998A JP 3462084 B2 JP3462084 B2 JP 3462084B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- code signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【発明の属する技術分野】本発明はバイフェーズ符号信
号識別装置に関し、有線/無線のデータ通信で使用され
るバイフェーズ(マンチェスタ,CMI等)符号信号の
識別再生に適用して好適なるものである。一般に、デー
タ通信では送受信間でデータのブロック転送(バースト
転送)を行うが、送信側では送受信間のクロック信号位
相を合わせるためにフレーム信号の先頭部に所定のフレ
ーム同期信号(同期パターン信号)を挿入する。一方、
受信側ではこのフレーム同期信号に位相同期して受信デ
ータを正しく識別再生する必要がある。
号識別装置に関し、有線/無線のデータ通信で使用され
るバイフェーズ(マンチェスタ,CMI等)符号信号の
識別再生に適用して好適なるものである。一般に、デー
タ通信では送受信間でデータのブロック転送(バースト
転送)を行うが、送信側では送受信間のクロック信号位
相を合わせるためにフレーム信号の先頭部に所定のフレ
ーム同期信号(同期パターン信号)を挿入する。一方、
受信側ではこのフレーム同期信号に位相同期して受信デ
ータを正しく識別再生する必要がある。
【0002】
【従来の技術】図5は従来技術を説明する図で、図5
(A)は従来のマンチェスタ/NRZ信号変換回路のブ
ロック図を示している。図において、23は入力のマン
チェスタ信号のエッジに位相同期したクロック信号CK
を生成するクロック生成部(ディジタルPLL回路)、
21はマンチェスタ信号をクロック信号CKによりサン
プリングしたデータに基づき所定の同期パターンを検出
する同期パターン検出部、そして、10は入力のマンチ
ェスタ信号をクロック信号CKに基づきNRZ信号に変
換するマンチェスタ/NRZ変換部である。
(A)は従来のマンチェスタ/NRZ信号変換回路のブ
ロック図を示している。図において、23は入力のマン
チェスタ信号のエッジに位相同期したクロック信号CK
を生成するクロック生成部(ディジタルPLL回路)、
21はマンチェスタ信号をクロック信号CKによりサン
プリングしたデータに基づき所定の同期パターンを検出
する同期パターン検出部、そして、10は入力のマンチ
ェスタ信号をクロック信号CKに基づきNRZ信号に変
換するマンチェスタ/NRZ変換部である。
【0003】かかる構成により、同期パターン検出部2
1は入力のマンチェスタ信号につき所定の同期パターン
「01010101」を検出すると同期検出信号SDを
出力する。クロック生成部23は同期検出信号SDの発
生により自己のクロック位相を所定の同期状態に引き込
み、位相ロックする。従って、同期検出後の受信データ
を適正に識別再生できる。
1は入力のマンチェスタ信号につき所定の同期パターン
「01010101」を検出すると同期検出信号SDを
出力する。クロック生成部23は同期検出信号SDの発
生により自己のクロック位相を所定の同期状態に引き込
み、位相ロックする。従って、同期検出後の受信データ
を適正に識別再生できる。
【0004】図5(B)はクロック位相が正常時の動作
を示している。一般に、マンチェスタ符号はNRZ信号
のビット「0」が「01」の信号レベル、かつNRZ信
号のビット「1」が「10」の信号レベルとなるように
表わされる。なお、図はNRZのビット「0」を「1
0」の信号レベル、かつNRZのビット「1」を「0
1」の信号レベルで表わしているが、ここではレベル反
転したマンチェスタ信号を扱っていると考えれば良い。
又は、後者のように符号変換しても、信号変換処理の一
般性は失われない。
を示している。一般に、マンチェスタ符号はNRZ信号
のビット「0」が「01」の信号レベル、かつNRZ信
号のビット「1」が「10」の信号レベルとなるように
表わされる。なお、図はNRZのビット「0」を「1
0」の信号レベル、かつNRZのビット「1」を「0
1」の信号レベルで表わしているが、ここではレベル反
転したマンチェスタ信号を扱っていると考えれば良い。
又は、後者のように符号変換しても、信号変換処理の一
般性は失われない。
【0005】今、正常時のクロック位相関係を図示の如
くとする。マンチェスタ信号の同期パターンが入力する
と、クロック信号CKの各立ち下がりで「010101
01」の各信号レベルがサンプリングされ、同期パター
ンが検出される。ところで、このような各フレーム(バ
ースト)信号を受信する時に、いつでも受信側のクロッ
ク位相が正常であるとは限らない。
くとする。マンチェスタ信号の同期パターンが入力する
と、クロック信号CKの各立ち下がりで「010101
01」の各信号レベルがサンプリングされ、同期パター
ンが検出される。ところで、このような各フレーム(バ
ースト)信号を受信する時に、いつでも受信側のクロッ
ク位相が正常であるとは限らない。
【0006】図5(C)はクロック位相がエラー時(入
力信号のジッタを含む)の動作を示している。例えば入
力のマンチェスタ信号とクロック信号CKとの位相が上
記正常時よりも90°ずれていると、図示の如くマンチ
ェスタ信号のサンプリング結果が不確定(又は誤り)と
なって同期パターンを検出できない。図5(D)は入力
信号がデューティー変動時の動作を示している。
力信号のジッタを含む)の動作を示している。例えば入
力のマンチェスタ信号とクロック信号CKとの位相が上
記正常時よりも90°ずれていると、図示の如くマンチ
ェスタ信号のサンプリング結果が不確定(又は誤り)と
なって同期パターンを検出できない。図5(D)は入力
信号がデューティー変動時の動作を示している。
【0007】マンチェスタ信号のデューティー変動時に
も、サンプリング結果が不確定(又は誤り)となって同
期パターンを検出できない。
も、サンプリング結果が不確定(又は誤り)となって同
期パターンを検出できない。
【0008】
【発明が解決しようとする課題】このように、従来のマ
ンチェスタ/NRZ信号変換回路では、入力のマンチェ
スタ信号とクロック信号CKとの間に位相差(ジッタ,
デューティー変動等を含む)が存在すると、同期パター
ンを検出できないと言う問題があった。このため、しば
しば同期外れを起こしていた。
ンチェスタ/NRZ信号変換回路では、入力のマンチェ
スタ信号とクロック信号CKとの間に位相差(ジッタ,
デューティー変動等を含む)が存在すると、同期パター
ンを検出できないと言う問題があった。このため、しば
しば同期外れを起こしていた。
【0009】また、上記従来の回路では、もし同期パタ
ーン検出後の受信データ中に該同期パターンと同一ビッ
ト構成のデータ(疑似同期パターン)が含まれている
と、これを検出した同期パターン検出部21によりクロ
ック生成部23が再度初期化されてしまうと言う問題も
あった。更にまた、上記従来の回路では、バースト信号
の非転送区間におけるノイズ信号等を誤って同期パター
ンと認識してしまい、回路を誤った位相同期に引き込ん
でしまうと言う問題もあった。
ーン検出後の受信データ中に該同期パターンと同一ビッ
ト構成のデータ(疑似同期パターン)が含まれている
と、これを検出した同期パターン検出部21によりクロ
ック生成部23が再度初期化されてしまうと言う問題も
あった。更にまた、上記従来の回路では、バースト信号
の非転送区間におけるノイズ信号等を誤って同期パター
ンと認識してしまい、回路を誤った位相同期に引き込ん
でしまうと言う問題もあった。
【0010】本発明は上記従来技術の問題点に鑑み成さ
れたもので、その目的とする所は、入力のバイフェーズ
信号とこれを識別するためのクロック信号との間にどの
様な位相差(ジッタ、デューティー変動等を含む)が存
在していても、入力のバイフェーズ信号を確実に識別可
能なバイフェーズ信号識別装置を提供することにある。
れたもので、その目的とする所は、入力のバイフェーズ
信号とこれを識別するためのクロック信号との間にどの
様な位相差(ジッタ、デューティー変動等を含む)が存
在していても、入力のバイフェーズ信号を確実に識別可
能なバイフェーズ信号識別装置を提供することにある。
【0011】
【課題を解決するための手段】上記の課題は例えば図1
(A)の構成により解決される。即ち、本発明(1)の
バイフェーズ信号識別装置は、入力のバイフェーズ符号
信号の1シンボル周期につきデューティー比が1/2
で、かつ互いの位相差が90°の第1,第2のクロック
信号を生成するクロック生成部23と、 第1のクロッ
ク信号を基準とした各所定のタイミングで入力のバイフ
ェーズ符号信号を識別する信号識別部10と、前記バイ
フェーズ符号信号を第1のクロック信号CK1によりサ
ンプリングしたデータに基づき所定の同期パターンを検
出する第1の同期パターン検出部21と、該バイフェー
ズ符号信号を第2のクロック信号CK2によりサンプリ
ングしたデータに基づき前記所定の同期パターンを検出
する第2の同期パターン検出部22と、第2のクロック
信号が所定レベルの区間にバイフェーズ符号信号のエッ
ジが検出されないことにより同期外れを検出する同期外
れ検出部27と、前記同期外れ検出部の同期外れの検出
により、前記第1又は第2の同期パターン検出部21/
22が所定の同期パターンを検出した後の第1のクロッ
ク信号CK1を続くバイフェーズ符号信号のシンボル中
間点エッジに位相同期させる初期化制御部30とを備え
るものである。
(A)の構成により解決される。即ち、本発明(1)の
バイフェーズ信号識別装置は、入力のバイフェーズ符号
信号の1シンボル周期につきデューティー比が1/2
で、かつ互いの位相差が90°の第1,第2のクロック
信号を生成するクロック生成部23と、 第1のクロッ
ク信号を基準とした各所定のタイミングで入力のバイフ
ェーズ符号信号を識別する信号識別部10と、前記バイ
フェーズ符号信号を第1のクロック信号CK1によりサ
ンプリングしたデータに基づき所定の同期パターンを検
出する第1の同期パターン検出部21と、該バイフェー
ズ符号信号を第2のクロック信号CK2によりサンプリ
ングしたデータに基づき前記所定の同期パターンを検出
する第2の同期パターン検出部22と、第2のクロック
信号が所定レベルの区間にバイフェーズ符号信号のエッ
ジが検出されないことにより同期外れを検出する同期外
れ検出部27と、前記同期外れ検出部の同期外れの検出
により、前記第1又は第2の同期パターン検出部21/
22が所定の同期パターンを検出した後の第1のクロッ
ク信号CK1を続くバイフェーズ符号信号のシンボル中
間点エッジに位相同期させる初期化制御部30とを備え
るものである。
【0012】なお、図1(A)はバイフェーズ/NRZ
信号変換装置への適用例を示している。また図1(B)
はクロック信号CK1の位相が正常時の動作タイミング
チャートを示している。図1(B)において、例えば正
常時のクロック位相を図示の如くとすると、入力のバイ
フェーズ(図はマンチェスタ)信号中の同期パターン
「01010101」は第1のクロック信号CK1の例
えば各立ち下がりにより適正にサンプリングされ、確実
に検出される。従って、これに基づき初期化制御部30
はクロック生成部23のクロック生成位相を適正に同期
化できる。ところで、同期確立前のマンチェスタ信号と
クロック信号CK1との位相関係は任意であるから、上
記の如く、たまたまクロック信号CK1がマンチェスタ
信号のシンボル中間点エッジに位相同期している場合は
良いが、そうでない場合、即ち、図1(C)に示す如
く、クロック信号CK1がマンチェスタ信号のシンボル
境界点エッジに位相同期している場合には、該クロック
信号CK1をマンチェスタ信号のシンボル中間点エッジ
に位相同期(初期化)させる必要がある。
信号変換装置への適用例を示している。また図1(B)
はクロック信号CK1の位相が正常時の動作タイミング
チャートを示している。図1(B)において、例えば正
常時のクロック位相を図示の如くとすると、入力のバイ
フェーズ(図はマンチェスタ)信号中の同期パターン
「01010101」は第1のクロック信号CK1の例
えば各立ち下がりにより適正にサンプリングされ、確実
に検出される。従って、これに基づき初期化制御部30
はクロック生成部23のクロック生成位相を適正に同期
化できる。ところで、同期確立前のマンチェスタ信号と
クロック信号CK1との位相関係は任意であるから、上
記の如く、たまたまクロック信号CK1がマンチェスタ
信号のシンボル中間点エッジに位相同期している場合は
良いが、そうでない場合、即ち、図1(C)に示す如
く、クロック信号CK1がマンチェスタ信号のシンボル
境界点エッジに位相同期している場合には、該クロック
信号CK1をマンチェスタ信号のシンボル中間点エッジ
に位相同期(初期化)させる必要がある。
【0013】図1(C)はクロック信号CK1の位相が
異常時の動作タイミングチャートを示しており、この第
1のクロック信号CK1は上記正常時の第1のクロック
信号CK1よりも例えば位相が180°進んでいる(−
180°と等価)。この状態では、入力のマンチェスタ
信号の1シンボル区間の中央にある信号レベルの変化部
と、第1のクロック信号CK1の各立ち下がりとが重な
ってしまい、よって同期パターンを適正に検出できな
い。しかし、このような場合でも、本発明(1)によれ
ば、マンチェスタ信号の各シンボル中間点には必ずエッ
ジが存在するが、符号系列によってはシンボル境界点に
は必ずしもエッジが存在しないことに着目し、同期外れ
検出部27は、クロック信号CK2が所定レベル(例え
ばハイレベル)の区間にマンチェスタ信号のエッジが検
出されないことにより同期外れを検出すると共に、初期
化制御部30は、同期外れ検出部27の同期外れの検出
により、第1又は第2の同期パターン検出部21/22
が所定の同期パターンを検出した後のクロック信号CK
1を続くマンチェスタ信号のシンボル中間点エッジに位
相同期(初期化)させる。
異常時の動作タイミングチャートを示しており、この第
1のクロック信号CK1は上記正常時の第1のクロック
信号CK1よりも例えば位相が180°進んでいる(−
180°と等価)。この状態では、入力のマンチェスタ
信号の1シンボル区間の中央にある信号レベルの変化部
と、第1のクロック信号CK1の各立ち下がりとが重な
ってしまい、よって同期パターンを適正に検出できな
い。しかし、このような場合でも、本発明(1)によれ
ば、マンチェスタ信号の各シンボル中間点には必ずエッ
ジが存在するが、符号系列によってはシンボル境界点に
は必ずしもエッジが存在しないことに着目し、同期外れ
検出部27は、クロック信号CK2が所定レベル(例え
ばハイレベル)の区間にマンチェスタ信号のエッジが検
出されないことにより同期外れを検出すると共に、初期
化制御部30は、同期外れ検出部27の同期外れの検出
により、第1又は第2の同期パターン検出部21/22
が所定の同期パターンを検出した後のクロック信号CK
1を続くマンチェスタ信号のシンボル中間点エッジに位
相同期(初期化)させる。
【0014】従って、本発明(1)によれば、入力のバ
イフェーズ信号とこれを識別するためのクロック信号と
の間にどの様な位相差(ジッタ、デューティー変動等を
含む)が存在していても確実に位相同期が得られる。
イフェーズ信号とこれを識別するためのクロック信号と
の間にどの様な位相差(ジッタ、デューティー変動等を
含む)が存在していても確実に位相同期が得られる。
【0015】好ましくは、本発明(2)においては、上
記本発明(1)において、バイフェーズ符号信号はマン
チェスタ符号信号である。
記本発明(1)において、バイフェーズ符号信号はマン
チェスタ符号信号である。
【0016】
【0017】また好ましくは、本発明(3)において
は、上記本発明(2)において、入力のバイフェーズ符
号信号に基づきノイズを検出するノイズ検出部29を更
に備え、該ノイズ検出部によるノイズの検出により前記
初期化制御部30の初期化機能を付勢可能な状態にす
る。
は、上記本発明(2)において、入力のバイフェーズ符
号信号に基づきノイズを検出するノイズ検出部29を更
に備え、該ノイズ検出部によるノイズの検出により前記
初期化制御部30の初期化機能を付勢可能な状態にす
る。
【0018】
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる実施の形態を詳細に説明する。なお、全図を通
して同一符号は同一又は相当部分を示すものとする。図
2は実施の形態によるマンチェスタ/NRZ信号変換回
路を示す図で、図において、10は入力のマンチェスタ
信号をNRZ信号に変換するマンチェスタ/NRZ変換
部、20は受信回路の同期制御部、21はマンチェスタ
信号を第1のクロック信号CK1によりサンプリングし
たデータに基づき所定の同期パターンを検出する第1の
同期パターン検出部、22はマンチェスタ信号を第2の
クロック信号CK2によりサンプリングしたデータに基
づき所定の同期パターンを検出する第2の同期パターン
検出部、SR1,SR2はシフトレジスタ、DC1,D
C2はデコーダ、23はマンチェスタ信号の1シンボル
区間に位相同期した第1のクロック信号CK1及び該ク
ロック信号CK1と90°位相の異なる第2のクロック
信号CK2を生成するクロック生成部(ディジタルPL
L)、24は位相比較器、25は可変分周器、26は分
周器、27は第2のクロック信号CK2=1(ハイレベ
ル)である区間にマンチェスタ信号のエッジが検出され
ないことにより同期外れを検出する同期外れ検出部、2
8はエッジ検出部、SS1はディジタル方式によるシン
グルショット回路、FF1はDタイプのフリップフロッ
プ、29は入力のバイフェーズ信号に基づきノイズを検
出するノイズ検出部(シフトレジスタSR3)、OR
1,OR2はORゲート回路、30は同期パターンの検
出に基づきクロック生成部23のクロック生成位相を初
期化させる初期化制御部、FF2はJKタイプのフリッ
プフロップ、SS2はディジタル方式によるシングルシ
ョット回路である。
好適なる実施の形態を詳細に説明する。なお、全図を通
して同一符号は同一又は相当部分を示すものとする。図
2は実施の形態によるマンチェスタ/NRZ信号変換回
路を示す図で、図において、10は入力のマンチェスタ
信号をNRZ信号に変換するマンチェスタ/NRZ変換
部、20は受信回路の同期制御部、21はマンチェスタ
信号を第1のクロック信号CK1によりサンプリングし
たデータに基づき所定の同期パターンを検出する第1の
同期パターン検出部、22はマンチェスタ信号を第2の
クロック信号CK2によりサンプリングしたデータに基
づき所定の同期パターンを検出する第2の同期パターン
検出部、SR1,SR2はシフトレジスタ、DC1,D
C2はデコーダ、23はマンチェスタ信号の1シンボル
区間に位相同期した第1のクロック信号CK1及び該ク
ロック信号CK1と90°位相の異なる第2のクロック
信号CK2を生成するクロック生成部(ディジタルPL
L)、24は位相比較器、25は可変分周器、26は分
周器、27は第2のクロック信号CK2=1(ハイレベ
ル)である区間にマンチェスタ信号のエッジが検出され
ないことにより同期外れを検出する同期外れ検出部、2
8はエッジ検出部、SS1はディジタル方式によるシン
グルショット回路、FF1はDタイプのフリップフロッ
プ、29は入力のバイフェーズ信号に基づきノイズを検
出するノイズ検出部(シフトレジスタSR3)、OR
1,OR2はORゲート回路、30は同期パターンの検
出に基づきクロック生成部23のクロック生成位相を初
期化させる初期化制御部、FF2はJKタイプのフリッ
プフロップ、SS2はディジタル方式によるシングルシ
ョット回路である。
【0019】以下、各部の動作を説明する。クロック生
成部23において、可変分周器25は、本装置のマスタ
クロック信号MCK(例えば1.8MHz)を可変分周
すると共に、位相比較器24が検出したクロック信号C
K1と後述の位相基準信号DTS(即ち、入力のマンチ
ェスタ信号の1シンボル区間の中央エッジに同期した信
号)との間の位相誤差に基づき、該位相誤差が「0」と
なる方向に自己の分周比を微調整する。一方、分周器2
6は可変分周器25の出力を固定分周すると共に、マン
チェスタ信号の1シンボル区間に位相同期した例えば
9.6KHzの第1のクロック信号CK1(ここではデ
ューティー1/2)及び該クロック信号CK1と90°
位相の異なる第2のクロック信号CK2(デューティー
1/2)を夫々生成する。
成部23において、可変分周器25は、本装置のマスタ
クロック信号MCK(例えば1.8MHz)を可変分周
すると共に、位相比較器24が検出したクロック信号C
K1と後述の位相基準信号DTS(即ち、入力のマンチ
ェスタ信号の1シンボル区間の中央エッジに同期した信
号)との間の位相誤差に基づき、該位相誤差が「0」と
なる方向に自己の分周比を微調整する。一方、分周器2
6は可変分周器25の出力を固定分周すると共に、マン
チェスタ信号の1シンボル区間に位相同期した例えば
9.6KHzの第1のクロック信号CK1(ここではデ
ューティー1/2)及び該クロック信号CK1と90°
位相の異なる第2のクロック信号CK2(デューティー
1/2)を夫々生成する。
【0020】第1の同期パターン検出部21において、
シフトレジスタSR1は入力のマンチェスタ信号をクロ
ック信号CK1の各立ち下がりによりシリアル−パラレ
ル変換する。この場合に、シフトレジスタSR1に同期
パターン(例えば「01010101」)が蓄積される
と、デコーダDC1は同期検出信号SD1=1を出力す
る。
シフトレジスタSR1は入力のマンチェスタ信号をクロ
ック信号CK1の各立ち下がりによりシリアル−パラレ
ル変換する。この場合に、シフトレジスタSR1に同期
パターン(例えば「01010101」)が蓄積される
と、デコーダDC1は同期検出信号SD1=1を出力す
る。
【0021】第2の同期パターン検出部22についても
同様であるが、但し、シフトレジスタSR2は入力のマ
ンチェスタ信号をクロック信号CK2の各立ち下がりに
よりシリアル−パラレル変換する点で異なる。上記同期
検出信号SD1,SD2はORゲート回路OR1で論理
ORされ、何れか一方を満足すると出力の同期セット信
号SD=1となり、これによりFF2はクロック信号C
K2の立ち下がりでセットされる。
同様であるが、但し、シフトレジスタSR2は入力のマ
ンチェスタ信号をクロック信号CK2の各立ち下がりに
よりシリアル−パラレル変換する点で異なる。上記同期
検出信号SD1,SD2はORゲート回路OR1で論理
ORされ、何れか一方を満足すると出力の同期セット信
号SD=1となり、これによりFF2はクロック信号C
K2の立ち下がりでセットされる。
【0022】同期外れ検出部27において、エッジ検出
部28は入力のマンチェスタ信号の立ち上がりエッジ及
び立ち下がりエッジを検出して各対応するエッジパルス
信号EPを出力する。シングルショット回路SS1はク
ロック信号CK2=1(ハイレベル)の区間にエッジパ
ルス信号EPが発生すると、該エッジパルス信号EPに
同期して所定パルス幅(例えばクロック信号CK2と同
じパルス幅)の位相基準信号DTSを発生する。そし
て、FF1は、位相基準信号DTS=1(ハイレベル)
の区間にクロック信号CK2が立ち下がるとセット(同
期検出中と)されるが、位相基準信号DTS=0(ロー
レベル)の区間にクロック信号CK2が立ち下がるとリ
セット(同期外れ検出と)され、これにより同期外れ検
出信号OSD=1となる。
部28は入力のマンチェスタ信号の立ち上がりエッジ及
び立ち下がりエッジを検出して各対応するエッジパルス
信号EPを出力する。シングルショット回路SS1はク
ロック信号CK2=1(ハイレベル)の区間にエッジパ
ルス信号EPが発生すると、該エッジパルス信号EPに
同期して所定パルス幅(例えばクロック信号CK2と同
じパルス幅)の位相基準信号DTSを発生する。そし
て、FF1は、位相基準信号DTS=1(ハイレベル)
の区間にクロック信号CK2が立ち下がるとセット(同
期検出中と)されるが、位相基準信号DTS=0(ロー
レベル)の区間にクロック信号CK2が立ち下がるとリ
セット(同期外れ検出と)され、これにより同期外れ検
出信号OSD=1となる。
【0023】ノイズ検出部29において、シフトレジス
タSR3はクロック信号CK1=1(CK2でも良い)
のレベルにより毎回リセットされる。またSR3のシリ
アルデ−タ入力端子DIはハイレベルとなっており、上
記リセット以外の区間のマンチェスタ信号ラインにノイ
ズ信号が乗ると、入力端子DIのハイレベルが出力端子
Q1〜Q4の側にシフトされ、これによりノイズ検出信
号ND=1となる。ここで、ノイズ検出の条件をノイズ
信号の4パルス分としているのは、本実施の形態ではノ
イズ発生時には1シンボル周期当たりに2パルス程度の
ノイズ発生が考えられるためであり、マージンを持たせ
て4パルス分としている。
タSR3はクロック信号CK1=1(CK2でも良い)
のレベルにより毎回リセットされる。またSR3のシリ
アルデ−タ入力端子DIはハイレベルとなっており、上
記リセット以外の区間のマンチェスタ信号ラインにノイ
ズ信号が乗ると、入力端子DIのハイレベルが出力端子
Q1〜Q4の側にシフトされ、これによりノイズ検出信
号ND=1となる。ここで、ノイズ検出の条件をノイズ
信号の4パルス分としているのは、本実施の形態ではノ
イズ発生時には1シンボル周期当たりに2パルス程度の
ノイズ発生が考えられるためであり、マージンを持たせ
て4パルス分としている。
【0024】上記同期外れ検出信号OSDとノイズ検出
信号NDとはORゲート回路OR2で論理ORされ、何
れか一方を満足すると出力の同期リセット信号SR=1
となり、これによりFF2はクロック信号CK2の立ち
下がりでリセットされる。初期化制御部30において、
FF2がセットされると、その出力信号Qの立ち上がり
によりシングルショット回路SS2がトリガされて、リ
セットパルス信号RSPを発生し、これにより可変分周
器25等のカウント位相が初期化される。
信号NDとはORゲート回路OR2で論理ORされ、何
れか一方を満足すると出力の同期リセット信号SR=1
となり、これによりFF2はクロック信号CK2の立ち
下がりでリセットされる。初期化制御部30において、
FF2がセットされると、その出力信号Qの立ち上がり
によりシングルショット回路SS2がトリガされて、リ
セットパルス信号RSPを発生し、これにより可変分周
器25等のカウント位相が初期化される。
【0025】ところで、このFF2は一旦セットされる
と、上記同期外れ又はノイズの検出が行われるまでリセ
ットされない。従って、データ中に疑似同期パターンが
存在していても、FF2の出力Qは立ち上がらず、よっ
てSS2もリセットパルス信号RSPを出力しない。従
って、データ中の疑似同期パターンによりクロック生成
部23が初期化されることは無い。
と、上記同期外れ又はノイズの検出が行われるまでリセ
ットされない。従って、データ中に疑似同期パターンが
存在していても、FF2の出力Qは立ち上がらず、よっ
てSS2もリセットパルス信号RSPを出力しない。従
って、データ中の疑似同期パターンによりクロック生成
部23が初期化されることは無い。
【0026】図3,図4は実施の形態によるマンチェス
タ/NRZ信号変換回路の動作タイミングチャート
(1),(2)であり、図3はマンチェスタ信号とクロ
ック信号CK1との位相同期がとれ、その後も正常に推
移している場合を示している。この状態では、クロック
信号CK1の各立ち下がりは例えばマンチェスタ信号の
1シンボル区間の境界線と略一致している。一方、クロ
ック信号CK2はクロック信号CK1よりも例えば位相
が90°進んでおり、これによりクロック信号CK2の
各立ち上がりはマンチェスタ信号の1シンボル区間前半
の略中間点に、またクロック信号CK2の各立ち下がり
は1シンボル区間後半の略中間点に夫々位置することに
なる。
タ/NRZ信号変換回路の動作タイミングチャート
(1),(2)であり、図3はマンチェスタ信号とクロ
ック信号CK1との位相同期がとれ、その後も正常に推
移している場合を示している。この状態では、クロック
信号CK1の各立ち下がりは例えばマンチェスタ信号の
1シンボル区間の境界線と略一致している。一方、クロ
ック信号CK2はクロック信号CK1よりも例えば位相
が90°進んでおり、これによりクロック信号CK2の
各立ち上がりはマンチェスタ信号の1シンボル区間前半
の略中間点に、またクロック信号CK2の各立ち下がり
は1シンボル区間後半の略中間点に夫々位置することに
なる。
【0027】従って、このようなクロック信号CK2の
立ち上がり及び立ち下がりの各タイミングをマンチェス
タ符号信号の識別に利用できる。なお、図2のマンチェ
スタ/NRZ変換部10はクロック信号CK2を直接に
は符号識別に使用していないが、内部でクロック信号C
K1からクロック信号CK2に相当するような識別タイ
ミングを生成できる。
立ち上がり及び立ち下がりの各タイミングをマンチェス
タ符号信号の識別に利用できる。なお、図2のマンチェ
スタ/NRZ変換部10はクロック信号CK2を直接に
は符号識別に使用していないが、内部でクロック信号C
K1からクロック信号CK2に相当するような識別タイ
ミングを生成できる。
【0028】これによると、クロック信号CK2の立ち
上がりでマンチェスタ信号レベル=H(ハイ)をサンプ
リングし、かつクロック信号CK2の立ち下がりでマン
チェスタ信号レベル=L(ロー)をサンプリングした時
は、これをNRZ信号のビット「0」に変換できる。ま
たクロック信号CK2の立ち上がりでマンチェスタ信号
レベル=Lをサンプリングし、かつクロック信号CK2
の立ち下がりでマンチェスタ信号レベル=Hをサンプリ
ングした時はこれをNRZ信号のビット「1」に変換で
きる。こうして、直前の1シンボル区間で得られたビッ
ト「1」/「0」の識別結果を、次の1シンボル区間に
おけるクロック信号CK1の立ち上がりでサンプリング
することにより、図示のようなNRZ変換信号が得られ
る。
上がりでマンチェスタ信号レベル=H(ハイ)をサンプ
リングし、かつクロック信号CK2の立ち下がりでマン
チェスタ信号レベル=L(ロー)をサンプリングした時
は、これをNRZ信号のビット「0」に変換できる。ま
たクロック信号CK2の立ち上がりでマンチェスタ信号
レベル=Lをサンプリングし、かつクロック信号CK2
の立ち下がりでマンチェスタ信号レベル=Hをサンプリ
ングした時はこれをNRZ信号のビット「1」に変換で
きる。こうして、直前の1シンボル区間で得られたビッ
ト「1」/「0」の識別結果を、次の1シンボル区間に
おけるクロック信号CK1の立ち上がりでサンプリング
することにより、図示のようなNRZ変換信号が得られ
る。
【0029】ところで、マンチェスタ信号では1シンボ
ル区間の中央部に常にL→Hレベル又はH→Lレベルへ
のレベル変化点が存在する。従って、そのエッジパルス
信号EPによりクロック信号CK2=1(ハイ)のレベ
ルをサンプリングすれば、クロック信号CK1の位相同
期が得られている限りは、シングルショット回路SS1
により常に位相基準信号DTSが生成される。
ル区間の中央部に常にL→Hレベル又はH→Lレベルへ
のレベル変化点が存在する。従って、そのエッジパルス
信号EPによりクロック信号CK2=1(ハイ)のレベ
ルをサンプリングすれば、クロック信号CK1の位相同
期が得られている限りは、シングルショット回路SS1
により常に位相基準信号DTSが生成される。
【0030】そこで、本実施の形態ではこの位相基準信
号DTSが発生している間は位相同期がとれている状態
としている。即ち、位相同期がとれている限りはその後
のクロック信号CK2の立ち下がりのタイミングに位相
基準信号DTS=1であり、よってFF1はセットされ
たままである。図を見れば、このような位相同期の状態
は入力のマンチェスタ信号とクロック信号CK1との位
相が現在よりも約±90°程度ずれるまで維持されるこ
とが分かる。即ち、このクロック位相のマージン範囲内
で入力のマンチェスタ信号を適正に識別可能であり、従
って、マンチェスタ信号に多少のジッタやデューティー
変動があっても適正なNRZ信号への変換動作と位相同
期の状態とが得られる。
号DTSが発生している間は位相同期がとれている状態
としている。即ち、位相同期がとれている限りはその後
のクロック信号CK2の立ち下がりのタイミングに位相
基準信号DTS=1であり、よってFF1はセットされ
たままである。図を見れば、このような位相同期の状態
は入力のマンチェスタ信号とクロック信号CK1との位
相が現在よりも約±90°程度ずれるまで維持されるこ
とが分かる。即ち、このクロック位相のマージン範囲内
で入力のマンチェスタ信号を適正に識別可能であり、従
って、マンチェスタ信号に多少のジッタやデューティー
変動があっても適正なNRZ信号への変換動作と位相同
期の状態とが得られる。
【0031】またこの位相同期状態において、各位相基
準信号DTSはエッジパルス信号EPに同期して発生し
ており、位相比較器24では、この位相基準信号DTS
の例えば立ち上がりエッジと、入力のマンチェスタ信号
のエッジとの位相を比較することにより、常にその位相
誤差が「0」となる方向に、可変分周器25を微調整し
ている。
準信号DTSはエッジパルス信号EPに同期して発生し
ており、位相比較器24では、この位相基準信号DTS
の例えば立ち上がりエッジと、入力のマンチェスタ信号
のエッジとの位相を比較することにより、常にその位相
誤差が「0」となる方向に、可変分周器25を微調整し
ている。
【0032】更に、この図3ではマンチェスタ信号の受
信データブロックの途中に同期パターンと同一パターン
の疑似同期パターン「01010101」が含まれてい
る。しかし、本実施の形態によれば、FF2は事前の同
期検出(不図示)により既にセットされており、再度同
期パターン検出信号SD1又はSD2が発生してもFF
2の出力Qが立ち上がることは無い。従って、シングル
ショット回路SS2はトリガされず、よって可変分周器
25が初期化されることもない。即ち、受信データブロ
ック中の疑似同期パターン信号はクロック生成部23に
何らの影響も与えること無く、そのままデータとしてN
RZ信号に変換される。
信データブロックの途中に同期パターンと同一パターン
の疑似同期パターン「01010101」が含まれてい
る。しかし、本実施の形態によれば、FF2は事前の同
期検出(不図示)により既にセットされており、再度同
期パターン検出信号SD1又はSD2が発生してもFF
2の出力Qが立ち上がることは無い。従って、シングル
ショット回路SS2はトリガされず、よって可変分周器
25が初期化されることもない。即ち、受信データブロ
ック中の疑似同期パターン信号はクロック生成部23に
何らの影響も与えること無く、そのままデータとしてN
RZ信号に変換される。
【0033】図4は入力のマンチェスタ信号とクロック
信号CK1との位相同期がとれていない状態を示してい
る。通常、このような状態は次フレーム信号の受信開始
時点で発生する。図において、一般に同期パターンの前
側には通常プリアンブル等の信号が存在している。クロ
ック生成部23は通常このプリアンブル信号を利用して
ある程度の位相同期化を行う事が可能であるが、この例
ではたまたまクロックCK1の位相が正常時よりも例え
ば180°進んでいる(−180°遅れと等価)。そし
て、このようなことは実際上頻繁に起こり得る。その結
果、この場合の位相基準信号DTSは、上記1シンボル
区間の中間エッジでは無く、1シンボル区間の境界エッ
ジに同期して発生している。従って、このままではクロ
ック信号CK1の位相が修正されることは期待できな
い。
信号CK1との位相同期がとれていない状態を示してい
る。通常、このような状態は次フレーム信号の受信開始
時点で発生する。図において、一般に同期パターンの前
側には通常プリアンブル等の信号が存在している。クロ
ック生成部23は通常このプリアンブル信号を利用して
ある程度の位相同期化を行う事が可能であるが、この例
ではたまたまクロックCK1の位相が正常時よりも例え
ば180°進んでいる(−180°遅れと等価)。そし
て、このようなことは実際上頻繁に起こり得る。その結
果、この場合の位相基準信号DTSは、上記1シンボル
区間の中間エッジでは無く、1シンボル区間の境界エッ
ジに同期して発生している。従って、このままではクロ
ック信号CK1の位相が修正されることは期待できな
い。
【0034】しかし、本実施の形態では、マンチェスタ
信号のシンボルが「0」→「1」(又は「1」→「0」
でも良い)に変わる時は、1シンボル区間の境界にエッ
ジが存在しないことを利用することで、この区間に位相
基準信号DTSが発生しないことにより、FF2はリセ
ット(同期外れ状態と)される。即ち、同期外れ状態を
有効に検出できる。
信号のシンボルが「0」→「1」(又は「1」→「0」
でも良い)に変わる時は、1シンボル区間の境界にエッ
ジが存在しないことを利用することで、この区間に位相
基準信号DTSが発生しないことにより、FF2はリセ
ット(同期外れ状態と)される。即ち、同期外れ状態を
有効に検出できる。
【0035】なお、プリアンブル信号中に「0」→
「1」又は「1」→「0」の信号パターンが無くても、
この例では同期パターンの中に「0」→「1」又は
「1」→「0」の信号パターンが必ず存在する。従っ
て、この場合は同期パターンを受信開始した時にFF2
は確実にリセット(同期外れ状態と)される。又は、こ
のフレームを受信する前のフレーム非転送区間における
ノイズ信号の検出によりFF2は予めリセットされてい
るかも知れない。
「1」又は「1」→「0」の信号パターンが無くても、
この例では同期パターンの中に「0」→「1」又は
「1」→「0」の信号パターンが必ず存在する。従っ
て、この場合は同期パターンを受信開始した時にFF2
は確実にリセット(同期外れ状態と)される。又は、こ
のフレームを受信する前のフレーム非転送区間における
ノイズ信号の検出によりFF2は予めリセットされてい
るかも知れない。
【0036】上記いずれにしても、この場合の回路はF
F2=0(同期外れ状態)で同期パターンを受信するこ
とになる。今、入力のマンチェスタ信号とクロック信号
CK1の立ち下がり位相を比較すると、該立ち下がり位
相は1シンボル区間の略中間点にあるため、同期パター
ン「LHLHLHLH」の各レベルを適正にサンプリン
グできず、よって第1の同期パターン検出部21は同期
パターンを検出できない。
F2=0(同期外れ状態)で同期パターンを受信するこ
とになる。今、入力のマンチェスタ信号とクロック信号
CK1の立ち下がり位相を比較すると、該立ち下がり位
相は1シンボル区間の略中間点にあるため、同期パター
ン「LHLHLHLH」の各レベルを適正にサンプリン
グできず、よって第1の同期パターン検出部21は同期
パターンを検出できない。
【0037】一方、クロック信号CK2はクロック信号
CK1よりも位相が90°ずれているため、同期パター
ン「LHLHLHLH」の各レベルを余裕をもって適正
にサンプリングでき、よって第2の同期パターン検出部
21は図示のタイミングに同期パターン検出信号SD2
を出力する。これによりFF2がセットされ、その立ち
上がりに同期して同期リセットパルス信号RSPが出力
され、これにより可変分周器25のカウント位相が瞬時
に初期化(同期引き込み)される。この瞬時引き込みの
動作は、例えば同期リセットパルス信号RSPの発生
後、最初に現れるエッジパルス信号aを基準として、こ
の時にクロック信号CK1の立ち上がりが発生するよう
に可変分周器25及び分周器26のカウント位相を合わ
せ込むことにより容易に行える。
CK1よりも位相が90°ずれているため、同期パター
ン「LHLHLHLH」の各レベルを余裕をもって適正
にサンプリングでき、よって第2の同期パターン検出部
21は図示のタイミングに同期パターン検出信号SD2
を出力する。これによりFF2がセットされ、その立ち
上がりに同期して同期リセットパルス信号RSPが出力
され、これにより可変分周器25のカウント位相が瞬時
に初期化(同期引き込み)される。この瞬時引き込みの
動作は、例えば同期リセットパルス信号RSPの発生
後、最初に現れるエッジパルス信号aを基準として、こ
の時にクロック信号CK1の立ち上がりが発生するよう
に可変分周器25及び分周器26のカウント位相を合わ
せ込むことにより容易に行える。
【0038】その後は、クロック信号CK2=1の区間
に1シンボル区間の中央のエッジパルス信号EPが発生
した事により位相基準信号DTSが生成される。これに
よりFF1(同期外れ検出信号OSD)は新たな位相の
クロックCK2の立ち下がりでセットされ、これに伴い
FF2はセット(同期状態)とされる。以後の動作は上
記図3で述べたと同様で良い。
に1シンボル区間の中央のエッジパルス信号EPが発生
した事により位相基準信号DTSが生成される。これに
よりFF1(同期外れ検出信号OSD)は新たな位相の
クロックCK2の立ち下がりでセットされ、これに伴い
FF2はセット(同期状態)とされる。以後の動作は上
記図3で述べたと同様で良い。
【0039】かくして、本実施の形態によれば、マンチ
ェスタ信号とクロック信号CK1との位相が正常時から
±90°の範囲内で変動するような場合には入力の同期
パターンをクロック信号CK1により適正に検出でき
る。また上記位相が±90°〜±180°の範囲内で変
動するような場合には入力の同期パターンをクロック信
号CK2により適正に検出できる。
ェスタ信号とクロック信号CK1との位相が正常時から
±90°の範囲内で変動するような場合には入力の同期
パターンをクロック信号CK1により適正に検出でき
る。また上記位相が±90°〜±180°の範囲内で変
動するような場合には入力の同期パターンをクロック信
号CK2により適正に検出できる。
【0040】従って、予め上記クロック位相が正常時か
らどの様に(最大±180°)変動していても同期パタ
ーンを適正に検出でき、これによりクロック信号CK
1,CK2の位相が適正に引き込まれ、該クロック信号
CK1に基づき入力のマンチェスタ信号が適正にNRZ
信号に変換される。なお、上記実施の形態ではマンチェ
スタ/NRZ信号変換回路への適用例を述べたが、本発
明は他のバイフェーズ符号であるCMI/NRZ信号変
換回路等にも適用できる。但し、CMI符号では、NR
Zのビット「0」が「01」の信号レベル、かつNRZ
のビット「1」が「00」と「11」の交互レベルで表
わされるため、1シンボル区間の中間点には必ずしもエ
ッジパルス信号EPが得られない。このため、上記同期
外れ検出部27をそのまま使用することは出来ないが、
他の方法で同期外れを検出することが可能である。
らどの様に(最大±180°)変動していても同期パタ
ーンを適正に検出でき、これによりクロック信号CK
1,CK2の位相が適正に引き込まれ、該クロック信号
CK1に基づき入力のマンチェスタ信号が適正にNRZ
信号に変換される。なお、上記実施の形態ではマンチェ
スタ/NRZ信号変換回路への適用例を述べたが、本発
明は他のバイフェーズ符号であるCMI/NRZ信号変
換回路等にも適用できる。但し、CMI符号では、NR
Zのビット「0」が「01」の信号レベル、かつNRZ
のビット「1」が「00」と「11」の交互レベルで表
わされるため、1シンボル区間の中間点には必ずしもエ
ッジパルス信号EPが得られない。このため、上記同期
外れ検出部27をそのまま使用することは出来ないが、
他の方法で同期外れを検出することが可能である。
【0041】また、このCMI/NRZ信号変換回路に
上記本発明(1)を適用することで、予め入力のCMI
信号とクロック信号CK1との位相が正常時からどの様
に変動していても同期パターンを適正に検出できること
は言うまでも無い。また、上記本発明に好適なる実施の
形態を述べたが、本発明思想を逸脱しない範囲内で各部
の構成、制御、及びこれらの組合せの様々な変更が行え
ることは言うまでも無い。
上記本発明(1)を適用することで、予め入力のCMI
信号とクロック信号CK1との位相が正常時からどの様
に変動していても同期パターンを適正に検出できること
は言うまでも無い。また、上記本発明に好適なる実施の
形態を述べたが、本発明思想を逸脱しない範囲内で各部
の構成、制御、及びこれらの組合せの様々な変更が行え
ることは言うまでも無い。
【0042】
【発明の効果】以上述べた如く本発明によれば、入力の
バイフェーズ信号とこれを識別するためのクロック信号
との間にどの様な位相差(ジッタ、デューティー変動等
を含む)が存在していても入力のバイフェーズ信号を確
実に識別可能なため、データ通信の品質向上に寄与する
所が極めて大きい。
バイフェーズ信号とこれを識別するためのクロック信号
との間にどの様な位相差(ジッタ、デューティー変動等
を含む)が存在していても入力のバイフェーズ信号を確
実に識別可能なため、データ通信の品質向上に寄与する
所が極めて大きい。
【図1】本発明の原理を説明する図である。
【図2】実施の形態によるマンチェスタ/NRZ信号変
換回路を示す図である。
換回路を示す図である。
【図3】実施の形態によるマンチェスタ/NRZ信号変
換回路の動作タイミングチャート(1)である。
換回路の動作タイミングチャート(1)である。
【図4】実施の形態によるマンチェスタ/NRZ信号変
換回路の動作タイミングチャート(2)である。
換回路の動作タイミングチャート(2)である。
【図5】従来技術を説明する図である。
DC デコーダ
FF フリップフロップ
OR ORゲート回路
SR シフトレジスタ
SS シングルショット回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 晃久
大阪府大阪市中央区城見2丁目2番6号
富士通関西ディジタル・テクノロジ株
式会社内
(56)参考文献 特開 昭58−69151(JP,A)
特開 平1−268329(JP,A)
特開 平1−318340(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H04L 7/00
H03M 5/12
H04L 25/49
Claims (3)
- 【請求項1】 入力のバイフェーズ符号信号の1シンボ
ル周期につきデューティー比が1/2で、かつ互いの位
相差が90°の第1,第2のクロック信号を生成するク
ロック生成部と、第1のクロック信号を基準とした各所定のタイミングで
入力のバイフェーズ符号信号を識別する信号識別部と、 前記バイフェーズ符号信号を第1のクロック信号により
サンプリングしたデータに基づき所定の同期パターンを
検出する第1の同期パターン検出部と、 該バイフェーズ符号信号を第2のクロック信号によりサ
ンプリングしたデータに基づき前記所定の同期パターン
を検出する第2の同期パターン検出部と、第2のクロック信号が所定レベルの区間にバイフェーズ
符号信号のエッジが検出されないことにより同期外れを
検出する同期外れ検出部と、 前記同期外れ検出部の同期外れの検出により、 前記第1
又は第2の同期パターン検出部が所定の同期パターンを
検出した後の第1のクロック信号を続くバイフェーズ符
号信号のシンボル中間点エッジに位相同期させる初期化
制御部とを備えることを特徴とするバイフェーズ符号信
号識別装置。 - 【請求項2】 バイフェーズ符号信号はマンチェスタ符
号信号であることを特徴とする請求項1に記載のバイフ
ェーズ符号信号識別装置。 - 【請求項3】 入力のバイフェーズ符号信号に基づきノ
イズを検出するノイズ検出部を更に備え、該ノイズ検出
部によるノイズの検出により前記初期化制御部の位相同
期化機能を付勢可能な状態にすることを特徴とする請求
項2に記載のバイフェーズ符号信号識別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13172998A JP3462084B2 (ja) | 1998-05-14 | 1998-05-14 | バイフェーズ符号信号識別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13172998A JP3462084B2 (ja) | 1998-05-14 | 1998-05-14 | バイフェーズ符号信号識別装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11331134A JPH11331134A (ja) | 1999-11-30 |
JP3462084B2 true JP3462084B2 (ja) | 2003-11-05 |
Family
ID=15064842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13172998A Expired - Fee Related JP3462084B2 (ja) | 1998-05-14 | 1998-05-14 | バイフェーズ符号信号識別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3462084B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5385718B2 (ja) * | 2009-07-28 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | クロックデータリカバリ回路 |
-
1998
- 1998-05-14 JP JP13172998A patent/JP3462084B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11331134A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
JP3307527B2 (ja) | Ppm復調装置 | |
US5040193A (en) | Receiver and digital phase-locked loop for burst mode data recovery | |
US5754606A (en) | Clock signal regenerating circuit | |
IL47894A (en) | Apparatus for producing baud timing signal | |
KR100297156B1 (ko) | 오버샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
JP3033520B2 (ja) | クロック抽出回路 | |
EP0076008B1 (en) | A receiver for ffsk modulated data signals | |
US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
US6266383B1 (en) | Clock reproduction circuit and data transmission apparatus | |
JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
US5311559A (en) | Apparatus for correcting waveform distortion | |
US5627862A (en) | Apparatus for demodulating phase modulated WAVE | |
JP3495952B2 (ja) | ビット同期回路 | |
KR100413415B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
JP3789063B2 (ja) | シンボルクロック再生回路 | |
WO2003081766A1 (en) | Detection of frequency differences between signals | |
JP3134442B2 (ja) | 復調装置 | |
JPS5975743A (ja) | クロツク再生回路 | |
JPS6028352A (ja) | 符号識別器 | |
JP4159580B2 (ja) | シンボルクロック再生回路 | |
JPH11205297A (ja) | クロック再生回路 | |
JP2901414B2 (ja) | ディジタル無線通信方式 | |
JP3338659B2 (ja) | ビット同期回路 | |
JPS60198945A (ja) | 符号識別器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
LAPS | Cancellation because of no payment of annual fees |