JP2804755B2 - Ｆｓｋ信号復調回路 - Google Patents
Ｆｓｋ信号復調回路Info
- Publication number
- JP2804755B2 JP2804755B2 JP61203655A JP20365586A JP2804755B2 JP 2804755 B2 JP2804755 B2 JP 2804755B2 JP 61203655 A JP61203655 A JP 61203655A JP 20365586 A JP20365586 A JP 20365586A JP 2804755 B2 JP2804755 B2 JP 2804755B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- frequency
- section
- time slot
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ信号をFSK（周波数シフトキーイン
グ）変調して伝送する伝送システムにおいて、FSK信号
からデータ信号を復調する復調回路に係り、特にデイジ
タル集積回路化に好適なFSK信号復調回路に関する。 〔従来の技術〕 FSK信号復調回路をデイジタル集積化するものとして
特開昭54−87645号に記載のFSK信号復調装置がある。そ
の主要部分を第２図に、各部の波形を第３図に示す。第
３図の波形3aに示すようなデータ信号（ディジタル信
号）のマーク部とスペース部を互いに異なった周波数を
もつ信号に置き換えたFSK変調信号を帯域フイルタ１お
よびスライサ２により波形2aのようなパルス列に変換す
る。これをパルス幅調整回路21により波形2bのようにパ
ルス幅一定のパルス列に変換する。これをカウンタ22の
リセツトパルスとする。カウンタ22のクロツクとして発
振器23から波形2bよりも充分高速の波形2cのようなパル
ス列を入力する。第３図の3bはカウンタ22の動作を示す
ものであり、カウント数をたて軸としてカウント数の変
化を表わした図である。カウンタ出力を識別回路24によ
り3bの一点鎖線で示すカウント数で“1",“0"に識別し
た結果は波形2dのようになる。これを雑音の影響を除く
ために低域フイルタ25により波形2eの信号とする。これ
を波形整形回路26によりパルスとし、タイミング抽出回
路28によりデータ信号クロツク2gを抽出、再生回路27で
波形2fのようなデータ信号を得る。 〔発明が解決しようとする問題点〕 上記の復調回路の復調精度はFSK信号の搬送波周波数
と発振器23からのカウンタクロツク（第３図の波形2c）
の周波数の比で定まる。カウンタクロツク周波数がFSK
搬送波周波数2aに比べ高いほど第３図の3bに示すように
識別カウント数に対する余裕が大となり、雑音に対する
余裕が大きく復調精度の高い復調が可能となる。しか
し、使用する半導体デバイス、回路技術を考慮すると、
カウンタクロツク周波数を無制限に高くすることはでき
ない。カウンタクロツク周波数を10MHz程度とすると搬
送波周波数は100KHz程度が上限であり、伝送データ信号
速度は数kb/s程度となる。これ以上高速のデータ信号を
上記のような復調回路を用いる伝送システムで伝送する
のは非実用的である。 さらに、従来例では低域フイルタを用いた平均化を必
要とし、復調回路全体を論理回路のみで構成することは
できないという欠点がある。 本発明の目的は、搬送波周波数と同程度の周波数の信
号処理でデータ信号を復調可能であり、さらに論理回路
のみで構成できるようなFSK信号復調回路を提供しよう
とするものである。 〔問題点を解決するための手段〕 上記目的を達成するために本発明では第１図に示すよ
うな構成をとる。 帯域フイルタ１、スライサ２によりパルス化したFSK
信号をマーク用周波数またはスペース用周波数の何れか
（または、その整数倍の周波数）にほぼ等しいようなク
ロツク３を用いてサンプリング回路（周波数変換回路）
４でサンプリングする。これにより実質的にFSK信号を
データ信号と同程度の周波数に周波数変換する。この信
号は低速であるので搬送波周波数程度の速度の信号処理
で復調が可能となる。 また、周波数変換をしたFSK信号を周波数識別回路６
でデイジタルカウント方式により２値に識別する。その
際必要となるデータ信号クロツクタイミングはFSK信号
からデータクロツク抽出回路５により抽出する。 〔作用〕 サンプリング回路４による周波数変換の動作原理を、
第４図Ａに示したＤ型フリップフロップの構成図と、図
Ｂに示した各部の信号波形とを参照して説明する。図Ｂ
において、3aは送信データを示す。フイルタ１およびス
ライサ２により整形されたFSK信号（波形2a）をフリツ
プフロツプ41のＤ入力に接続し、FSK信号のスペース信
号に割り当てた周波数とほぼ等しいサンプリングクロツ
ク（4a）をCk入力とすると、サンプリングクロック4aの
立上りでFSK信号2aの値がラッチされ、フリツプフロツ
プ41の出力は波形4bのようになる。すなわち波形3aに対
応してその１タイムスロツト中にレベルが変化しないも
の（DC成分）と変化するもの（AC成分）とに分かれる。
データ信号3aのマーク区間とフリップフロップ出力4bの
レベル反転部分との関係から明らかなように、AC成分は
１タイムスロツトに２回レベルが反転するからその周波
数はデータ信号速度に等しい。以上のようにしてFSK信
号はDC成分とAC成分へ周波数変換される。 第４図の波形4bに示すようなレベル反転の生じる位置
は発振器３から出力されるサンプリングクロック（自走
クロック）4aとFSK信号の位相差により異なる。これを
第５図に示す。φはFSKスペース信号周波数とサンプリ
ングクロツクとの位相差を表わす。図から明らかなよう
にレベル反転はφの位相によらずマーク信号区間（Ｍ）
で生じる。すなわちデータ信号のタイムスロツト中にレ
ベル反転が生じたか否かによりそのタイムスロツトがマ
ーク（Ｍ）であるかスペース（Ｓ）であるかを識別する
ことができる。この識別に当つてはDC成分とAC成分の識
別をすれば良いから、フリツプフロツプ41の出力が“H"
レベルの時にのみ計数動作をするようなカウンタでデー
タ信号より高速の識別用クロツクをカウントし、カウン
ト数が０またはｎ（ｎはデータ信号のタイムスルツト中
に発生する前記識別用クロツクパルス数）であればスペ
ース、n/2であればマークと識別できる。すなわちn/2の
識別余裕が得られる。この場合ｎを10以上と大きくして
も識別用クロツクは搬送周波数と同程度の周波数であ
り、従来例のように高速のクロツクは必要ない。さらに
周波数変換用発振器３のクロツクを利用することもでき
る。 データ信号に対応するタイムスロツトを検出し、識別
用カウンタをリセツトするタイミングを抽出するには次
のようにする。第５図をみればわかるようにレベル反転
信号は各マーク区間のタイムスロツトからはみ出すこと
はない。即ちこのレベル反転信号がはみ出すことのない
ようにタイムスロツト位置を調整することにより正確な
カウンタリセツトタイミング（データ信号クロツク）を
抽出することができる。 上記の復調方法では、第５図にφ＝δ、φ＝π−δ、
φ＝π＋δ、φ＝２π−δで示すように、φ＝0,π,2π
の場合にスペース区間（Ｓ）にはみ出した位置ででレベ
ル反転信号が出力される可能性がある。これはＤフリツ
プフロツプへのFSK入力に雑音に起因するジツタが生じ
ている場合である。その場合、識別カウンタの識別余裕
を越える誤りが生じる可能性がある。これを防ぐために
はπ/2位相離れたクロツクを用いて２相で識別を行えば
良い。一方がφ＝0,π,2πの時、他方はπ/2,3/2πであ
り正確な識別ができる。しかも上記誤りはスペース区間
でのみ生じるから、２相の識別結果の論理積をとるのみ
で正確な復調ができる。 また前記方法により抽出したデータ信号クロツクでは
ジツタが大きい場合には次のようにすることによりジツ
タを低減できる。位相連続FSKではデータ信号クロツク
のタイミングすなわち周波数切替タイミングではキーイ
ングされる２つの周波数の位相は一致している。従つて
この一致点を上記方法で検出した後データ信号タイミン
グクロツクを前記一致点へPLLでロツクすることによ
り、周波数ずれによりマーク区間のレベル反転信号の位
相が変動した場合であつてもジツタはPLLの特性で定ま
る値に低減することができる。 〔実施例〕 以下、本発明の実施例を第６図と第７図により説明す
る。第６図は、第１図に示したサンプリング回路４、デ
ータクロック抽出回路５および周波数識別回路６の具体
的な回路構成の１例を示し、第７図は第６図中各部の波
形である。ここではデータクロツク周波数を0、デー
タ信号の「マーク用周波数a」を17f0（＝fc＋Δ
ｆ）、データ信号の「スペース用周波数b」を16f
0（＝fc−Δｆ）とした例について述べる。第７図の波
形7aがデータクロツク、波形7bが伝送データ信号を示
す。 受信したFSK信号を第１図に示した帯域フイルタ１、
スライサ２により波形7cのように整形する。一方受信側
発振器３からは「スペース」信号に対応する周波数のほ
ぼ２倍にあたる周波数２fb〔＝２（fc−Δｆ）〕のクロ
ツクを出力する。この信号を分岐し、一つは1/2分周器6
2により周波数bのサンプリングクロツク7dに、一つは
インバータ61により逆位相に変換した後1/2分周するこ
とにより7dのサンプリングクロツクに対しπ/2位相ずれ
たサンプリングクロツクに、一つは位相比較器68、同期
保護回路69、可変分周器60からなるDPLLに入力する。前
２者を第４図で説明した周波数変換用のフリツプフロツ
プ63,63′のクロツク入力とし、FSK信号をＤ入力とする
とその出力はそれぞれ波形7e,7fのようにFSK信号7cを周
波数変換した波形となる。この出力が“H"レベルの時に
のみ16進カウンタ64,64′が前記２相のサンプリングク
ロツクを計数するものとすると、16進カウンタ64,64′
のカウント数は模式的に7g,7hのようになる。ここでカ
ウント数が４〜12の時に「マーク」、０〜４あるいは12
〜16の時に「スペース」と識別するような識別回路65,6
5′を用いるとそれぞれ7i,7jのように識別される。ただ
し波形7fはクロツク位相とFSK位相差が０またはπ程度
であるため「スペース」区間で誤つた周波数変換を行つ
ている。このため識別結果7jは送信データ7bとは異なつ
たものとなつている。しかし、論理積回路66により誤り
のないデータ信号7kが得られる。なお、カウンタ64、6
4′の出力を識別65、65′で識別するため、データ信号7
kは、伝送データ信号7bに対し、データ信号の１クロッ
ク期間遅れることは明らかである。 一方、データクロツクは以下のようにして再生する。
第５図に示したようにサンプリングクロツクの周波数
bがFSK信号の一方の周波数c−Δとわずかにずれて
いるとフリツプフロツプ64,64′の出力はそのずれに応
じて変化する。例えばbがc−Δよりもわずかに大
であるならば、第５図において下から上へ向つて波形が
変換する。φがπの付近では「スペース」区間に対応す
る信号が“L"レベルから“H"レベルへ変化する。この時
「マーク」に対応する信号の立下りはFSK信号の周波数
切換タイミングに一致する。上記のように位相検出回路
67は動作し、DPLL中の同期保護回路69を制御する。 次に、上述した位相検出回路67の具体的な回路構成の
１例を第８図に、その波形を第９図に示す。81は、第６
図のカウンタ64の出力7g（第８図では9c）が０であるこ
とを検出してパルス9dを出力するｎ＝０検出回路であ
り、これにより、bの周期で少なくとも16回連続して
フリツプフロツプ63の出力が“L"レベルであることを検
出する。この状態を検出した時点でフリツプフロツプ84
をセツトする。フリツプフロツプ84がセツトされた後に
ｎ＝16検出回路82によりbの周期で少なくとも16回連
続してフリツプフロツプ63の出力が“H"レベルとなるこ
とが検出されると、この検出信号9eがフリツプフロツプ
85をセットする。これによりゲート回路87が動作しフリ
ツプフロツプ63の出力が信号9bとしてフリツプフロツプ
89に入力され、フリップフロップ63のの出力の立下りで
フリップフロップ89がセットされる。このフリツプフロ
ツプ89の出力9hにより第６図の同期保護回路69を通して
可変分周回路60をリセツトする。これにより可変分周回
路60の出力パルスは波形9aのように当初位相ズレを起こ
していたものが修正され正しい位相でデータクロツクを
出力する。以上のようにして一度検出された位相は、FS
K信号と可変分周回路60の出力パルス9aとを位相比較器6
8で比較し可変分周回路60を制御することにより位相ロ
ツクされる。 上記実施例ではデータ信号の16倍および17倍の周波数
を切り換える場合について述べた。しかし本発明の方法
は他の周波数を用いた場合にももちろん適用できる。 上記実施例ではサンプリングクロツク周波数bが高
い方にずれている場合について示した。しかし、サンプ
リングクロツク周波数が低い方にずれている場合であつ
ても適用できる。その場合はｎ＝０からｎ＝16の変化の
後の立上りを利用すれば良い。またｎ＝16からｎ＝０へ
の変化も利用することができる。 さらに周波数がどちにずれているかはフリツプフロツ
プ63の出力の変化を監視すれば判別可能であるのでこれ
を用いて位相検出を切換えることにより任意のサンプリ
ングクロツクを用いることができる。 上記実施例ではπ/2だけ位相のずれた２相のサンプリ
ングクロツクを２bの周波数の発振器を用いて作成し
た。これをbの周波数の発振器を用い固定の遅延回路
を用いて作成することも可能である。これは２つのサン
プリングクロツクの位相差が正確にπ/2である必要はな
いからである。 上記実施例では「マーク」，「スペース」の識別範囲
をそれぞれ４〜12,0〜4/12〜16とした。この範囲を多少
変化したとしても復旧動作に対する影響は小さい。これ
を回路構成上の簡易化のために変更することも可能であ
る。 〔発明の効果〕 本発明によれば、従来のようにFSK信号搬送波と比し1
0倍以上も高い周波数のクロツクを必要とせず、FSK信号
搬送波と同程度の周波数のクロツクを用いるだけで復調
可能である。 また、全て論理回路により構成でき無調整で動作する
のでゲートアレー等によるデイジタル集積回路化が可能
となる。このため部品数の低減、調整ケ所の消失により
大幅な低コスト化が可能となる。
グ）変調して伝送する伝送システムにおいて、FSK信号
からデータ信号を復調する復調回路に係り、特にデイジ
タル集積回路化に好適なFSK信号復調回路に関する。 〔従来の技術〕 FSK信号復調回路をデイジタル集積化するものとして
特開昭54−87645号に記載のFSK信号復調装置がある。そ
の主要部分を第２図に、各部の波形を第３図に示す。第
３図の波形3aに示すようなデータ信号（ディジタル信
号）のマーク部とスペース部を互いに異なった周波数を
もつ信号に置き換えたFSK変調信号を帯域フイルタ１お
よびスライサ２により波形2aのようなパルス列に変換す
る。これをパルス幅調整回路21により波形2bのようにパ
ルス幅一定のパルス列に変換する。これをカウンタ22の
リセツトパルスとする。カウンタ22のクロツクとして発
振器23から波形2bよりも充分高速の波形2cのようなパル
ス列を入力する。第３図の3bはカウンタ22の動作を示す
ものであり、カウント数をたて軸としてカウント数の変
化を表わした図である。カウンタ出力を識別回路24によ
り3bの一点鎖線で示すカウント数で“1",“0"に識別し
た結果は波形2dのようになる。これを雑音の影響を除く
ために低域フイルタ25により波形2eの信号とする。これ
を波形整形回路26によりパルスとし、タイミング抽出回
路28によりデータ信号クロツク2gを抽出、再生回路27で
波形2fのようなデータ信号を得る。 〔発明が解決しようとする問題点〕 上記の復調回路の復調精度はFSK信号の搬送波周波数
と発振器23からのカウンタクロツク（第３図の波形2c）
の周波数の比で定まる。カウンタクロツク周波数がFSK
搬送波周波数2aに比べ高いほど第３図の3bに示すように
識別カウント数に対する余裕が大となり、雑音に対する
余裕が大きく復調精度の高い復調が可能となる。しか
し、使用する半導体デバイス、回路技術を考慮すると、
カウンタクロツク周波数を無制限に高くすることはでき
ない。カウンタクロツク周波数を10MHz程度とすると搬
送波周波数は100KHz程度が上限であり、伝送データ信号
速度は数kb/s程度となる。これ以上高速のデータ信号を
上記のような復調回路を用いる伝送システムで伝送する
のは非実用的である。 さらに、従来例では低域フイルタを用いた平均化を必
要とし、復調回路全体を論理回路のみで構成することは
できないという欠点がある。 本発明の目的は、搬送波周波数と同程度の周波数の信
号処理でデータ信号を復調可能であり、さらに論理回路
のみで構成できるようなFSK信号復調回路を提供しよう
とするものである。 〔問題点を解決するための手段〕 上記目的を達成するために本発明では第１図に示すよ
うな構成をとる。 帯域フイルタ１、スライサ２によりパルス化したFSK
信号をマーク用周波数またはスペース用周波数の何れか
（または、その整数倍の周波数）にほぼ等しいようなク
ロツク３を用いてサンプリング回路（周波数変換回路）
４でサンプリングする。これにより実質的にFSK信号を
データ信号と同程度の周波数に周波数変換する。この信
号は低速であるので搬送波周波数程度の速度の信号処理
で復調が可能となる。 また、周波数変換をしたFSK信号を周波数識別回路６
でデイジタルカウント方式により２値に識別する。その
際必要となるデータ信号クロツクタイミングはFSK信号
からデータクロツク抽出回路５により抽出する。 〔作用〕 サンプリング回路４による周波数変換の動作原理を、
第４図Ａに示したＤ型フリップフロップの構成図と、図
Ｂに示した各部の信号波形とを参照して説明する。図Ｂ
において、3aは送信データを示す。フイルタ１およびス
ライサ２により整形されたFSK信号（波形2a）をフリツ
プフロツプ41のＤ入力に接続し、FSK信号のスペース信
号に割り当てた周波数とほぼ等しいサンプリングクロツ
ク（4a）をCk入力とすると、サンプリングクロック4aの
立上りでFSK信号2aの値がラッチされ、フリツプフロツ
プ41の出力は波形4bのようになる。すなわち波形3aに対
応してその１タイムスロツト中にレベルが変化しないも
の（DC成分）と変化するもの（AC成分）とに分かれる。
データ信号3aのマーク区間とフリップフロップ出力4bの
レベル反転部分との関係から明らかなように、AC成分は
１タイムスロツトに２回レベルが反転するからその周波
数はデータ信号速度に等しい。以上のようにしてFSK信
号はDC成分とAC成分へ周波数変換される。 第４図の波形4bに示すようなレベル反転の生じる位置
は発振器３から出力されるサンプリングクロック（自走
クロック）4aとFSK信号の位相差により異なる。これを
第５図に示す。φはFSKスペース信号周波数とサンプリ
ングクロツクとの位相差を表わす。図から明らかなよう
にレベル反転はφの位相によらずマーク信号区間（Ｍ）
で生じる。すなわちデータ信号のタイムスロツト中にレ
ベル反転が生じたか否かによりそのタイムスロツトがマ
ーク（Ｍ）であるかスペース（Ｓ）であるかを識別する
ことができる。この識別に当つてはDC成分とAC成分の識
別をすれば良いから、フリツプフロツプ41の出力が“H"
レベルの時にのみ計数動作をするようなカウンタでデー
タ信号より高速の識別用クロツクをカウントし、カウン
ト数が０またはｎ（ｎはデータ信号のタイムスルツト中
に発生する前記識別用クロツクパルス数）であればスペ
ース、n/2であればマークと識別できる。すなわちn/2の
識別余裕が得られる。この場合ｎを10以上と大きくして
も識別用クロツクは搬送周波数と同程度の周波数であ
り、従来例のように高速のクロツクは必要ない。さらに
周波数変換用発振器３のクロツクを利用することもでき
る。 データ信号に対応するタイムスロツトを検出し、識別
用カウンタをリセツトするタイミングを抽出するには次
のようにする。第５図をみればわかるようにレベル反転
信号は各マーク区間のタイムスロツトからはみ出すこと
はない。即ちこのレベル反転信号がはみ出すことのない
ようにタイムスロツト位置を調整することにより正確な
カウンタリセツトタイミング（データ信号クロツク）を
抽出することができる。 上記の復調方法では、第５図にφ＝δ、φ＝π−δ、
φ＝π＋δ、φ＝２π−δで示すように、φ＝0,π,2π
の場合にスペース区間（Ｓ）にはみ出した位置ででレベ
ル反転信号が出力される可能性がある。これはＤフリツ
プフロツプへのFSK入力に雑音に起因するジツタが生じ
ている場合である。その場合、識別カウンタの識別余裕
を越える誤りが生じる可能性がある。これを防ぐために
はπ/2位相離れたクロツクを用いて２相で識別を行えば
良い。一方がφ＝0,π,2πの時、他方はπ/2,3/2πであ
り正確な識別ができる。しかも上記誤りはスペース区間
でのみ生じるから、２相の識別結果の論理積をとるのみ
で正確な復調ができる。 また前記方法により抽出したデータ信号クロツクでは
ジツタが大きい場合には次のようにすることによりジツ
タを低減できる。位相連続FSKではデータ信号クロツク
のタイミングすなわち周波数切替タイミングではキーイ
ングされる２つの周波数の位相は一致している。従つて
この一致点を上記方法で検出した後データ信号タイミン
グクロツクを前記一致点へPLLでロツクすることによ
り、周波数ずれによりマーク区間のレベル反転信号の位
相が変動した場合であつてもジツタはPLLの特性で定ま
る値に低減することができる。 〔実施例〕 以下、本発明の実施例を第６図と第７図により説明す
る。第６図は、第１図に示したサンプリング回路４、デ
ータクロック抽出回路５および周波数識別回路６の具体
的な回路構成の１例を示し、第７図は第６図中各部の波
形である。ここではデータクロツク周波数を0、デー
タ信号の「マーク用周波数a」を17f0（＝fc＋Δ
ｆ）、データ信号の「スペース用周波数b」を16f
0（＝fc−Δｆ）とした例について述べる。第７図の波
形7aがデータクロツク、波形7bが伝送データ信号を示
す。 受信したFSK信号を第１図に示した帯域フイルタ１、
スライサ２により波形7cのように整形する。一方受信側
発振器３からは「スペース」信号に対応する周波数のほ
ぼ２倍にあたる周波数２fb〔＝２（fc−Δｆ）〕のクロ
ツクを出力する。この信号を分岐し、一つは1/2分周器6
2により周波数bのサンプリングクロツク7dに、一つは
インバータ61により逆位相に変換した後1/2分周するこ
とにより7dのサンプリングクロツクに対しπ/2位相ずれ
たサンプリングクロツクに、一つは位相比較器68、同期
保護回路69、可変分周器60からなるDPLLに入力する。前
２者を第４図で説明した周波数変換用のフリツプフロツ
プ63,63′のクロツク入力とし、FSK信号をＤ入力とする
とその出力はそれぞれ波形7e,7fのようにFSK信号7cを周
波数変換した波形となる。この出力が“H"レベルの時に
のみ16進カウンタ64,64′が前記２相のサンプリングク
ロツクを計数するものとすると、16進カウンタ64,64′
のカウント数は模式的に7g,7hのようになる。ここでカ
ウント数が４〜12の時に「マーク」、０〜４あるいは12
〜16の時に「スペース」と識別するような識別回路65,6
5′を用いるとそれぞれ7i,7jのように識別される。ただ
し波形7fはクロツク位相とFSK位相差が０またはπ程度
であるため「スペース」区間で誤つた周波数変換を行つ
ている。このため識別結果7jは送信データ7bとは異なつ
たものとなつている。しかし、論理積回路66により誤り
のないデータ信号7kが得られる。なお、カウンタ64、6
4′の出力を識別65、65′で識別するため、データ信号7
kは、伝送データ信号7bに対し、データ信号の１クロッ
ク期間遅れることは明らかである。 一方、データクロツクは以下のようにして再生する。
第５図に示したようにサンプリングクロツクの周波数
bがFSK信号の一方の周波数c−Δとわずかにずれて
いるとフリツプフロツプ64,64′の出力はそのずれに応
じて変化する。例えばbがc−Δよりもわずかに大
であるならば、第５図において下から上へ向つて波形が
変換する。φがπの付近では「スペース」区間に対応す
る信号が“L"レベルから“H"レベルへ変化する。この時
「マーク」に対応する信号の立下りはFSK信号の周波数
切換タイミングに一致する。上記のように位相検出回路
67は動作し、DPLL中の同期保護回路69を制御する。 次に、上述した位相検出回路67の具体的な回路構成の
１例を第８図に、その波形を第９図に示す。81は、第６
図のカウンタ64の出力7g（第８図では9c）が０であるこ
とを検出してパルス9dを出力するｎ＝０検出回路であ
り、これにより、bの周期で少なくとも16回連続して
フリツプフロツプ63の出力が“L"レベルであることを検
出する。この状態を検出した時点でフリツプフロツプ84
をセツトする。フリツプフロツプ84がセツトされた後に
ｎ＝16検出回路82によりbの周期で少なくとも16回連
続してフリツプフロツプ63の出力が“H"レベルとなるこ
とが検出されると、この検出信号9eがフリツプフロツプ
85をセットする。これによりゲート回路87が動作しフリ
ツプフロツプ63の出力が信号9bとしてフリツプフロツプ
89に入力され、フリップフロップ63のの出力の立下りで
フリップフロップ89がセットされる。このフリツプフロ
ツプ89の出力9hにより第６図の同期保護回路69を通して
可変分周回路60をリセツトする。これにより可変分周回
路60の出力パルスは波形9aのように当初位相ズレを起こ
していたものが修正され正しい位相でデータクロツクを
出力する。以上のようにして一度検出された位相は、FS
K信号と可変分周回路60の出力パルス9aとを位相比較器6
8で比較し可変分周回路60を制御することにより位相ロ
ツクされる。 上記実施例ではデータ信号の16倍および17倍の周波数
を切り換える場合について述べた。しかし本発明の方法
は他の周波数を用いた場合にももちろん適用できる。 上記実施例ではサンプリングクロツク周波数bが高
い方にずれている場合について示した。しかし、サンプ
リングクロツク周波数が低い方にずれている場合であつ
ても適用できる。その場合はｎ＝０からｎ＝16の変化の
後の立上りを利用すれば良い。またｎ＝16からｎ＝０へ
の変化も利用することができる。 さらに周波数がどちにずれているかはフリツプフロツ
プ63の出力の変化を監視すれば判別可能であるのでこれ
を用いて位相検出を切換えることにより任意のサンプリ
ングクロツクを用いることができる。 上記実施例ではπ/2だけ位相のずれた２相のサンプリ
ングクロツクを２bの周波数の発振器を用いて作成し
た。これをbの周波数の発振器を用い固定の遅延回路
を用いて作成することも可能である。これは２つのサン
プリングクロツクの位相差が正確にπ/2である必要はな
いからである。 上記実施例では「マーク」，「スペース」の識別範囲
をそれぞれ４〜12,0〜4/12〜16とした。この範囲を多少
変化したとしても復旧動作に対する影響は小さい。これ
を回路構成上の簡易化のために変更することも可能であ
る。 〔発明の効果〕 本発明によれば、従来のようにFSK信号搬送波と比し1
0倍以上も高い周波数のクロツクを必要とせず、FSK信号
搬送波と同程度の周波数のクロツクを用いるだけで復調
可能である。 また、全て論理回路により構成でき無調整で動作する
のでゲートアレー等によるデイジタル集積回路化が可能
となる。このため部品数の低減、調整ケ所の消失により
大幅な低コスト化が可能となる。
【図面の簡単な説明】
第１図は本発明によるFSK信号復調回路の構成例を示す
ブロツク図、第２図は従来のFSK復調器の構成を示すフ
ロツク図、第３図はその波形図、第４図（Ａ）、（Ｂ）
は、第１図に示したサンプリング回路４を構成するＤ型
フリツプフロップの構成と信号波形を示す図，第５図は
サンプリング周波数とFSK信号との位相差φとレベル反
転位置との関係を示す図、第６図は本発明によるFSK信
号復調回路における主要部の具体的な回路構成の１例を
示すブロツク図、第７図はその波形図、第８図は第６図
に示した位相検出回路部67の回路例を示すブロツク図、
第９図はその波形図である。 １……帯域フイルタ、２……スライサ、３……発振器、
４……サンプリング回路、５……データクロツク抽出回
路、６……周波数識別回路、64,64′……カウンタ。
ブロツク図、第２図は従来のFSK復調器の構成を示すフ
ロツク図、第３図はその波形図、第４図（Ａ）、（Ｂ）
は、第１図に示したサンプリング回路４を構成するＤ型
フリツプフロップの構成と信号波形を示す図，第５図は
サンプリング周波数とFSK信号との位相差φとレベル反
転位置との関係を示す図、第６図は本発明によるFSK信
号復調回路における主要部の具体的な回路構成の１例を
示すブロツク図、第７図はその波形図、第８図は第６図
に示した位相検出回路部67の回路例を示すブロツク図、
第９図はその波形図である。 １……帯域フイルタ、２……スライサ、３……発振器、
４……サンプリング回路、５……データクロツク抽出回
路、６……周波数識別回路、64,64′……カウンタ。
Claims (1)
- (57)【特許請求の範囲】 １．周波数シフトキーイング（FSK）信号からマーク区
間とスペース区間とからなる元のディジタルデータを復
調するFSK信号復調回路おいて、 入力されたFSK信号を、マーク区間が周波数ｎのパルス
列，スペース区間が周波数ｍ（ｎ≠ｍ）のパルス列から
なるパルス信号に変換するための波形整形手段（1,2）
と、 上記パルス信号を、上記周波数ｎ又は上記周波数ｍに略
等しい周波数のサンプリングクロックによりサンプリン
グするためのサンプリング手段（４）と、 上記パルス信号から、上記ディジタルデータのタイミン
グクロックを抽出するためのタイミング抽出手段（５）
と、 上記タイミングクロックに基づいて、上記サンプリング
手段（４）のサンプリング出力から上記ディジタルデー
タのマーク区間とスペース区間とを識別するための識別
手段（６）とを有することを特徴とするFSK信号復調回
路。 ２．前記識別手段（６）が、前記タイミングクロックに
基づいて、前記ディジタルデータのタイムスロット中に
前記サンプリング出力にレベル反転が生じたか否かによ
り当該タイムスロットがマーク区間であるかスペース区
間であるかを識別することを特徴とする特許請求の範囲
第１項に記載のFSK信号復調回路。 ３．前記サンプリングクロックが前記周波数ｍに略等し
い周波数である場合において、 前記識別手段（６）が、前記タイミングクロックに基づ
いて、前記サンプリング出力にレベル反転が生じたタイ
ムスロットをマーク区間と識別し、前記サンプリング出
力にレベル反転が生じなかったタイムスロットをスペー
ス区間と識別することを特徴とする特許請求の範囲第２
項に記載のFSK信号復調回路。 ４．前記サンプリングクロックが前記周波数ｎに略等し
い周波数である場合において、 前記識別手段（６）が、前記タイミングクロックに基づ
いて、前記サンプリング出力にレベル反転が生じたタイ
ムスロットをスペース区間と識別し、前記サンプリング
出力にレベル反転が生じなかったタイムスロットをマー
ク区間と識別することを特徴とする特許請求の範囲第２
項に記載のFSK信号復調回路。 ５．前記識別手段（６）が、 前記サンプリング出力が所定のレベルにある時にカウン
ト動作し、前記タイミングクロックで周期的にリセット
されるカウンタ手段と、 上記カウンタ手段のカウント値によって上記ディジタル
データのマーク区間とスペース区間とを識別する手段と
からなることを特徴とする特許請求の範囲第１項に記載
のFSK信号復調回路。 ６．周波数シフトキーイング（FSK）信号からマーク区
間とスペース区間とからなる元のディジタルデータを復
調するFSK信号復調回路において、 入力されたFSK信号を、マーク区間が周波数ｎのパルス
列，スペース区間が周波数ｍ（ｎ≠ｍ）のパルス列から
なるパルス信号に変換するための波形整形手段（1,2）
と、 上記パルス信号を、上記周波数ｎ又は上記周波数に略等
しい周波数の第１のサンプリングクロックによりサンプ
リングするための第１のサンプリング手段（63）と、 上記パルス信号から、上記第１のサンプリングクロック
の周波数と等しい周波数で且つ上記第１のサンプリング
クロックとの位相差がπ/2の第２のサンプリングクロッ
クによりサンプリングする第２のサンプリング手段（6
3′）と、 上記パルス信号から、上記ディジタルデータのタイミン
グクロックを抽出するためのタイミング抽出手段（50,6
7）と 上記タイミングクロックに基づいて、上記第１のサンプ
リング手段の第１のサンプリング出力から上記ディジタ
ルデータのマーク区間とスペース区間とを識別するため
の第１の識別手段（64,71）と、 上記タイミングクロックに基づいて、上記第２のサンプ
リング手段の第２のサンプリング出力から上記ディジタ
ルデータのマーク区間とスペース区間とを識別するため
の第２の識別手段（64′,71′）と、 上記第１及び第２の識別手段における各識別結果が共に
マーク区間である場合、マーク区間と識別し、上記各識
別結果が共にスペース区間である場合、スペース区間と
識別し、上記各識別結果が異なる場合、上記第１及び第
２のサンプリングクロックが上記周波数ｍと略等しい周
波数であればスペース区間，上記周波数ｎと略等しい周
波数であればマーク区間と識別するための第３の識別手
段（66）とを有することを特徴とするFSK信号復調回
路。 ７．前記第１の識別手段（64,71）が、前記タイミング
クロックに基づいて、前記ディジタルデータのタイムス
ロット中に前記第１のサンプリング出力にレベル反転が
生じたか否かにより当該タイムスロットがマーク区間で
あるかスペース区間であるかを識別し、 前記第２の識別手段（64′,71′）が、前記タイミング
クロックに基づいて、前記ディジタルデータのタイムス
ロット中に前記第２のサンプリング出力にレベル反転が
生じたか否かにより当該タイムスロットがマーク区間で
あるかスペース区間であるかを識別することを特徴とす
る特許請求の範囲第６項に記載のFSK信号復調回路。 ８．前記第１及び第２のサンプリングクロックが前記周
波数ｍに略等しい周波数である場合において、 前記第１の識別手段（64,71）が、前記タイミングクロ
ックに基づいて、前記第１のサンプリング出力にレベル
反転が生じたタイムスロットをマーク区間と識別し、前
記第１のサンプリング出力にレベル反転が生じなかった
タイムスロットをスペース区間と識別し、 前記第２の識別手段（64′,71′）が、前記タイミング
クロックに基づいて、前記第２のサンプリグ出力にレベ
ル反転が生じたタイムスロットをマーク区間と識別し、
前記第２のサンプリング出力にレベル反転が生じなかっ
たタイムスロットをスペース区間と識別し、 前記第３の識別手段（66）が、前記第１及び第２の識別
手段における各識別結果が異なる場合スペース区間と識
別することを特徴とする特許請求の範囲第７項に記載の
FSK信号復調回路。 ９．前記第１及び第２のサンプリングクロックが前記周
波数ｎに略等しい周波数である場合において、 前記第１の識別手段（64,71）が、前記タイミングクロ
ックに基づいて、前記第１のサンプリング出力にレベル
反転が生じたタイムスロットをスペース区間と識別し、
前記第１のサンプリング出力にレベル反転が生じなかっ
たタイムスロットをマーク区間と識別し、 前記第２の識別手段（64′,71′）が、前記タイミング
クロックに基づいて、前記第２のサンプリグ出力にレベ
ル反転が生じたタイムスロットをスペース区間と識別
し、前記第２のサンプリング出力にレベル反転が生じな
かったタイムスロットをマーク区間と識別し、 前記第３の識別手段（66）が、前記第１及び第２の識別
手段における各識別結果が異なる場合スペース区間と識
別することを特徴とする特許請求の範囲第７項に記載の
FSK信号復調回路。 １０．前記第１の識別手段（64,71）が、 前記第１のサンプリング出力が所定のレベルにある時に
カウント動作し、前記タイミングクロックで周期的にリ
セットされる第１のカウンタ手段（64）と、 上記第１のカウンタ手段（64）のカウント値によって上
記ディジタルデータのマーク区間とスペース区間とを識
別する第１の手段（71）とからなり、 前記第２の識別手段（64′,71′）が、 前記第２のサンプリング出力が所定のレベルにある時に
カウント動作し、前記タイミングクロックで周期的にリ
セットされる第２のカウンタ手段（64′）と、 上記第２のカウンタ手段（64′）のカウント値によって
上記ディジタルデータのマーク区間とスペース区間とを
識別する第１の手段（71′）とからなることを特徴とす
る特許請求の範囲第６項に記載のFSK信号復調回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203655A JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
| EP87111678A EP0258697B1 (en) | 1986-09-01 | 1987-08-12 | FSK Signal demodulator |
| DE3789793T DE3789793T2 (de) | 1986-09-01 | 1987-08-12 | FSK-Signal-Demodulator. |
| US07/084,900 US4813058A (en) | 1986-09-01 | 1987-08-13 | FSK signal demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203655A JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361536A JPS6361536A (ja) | 1988-03-17 |
| JP2804755B2 true JP2804755B2 (ja) | 1998-09-30 |
Family
ID=16477650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203655A Expired - Lifetime JP2804755B2 (ja) | 1986-09-01 | 1986-09-01 | Ｆｓｋ信号復調回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4813058A (ja) |
| EP (1) | EP0258697B1 (ja) |
| JP (1) | JP2804755B2 (ja) |
| DE (1) | DE3789793T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350934A (ja) * | 1989-07-19 | 1991-03-05 | Kenwood Corp | Ｆｓｋ復調器 |
| FR2684507B1 (fr) * | 1991-11-29 | 1994-09-30 | Sagem | Modem semi-duplex pour reseau de radiotelephones gsm. |
| DE19614979C2 (de) | 1995-04-20 | 2001-05-17 | Fujitsu Ltd | Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation |
| CA2292463C (en) | 1999-12-17 | 2005-04-12 | Vtech Communications, Ltd. | Digitally-implemented demodulator |
| US6931051B2 (en) * | 2000-03-01 | 2005-08-16 | Texas Instruments Incorporated | Frequency hopping wireless communication system with filtered adaptive slicer |
| FR2816147A1 (fr) * | 2000-10-26 | 2002-05-03 | St Microelectronics Sa | Modulateur/demodulateur universel |
| FR2822616B1 (fr) * | 2001-03-21 | 2003-08-01 | St Microelectronics Sa | Recepteur de signaux modules en frequence avec demodulateur numerique |
| DE10228060A1 (de) * | 2002-06-19 | 2004-01-15 | Robert Bosch Gmbh | Verfahren und Schaltungsanordnung zur Übertragung binärer Nutzdaten |
| US20060090605A1 (en) * | 2004-11-03 | 2006-05-04 | The Faucet Queens, Inc. | Hammer with mallet head and measuring handle |
| CN106506420B (zh) * | 2015-09-08 | 2021-02-09 | 恩智浦美国有限公司 | 使用频率混叠fsk解调的无线充电器 |
| US10762031B2 (en) | 2017-06-12 | 2020-09-01 | Dell Products, L.P. | System and method for setting equalization for communication between a processor and a device |
| TWI750589B (zh) * | 2020-02-17 | 2021-12-21 | 茂達電子股份有限公司 | 頻移鍵控訊號解調系統及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3670249A (en) * | 1971-05-06 | 1972-06-13 | Rca Corp | Sampling decoder for delay modulation signals |
| NL7513610A (nl) * | 1975-11-21 | 1977-05-24 | Philips Nv | Ontvanger voor synchrone signalen met dubbele fasevergrendelde lus. |
| US4535297A (en) * | 1984-01-09 | 1985-08-13 | General Electric Company | Binary signal demodulator with comparative value decision circuitry |
| JPS6128258A (ja) * | 1984-07-18 | 1986-02-07 | Nec Corp | Ｆｓｋ復調回路 |
| US4656431A (en) * | 1986-03-06 | 1987-04-07 | Motorola, Inc. | Digital frequency discriminator |
| US4723288A (en) * | 1986-07-03 | 1988-02-02 | Motorola, Inc. | Stereo decoding by direct time sampling |
-
1986
- 1986-09-01 JP JP61203655A patent/JP2804755B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-12 EP EP87111678A patent/EP0258697B1/en not_active Expired - Lifetime
- 1987-08-12 DE DE3789793T patent/DE3789793T2/de not_active Expired - Fee Related
- 1987-08-13 US US07/084,900 patent/US4813058A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4813058A (en) | 1989-03-14 |
| DE3789793D1 (de) | 1994-06-16 |
| EP0258697A2 (en) | 1988-03-09 |
| EP0258697B1 (en) | 1994-05-11 |
| JPS6361536A (ja) | 1988-03-17 |
| EP0258697A3 (en) | 1989-01-25 |
| DE3789793T2 (de) | 1994-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0502739A2 (en) | NRZ clock and data recovery system employing phase lock loop | |
| US4010323A (en) | Digital timing recovery | |
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| JP2804755B2 (ja) | Ｆｓｋ信号復調回路 | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4535306A (en) | Phase-locked loop detecting circuit | |
| US3543172A (en) | Digital frequency discriminator | |
| US5590157A (en) | Data terminal comprising a demodulator for a FSK phase-coherent modulated signal | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| JP3729366B2 (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| US5159615A (en) | Digital frequency detection circuit | |
| JPS5953741B2 (ja) | ディジタル受信器における同期検出回路 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| US4540947A (en) | FM Signal demodulating apparatus | |
| WO2003081766A1 (en) | Detection of frequency differences between signals | |
| JPS5975743A (ja) | クロツク再生回路 | |
| KR200154149Y1 (ko) | 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치 | |
| EP0627829B1 (en) | Bit clock recovery for CPFSK signals | |
| JPH05276206A (ja) | 周波数検波復調装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH04119737A (ja) | データ復調回路 | |
| JPH0562850B2 (ja) |