KR940011731B1 - 개구부의 형성방법 - Google Patents
개구부의 형성방법 Download PDFInfo
- Publication number
- KR940011731B1 KR940011731B1 KR1019910020522A KR910020522A KR940011731B1 KR 940011731 B1 KR940011731 B1 KR 940011731B1 KR 1019910020522 A KR1019910020522 A KR 1019910020522A KR 910020522 A KR910020522 A KR 910020522A KR 940011731 B1 KR940011731 B1 KR 940011731B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- wiring layer
- opening
- film
- insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000009969 flowable effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래 방법을 통하여 형성된 금속배선막의 상태를 도시한 단면도.
제2a도는 종래 방법을 통하여 형성된 개구부의 상태를 도시한 단면도(경사식각량이 큰 경우).
제2b도는 종래 방법을 통하여 형성된 개구부의 상태를 도시한 단면도(경사식각량이 작은 경우).
제3a도 내지 제3f도는 본 발명에 따른 개구부의 형성방법을 나타낸 공정순서도.
본 발명은 반도체장치의 배선공정에 관한 것으로, 특히 다층배선시 상부 배선층의 피복력을 향상시킬 수 있는 프로화일(profile)을 갖는 개구부의 형성방법에 관한 것이다.
집적회로의 소자가 미세화되고 고집적화 됨에 따라, 트랜지스터의 게이트전극이나 소오스 및 드레인 확산 영역을 금속배선과 접속시켜 주기 위한 개구부의 면적이 매우 작아지고 있고, 또한 확산영역의 PN접합깊이도 점점 얇아지게 되므로서 배선의 접촉저항이 증대되고, 배선형성에 따른 PN접합이 파괴되어 가는 것이 큰 문제로 대두되고 있다. 또한, 현실의 소자 미세화는 가로방향 치수의 축소가 주된 것이기 때문에 고집적화에 따라 표면단차의 어스팩트 비(aspect ratio)가 증대한다. 따라서, 제1도에 도시된 바와 같이 일반적인 스퍼터링법에 의해 형성되는 금속배선막(M)의 피복력이, 개구부의 큰 어스팩트 비로 인하여, 악화되어 배선이 단선되어지는 문제가 발생되고, 이로인해 소자의 신뢰성을 크게 저하시키는 문제점이 발생된다.
이에, 상기 금속배선막의 피복력 악화문제를 해결하기 위하여 등방성 식각 및 이방성 식각을 병행한 개구부의 형성기술이 제시되었다. 이 기술에서는 개구부의 어스팩트 비를 작게하기 위하여 수평방향의 등방성 식각량을 증가시키게 되는데, 이때 단차가 높은 곳에 형성되는 개구부에서는 하부배선층이 상기 등방성 식각에 의해 일차적으로 노출되고, 상기 등방성 식각량을 증가시킬수록 제2a도의 A부분과 같이 상기 하부 배선층(M1)표면내에 형성되어야 할 개구부가 표면을 벗어나 형성됨으로써 이웃하는 배선층과의 쇼트(short), 혹은 오픈(open)현상을 유발시키게 된다. 더더욱, 상기 등방성 식각량을 증가시키게 될 경우 하부 배선층 위에 절연막이 남아 있지 않게 되어, 깊은 곳에 형성되는 개구부의 절연막을 식각하는 동안 하부 배선층이 직접 손상을 받게 되므로서, 상기 하부 배선층의 일부 혹은 전부가 식각되는 문제점이 노출되었다.
또한, 상기와 같은 개구부의 과도식각 문제를 방지하기 위하여 상기 등방성 식각량을 작게할 경우(제2b도 참조), 단차가 깊은 곳에 형성되는 개구부에서는 어스펙트 비가 커지고, 이로 인해 금속막의 피복력이 나빠져 금속막의 오픈현상이 일어난다. 특히, 상기 단차가 깊은 곳에 형성된 개구부에 형성되는 금속막을 하부 배선층으로 하고, 이 하부 배선층을 절연시켜 다층배선공정을 실시할때, 필요한 평탄화공정중에 상기 어스펙트 비가 큰 개구부에서 보이드(void)가 발생되어, 이 보이드로 인한 소자의 신뢰성을 저하시키는 문제점이 발생되었다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 개구부가 형성되는 절연막을 식각율이 서로 다른 물질로 형성함으로써, 금속막의 피복력을 향상시킬 수 있는 개구부의 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 고신뢰성 소자를 제공할 수 있는 개구부의 형성방법을 제공하는데 있다.
상기한 목적 및 다른 목적을 달성하기 위하여 본 발명의 방법은 반도체기판상에 형성된 결과물의 단차가 얕은 곳에 형성된 제1배선층 ; 반도체기판상에 형성된 결과물의 단차가 깊은 곳에 형성된 제2배선층 ; 상기 제1배선층과 제2배선층 사이에, 이 배선층간을 절연시키기 위한 제1절연막을 구비하는 반도체장치의 개구부의 제조방법에 있어서, 상기 개구부는, 상기 단차가 얕은 곳에 형성된 제1배선층 위에만 상기 제1절연막보다 식각율이 작은 제2절연막을 더 구비하여, 상기 제1 및 제2배선층을 동시에 노출시키기 위한 상기 제1 및 제2절연막에 대한 식각공정을 실시함으로써 형성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.
제3a도 내지 제3f도는 본 발명에 따른 개구부의 형성방법을 나타낸 공정순서도로, 일반적인 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 이용한 실시예를 나타낸다.
제3a도는 MOSFET의 형성공정을 도시한 것으로, 먼저 반도체기판(100)상에 필드산화막(101)을 형성하여 소자분리영역과 소자형성영역을 정의하고, 상기 소자형성영역상에 트랜지스터의 구성요소로서 게이트산화막(1)을 개재한 게이트전극(2), 소오스영역(3) 및 드레인영역(4)을 각각 형성하여 MOSFET을 완성한다. 이어서, 상기 MOSFET소자를 포함하는 반도체기판 전면에 제1절연막(10)을 형성한다.
제3b도는 상기 제3a도 공정후 결과를 전면에, 제2절연막(20), 제1배선층(M1), 및 제3절연막(30)을 차례로 형성하는 공정을 나타낸다. 여기서, 상기 제2절연막(20)은 1차적인 평탄화공정을 실시하기 위한 것으로, 통상 유동성 절연막인 BPSG(Boro-Phosphorus Silicate Galss)막을, 상기 제1배선층(M1)은 다결정실리콘, 혹은 폴리사이드(polycide), 혹은 실리사이드(silicide)를 주로 사용한다. 이때 상기 제3절연막(30)은 상기 BPSG막보다 식각율이 작은 비유동성 절연막, 예컨대 열산화막(thermal oxide layer), 혹은 CVD(Chemical Vapor Deposition)산화막을 사용한다.
제3c도는 상기 제3절연막 및 제1배선층을 패터닝하는 공정을 도시한 것으로, 먼저 상기 제3b도 공정후 결과물 전면에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 원하는 크기의 포토레지스트 패턴(PR)을 형성한다. 이어서, 상기 포토레지스트 패턴(PR)을 적용하여 상기 제3절연막 및 제1배선층을 연속하여 식각함으로써, 각각의 패턴(30')(M1')을 형성한다.
제3d도는 상기 포토레지스트 패턴을 제거한후 결과물 전면에, 제4절연막(40) 예컨대 BPSG막의 형성공정을 나타낸 것으로, 상기 제4절연막은 2차적인 평탄화공정을 실시하기 위한 것이다.
제3e도는 제1 및 제2개구부(CH1, CH2)의 형성공정을 도시한 것으로, 먼저 상기 제3d도 공정후 결과물 전면에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 원하는 크기의 포토레지스트 패턴(PR)을 형성한 후, 이 포토레지스트 패턴(PR)을 적용하여 상기 제1 내지 제4 절연막들을 식각함으로써 원하는 부위에 금속배선을 위한 제1 및 제2개구부(CH1, CH2)를 형성한다. 여기서, 상기 제1개구부(CH1) 및 제2개구부(CH2)를 형성하기 위하여서는, 먼저 등방성 식각에 의한 경사식각을 실시하게 되는데, 이때 경사식각량은 보통 2,000Å~6,000Å의 범위내에서 행하게 된다. 상기 등방성 식각도중 상기 제1배선층 위해 패터닝되어 남아있던 제3절연막이 비유동성 절연막의 식각율은 150Å/min이고, 제4절연막인 BPSG막의 식각율은 300Å/min이며, 방법에 따라서는 그 이상의 식각율차를 유지시킬 수도 있다. 이러한 식각율차에 의해, 상기 제1배선층 위, 즉 단차가 얕은 곳에 형성되는 제1개구부(CH1), 및 상기 트랜지스터의 확산영역(소오스영역 혹은 드레인영역)위, 즉 단차가 깊은 곳에 형성되는 제2개구부(CH2)를 동시에 손상없이 형성할 수 있다. 다시말하면, 상기 제1, 및 제2개구부(CH1, CH2)를 형성하기 위해, 상기 제4, 제3, 제2, 및 제1절연막을 차례로 식각해낼 때, 상기 제1배선층(M1')상에서는 제3절연막에 의해 식각이 지연되는 반면, 상기 확산영역상에서는 BPSG막으로 이루어진 절연막들(제1, 2, 4절연막)에 의해 경사식각을 충분히 행할 수 있게 된다. 따라서, 상기 단차가 깊은 곳의 제2개구부의 큰 어스팩트 비를 줄이기에 충분함과 동시에, 상기 단차가 얕은 곳의 제1개구부가 형성될 절연막이 과도식각되는 것을 방지할 수 있게 되어, 이후 이방성 식각에 의해 남아있는 절연막들을 식각하여 얻어지는 최종적인 개구부(상기 제1개구부는 상기 제1배선층을 노출시키고, 상기 제2개구부는 상기 트랜지스터의 확산영역을 노출시킴)를 통해 고신뢰성의 금속배선막을 형성할 수 있다.
제3f도는 제2배선층(M2)의 형성공정을 도시한 것으로, 상기 제3e도 공정이후 결과물 전면에 금속층, 예컨대 알루미늄 혹은 알루미늄 합금을 증착하고, 이 금속층을 패터닝함으로써 제2배선층(M2)을 형성한다.
이상과 같이 본 발명에 의한 개구부의 형성방법은, 다층배선구조에서 단차가 깊은 곳에 형성되는 개구부와, 단차가 얕은 곳에 형성되는 개구부를, 상기 두 개구부들이 형성될 절연막의 식각율에 차이를 두어 형성함으로써, 종래 개구부 형성시 발생되던 문제점을 해결하였다.
또한, 상기 단차가 얕은 곳에 형성될 개구부가 형성되는 절연막보다 상기 단차가 깊은 곳에 형성될 개구부가 형성되는 절연막으로 식각율이 큰 물질을 사용함으로써, 상기 두 절연막들의 식가공정시 상기 단차가 깊은 곳에 형성될 개구부의 어스펙트 비를 낮출 수 있게 되어, 이 개구부를 통하여 형성되는 배선층의 피복력을 향상시킬 수 있다. 또한, 상기 어스펙트 비를 낮출 수 있게 되어, 후속공정으로 평탄화공정을 실시할 경우, 종래 상기 개구부내에 보이드가 생성되던 것을 제거할 수 있다. 따라서 본 발명을 적용한 소자의 신뢰도를 향상시킬 수 있다.
Claims (5)
- 반도체기판상에 형성된 결과물의 단차가 얕은 곳에 형성된 제1배선층 ; 반도체기판상에 형성된 결과물의 단차가 깊은 곳에 형성된 제2배선층 ; 상기 제1배선층과 제2배선층 사이에, 이 배선층간을 절연시키기 위한 제1절연막을 구비하는 반도체장치의 개구부의 제조방법에 있어서, 상기 개구부는, 상기 단차가 얕은 곳에 형성된 제1배선층위에만 상기 제1절연막보다 식각율이 작은 제2절연막을 더 구비하여, 상기 제1 및 제2배선층을 동시에 노출시키기 위한 상기 제1 및 제2절연막에 대한 식각공정을 실시함으로써 형성되는 것을 특징으로 하는 반도체장치의 개구부의 제조방법.
- 제1항에 있어서, 상기 개구부의 제조방법은 일차적으로 등방성 식각공정을 실시한후, 이어서 이방성 식각공정을 실시함으로써 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 등방성 식각량은 2,000Å~6,000Å범위내에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1절연막은 유동성 절연막이고, 상기 제2절연막은 비유동성 절연막인 것을 특징으로 하는 반도체장치의 개구부의 제조방법.
- 제1항 혹은 제4항의 어느 한 항에 있어서, 상기 제1절연막은 BPSG막이고, 상기 제2절연막은 열산화막 혹은 CVD산화막인 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020522A KR940011731B1 (ko) | 1991-11-18 | 1991-11-18 | 개구부의 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020522A KR940011731B1 (ko) | 1991-11-18 | 1991-11-18 | 개구부의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011115A KR930011115A (ko) | 1993-06-23 |
KR940011731B1 true KR940011731B1 (ko) | 1994-12-23 |
Family
ID=19323006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910020522A KR940011731B1 (ko) | 1991-11-18 | 1991-11-18 | 개구부의 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940011731B1 (ko) |
-
1991
- 1991-11-18 KR KR1019910020522A patent/KR940011731B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011115A (ko) | 1993-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6165899A (en) | Method for manufacturing semiconductor devices having dual damascene structure | |
JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
KR0176199B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
JP2007201481A (ja) | 半導体装置及びその製造方法 | |
KR940011731B1 (ko) | 개구부의 형성방법 | |
KR101173478B1 (ko) | 반도체 소자 제조방법 | |
KR100432885B1 (ko) | 층간절연막 패턴 형성 방법 | |
JP3466796B2 (ja) | 半導体装置の製造方法 | |
KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
KR100252914B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
KR100364811B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
KR100532967B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JP3196847B2 (ja) | 配線構造及びその製造方法 | |
KR0172756B1 (ko) | 평탄화된 비트라인 형성방법 | |
KR100336553B1 (ko) | 반도체장치의다층배선형성방법 | |
KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
KR100532749B1 (ko) | 반도체 소자의 다층 금속 배선의 제조 방법 | |
KR19990004868A (ko) | 반도체 장치 제조 방법 | |
KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
KR100230735B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |