JPH05257563A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH05257563A JPH05257563A JP4089379A JP8937992A JPH05257563A JP H05257563 A JPH05257563 A JP H05257563A JP 4089379 A JP4089379 A JP 4089379A JP 8937992 A JP8937992 A JP 8937992A JP H05257563 A JPH05257563 A JP H05257563A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- output
- oscillation
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 クロック信号の可観測性と可制御性を向上さ
せ、クロック変動検査や回路動作試験を容易に行えるよ
うにする。 【構成】 ＮＡＮＤゲート３１は、制御端子５から入力
された制御信号により発振部１からの発振クロック信号
の出力端子４への出力及び停止の制御を行う。ＮＡＮＤ
ゲート３２は、クロック供給端子６に供給された外部ク
ロック信号を入力し出力端子４へ出力する。
せ、クロック変動検査や回路動作試験を容易に行えるよ
うにする。 【構成】 ＮＡＮＤゲート３１は、制御端子５から入力
された制御信号により発振部１からの発振クロック信号
の出力端子４への出力及び停止の制御を行う。ＮＡＮＤ
ゲート３２は、クロック供給端子６に供給された外部ク
ロック信号を入力し出力端子４へ出力する。
Description
【０００１】
【産業上の利用分野】この発明はマイクロコンピュータ
等に使用されクロック信号を発生する発振回路に関し、
特に外部から出力を制御できる構成を有する発振回路に
関するものである。
等に使用されクロック信号を発生する発振回路に関し、
特に外部から出力を制御できる構成を有する発振回路に
関するものである。
【０００２】
【従来の技術】図６は例えば特開昭６４−５７８０６号
公報に示された従来の発振回路の内部回路構成図であ
る。図６において、１０ａ，１０ｂ，１０ｃは異なる発
振周波数ｆ1，ｆ2，ｆ3のクロック信号をそれぞれ発生
する水晶発振回路モジュール、１１は水晶発振回路モジ
ュール１０ａ，１０ｂ，１０ｃのうちの何れかの発振ク
ロック信号を選択するスイッチ、１２は出力端子、２１
は水晶発振回路モジュール１０ａ，１０ｂ，１０ｃ及び
スイッチ１１を実装するパッケージである。図７にパッ
ケージ２１の外観構成を示す。
公報に示された従来の発振回路の内部回路構成図であ
る。図６において、１０ａ，１０ｂ，１０ｃは異なる発
振周波数ｆ1，ｆ2，ｆ3のクロック信号をそれぞれ発生
する水晶発振回路モジュール、１１は水晶発振回路モジ
ュール１０ａ，１０ｂ，１０ｃのうちの何れかの発振ク
ロック信号を選択するスイッチ、１２は出力端子、２１
は水晶発振回路モジュール１０ａ，１０ｂ，１０ｃ及び
スイッチ１１を実装するパッケージである。図７にパッ
ケージ２１の外観構成を示す。
【０００３】次に動作について説明する。スイッチ１１
はパッケージ２１の上部に回転可能に取り付けられ、こ
のスイッチ１１を回転させ予め定めた３個所の設定位置
の何れかに設定することにより、パッケージ２１内の水
晶発振回路モジュール１０ａ，１０ｂ，１０ｃの出力ク
ロック信号の何れかが選択され、パッケージ２１の出力
端子１２から外部へ出力される。
はパッケージ２１の上部に回転可能に取り付けられ、こ
のスイッチ１１を回転させ予め定めた３個所の設定位置
の何れかに設定することにより、パッケージ２１内の水
晶発振回路モジュール１０ａ，１０ｂ，１０ｃの出力ク
ロック信号の何れかが選択され、パッケージ２１の出力
端子１２から外部へ出力される。
【０００４】
【発明が解決しようとする課題】従来の発振回路は以上
のように構成されているので、クロック信号の可観測性
や可制御性が悪く、人手によりクロック信号の出力を切
り換え、その出力を測定器等により観測したりしてクロ
ック変動検査や回路機能試験を行っている。したがっ
て、このような従来の発振回路では、クロック変動検査
や回路機能試験に手間がかかり、製造効率の向上を図る
ことが難しいという問題点があった。
のように構成されているので、クロック信号の可観測性
や可制御性が悪く、人手によりクロック信号の出力を切
り換え、その出力を測定器等により観測したりしてクロ
ック変動検査や回路機能試験を行っている。したがっ
て、このような従来の発振回路では、クロック変動検査
や回路機能試験に手間がかかり、製造効率の向上を図る
ことが難しいという問題点があった。
【０００５】この発明は上記のような問題点を解決する
ためになされたものでクロック信号の可観測性と可制御
性を向上させ、クロック変動検査や回路機能試験を容易
に行える発振回路を提供することを目的とする。
ためになされたものでクロック信号の可観測性と可制御
性を向上させ、クロック変動検査や回路機能試験を容易
に行える発振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る発振回路
は、発振部１からの発振クロック信号の出力端子４への
出力及び停止の制御を行う第１の論理回路（ＮＡＮＤゲ
ート３１）と、外部からのクロック信号を入力し出力端
子４へ出力する第２の論理回路（ＮＡＮＤゲート３２）
と、上記第１の論理回路を制御する制御信号を入力する
ための制御端子５と、上記第２の論理回路に外部クロッ
ク信号供給するためのクロック供給端子６とを備えたも
のである。
は、発振部１からの発振クロック信号の出力端子４への
出力及び停止の制御を行う第１の論理回路（ＮＡＮＤゲ
ート３１）と、外部からのクロック信号を入力し出力端
子４へ出力する第２の論理回路（ＮＡＮＤゲート３２）
と、上記第１の論理回路を制御する制御信号を入力する
ための制御端子５と、上記第２の論理回路に外部クロッ
ク信号供給するためのクロック供給端子６とを備えたも
のである。
【０００７】
【作用】第１の論理回路（ＮＡＮＤゲート３１）は、制
御端子５から入力された制御信号により発振部１からの
発振クロック信号の出力端子４への出力及び停止の制御
を行う。第２の論理回路（ＮＡＮＤゲート３２）はクロ
ック供給端子６に供給された外部クロック信号を入力し
出力端子４へ出力する。
御端子５から入力された制御信号により発振部１からの
発振クロック信号の出力端子４への出力及び停止の制御
を行う。第２の論理回路（ＮＡＮＤゲート３２）はクロ
ック供給端子６に供給された外部クロック信号を入力し
出力端子４へ出力する。
【０００８】
【実施例】図１はこの発明の一実施例に係る発振回路の
回路構成図である。図１において、１は発振クロック信
号を発生する発振部、４は発振クロック信号を外部へ出
力するための出力端子、２は発振部１からの発振クロッ
ク信号を反転して整形するＮＡＮＤゲート（ＮＯＴゲー
トでもよい）、３１はＮＡＮＤゲート２からの発振クロ
ック信号の上記出力端子４への出力及び停止の制御を行
う第１の論理回路としてのＮＡＮＤゲート、３２はＮＡ
ＮＤゲート３１の出力信号が与えられると共に外部から
のクロック信号を入力し上記出力端子４へ出力する第２
の論理回路としてのＮＡＮＤゲート、５はＮＡＮＤゲー
ト３１を制御する制御信号を入力するための制御端子、
６はＮＡＮＤゲート３２に外部クロック信号を供給する
ためのクロック供給端子、７は電源電圧端子、８はＧＮ
Ｄ端子、Ｒ1，Ｒ2はプルアップ抵抗である。
回路構成図である。図１において、１は発振クロック信
号を発生する発振部、４は発振クロック信号を外部へ出
力するための出力端子、２は発振部１からの発振クロッ
ク信号を反転して整形するＮＡＮＤゲート（ＮＯＴゲー
トでもよい）、３１はＮＡＮＤゲート２からの発振クロ
ック信号の上記出力端子４への出力及び停止の制御を行
う第１の論理回路としてのＮＡＮＤゲート、３２はＮＡ
ＮＤゲート３１の出力信号が与えられると共に外部から
のクロック信号を入力し上記出力端子４へ出力する第２
の論理回路としてのＮＡＮＤゲート、５はＮＡＮＤゲー
ト３１を制御する制御信号を入力するための制御端子、
６はＮＡＮＤゲート３２に外部クロック信号を供給する
ためのクロック供給端子、７は電源電圧端子、８はＧＮ
Ｄ端子、Ｒ1，Ｒ2はプルアップ抵抗である。
【０００９】図２は通常の発振クロック信号の出力を行
っているときのタイミングチャート、図３は発振クロッ
ク信号の出力が停止されているときのタイミングチャー
ト、図４は外部よりクロック信号が注入されているとき
のタイミングチャートである。図２〜図４において、ａ
は発振部１の出力信号、ｂはＮＡＮＤゲート２の出力信
号、ｃは制御端子５からの制御信号、ｄはＮＡＮＤゲー
ト３１の出力信号、ｅはクロック供給端子６からの信
号、ｆはＮＡＮＤゲート３２の出力信号である。
っているときのタイミングチャート、図３は発振クロッ
ク信号の出力が停止されているときのタイミングチャー
ト、図４は外部よりクロック信号が注入されているとき
のタイミングチャートである。図２〜図４において、ａ
は発振部１の出力信号、ｂはＮＡＮＤゲート２の出力信
号、ｃは制御端子５からの制御信号、ｄはＮＡＮＤゲー
ト３１の出力信号、ｅはクロック供給端子６からの信
号、ｆはＮＡＮＤゲート３２の出力信号である。
【００１０】次に図１〜図４を参照してこの実施例の動
作について説明する。発振部１は所定の周波数の発振ク
ロック信号を発生する回路から構成されており、制御端
子５及びクロック供給端子６が共に開放されている場
合、各種ＮＡＮＤゲート２，３１，３２を経由して図２
に示すタイミングチャートに示すようにクロック信号ｆ
が出力端子４より規定周波数で出力される。
作について説明する。発振部１は所定の周波数の発振ク
ロック信号を発生する回路から構成されており、制御端
子５及びクロック供給端子６が共に開放されている場
合、各種ＮＡＮＤゲート２，３１，３２を経由して図２
に示すタイミングチャートに示すようにクロック信号ｆ
が出力端子４より規定周波数で出力される。
【００１１】次に制御端子５の制御信号ｃを図３に示す
ようにＬ（ローレベル）にした場合（この種の論理操作
はインサーキットテスタやファンクションテスタ等で簡
単に実施できる）、出力端子４からの出力信号ｆはＬと
なり、発振部１からの発振クロック信号ａは外部へ出力
されない。即ち制御端子５のＧＮＤレベルとのショート
とオープン操作により、出力端子４への発振クロック信
号ａは停止と起動を繰り返すことになり、発振回路のク
ロック信号の可観測性や可制御性が実現できる。
ようにＬ（ローレベル）にした場合（この種の論理操作
はインサーキットテスタやファンクションテスタ等で簡
単に実施できる）、出力端子４からの出力信号ｆはＬと
なり、発振部１からの発振クロック信号ａは外部へ出力
されない。即ち制御端子５のＧＮＤレベルとのショート
とオープン操作により、出力端子４への発振クロック信
号ａは停止と起動を繰り返すことになり、発振回路のク
ロック信号の可観測性や可制御性が実現できる。
【００１２】次に制御端子５の制御信号ｃを図４に示す
ようにＬ（ＧＮＤレベル）とし、クロック供給端子６よ
り外部クロック信号ｅを注入した場合、発振器１からの
発振クロック信号ａは停止即ちブロックされ、外部クロ
ック信号ｅがクロック信号ｆとなり出力端子４から外部
へ出力される。
ようにＬ（ＧＮＤレベル）とし、クロック供給端子６よ
り外部クロック信号ｅを注入した場合、発振器１からの
発振クロック信号ａは停止即ちブロックされ、外部クロ
ック信号ｅがクロック信号ｆとなり出力端子４から外部
へ出力される。
【００１３】以上のように制御端子５を論理操作するこ
とにより、出力端子４からの発振クロック信号は停止
し、これにより回路固有の基準クロック信号の周波数を
測定することが可能となる。即ち起動、停止操作による
起動時間でのパルス数の計数ができる。また、制御端子
５とクロック供給端子６の操作により、基準クロック信
号とは別のクロック信号を注入することが可能となり、
回路診断が簡単に可能となる（可制御性が実現する）。
即ちステップ発振動作や基準発振周波数±αでの動作確
認が市販テスタを用いて簡単に行える。また、制御端子
５とクロック供給端子６の操作により、クロック信号の
デュティ比を変化させることもできる。
とにより、出力端子４からの発振クロック信号は停止
し、これにより回路固有の基準クロック信号の周波数を
測定することが可能となる。即ち起動、停止操作による
起動時間でのパルス数の計数ができる。また、制御端子
５とクロック供給端子６の操作により、基準クロック信
号とは別のクロック信号を注入することが可能となり、
回路診断が簡単に可能となる（可制御性が実現する）。
即ちステップ発振動作や基準発振周波数±αでの動作確
認が市販テスタを用いて簡単に行える。また、制御端子
５とクロック供給端子６の操作により、クロック信号の
デュティ比を変化させることもできる。
【００１４】ところで、発振回路の機能テストを行う場
合、複合マージンテストというものがある。この複合マ
ージンテストとは、電源電圧、基準発振周波数（クロッ
ク）、温度などの条件を組み合わせて機能テストを実施
するテストを言う。電源電圧とクロックの複合マージン
テストのテスト範囲は、例えば図５に示す四角形の範囲
である。電源電圧とクロックの２条件の組み合わせのた
め、要注意点は４個所（図５の○の点）である。さら
に、温度（例えば０℃〜５０℃など）条件も含めるとテ
スト範囲の条件図は３次元となり、要注意点も８個所と
なる。目標とした範囲での動作が保証されたら、次にど
の程度まで動作に余裕があるかをテストすることにより
製品の限界を評価する。この評価作業中に思わぬ欠陥や
弱点を見い出すことがある。
合、複合マージンテストというものがある。この複合マ
ージンテストとは、電源電圧、基準発振周波数（クロッ
ク）、温度などの条件を組み合わせて機能テストを実施
するテストを言う。電源電圧とクロックの複合マージン
テストのテスト範囲は、例えば図５に示す四角形の範囲
である。電源電圧とクロックの２条件の組み合わせのた
め、要注意点は４個所（図５の○の点）である。さら
に、温度（例えば０℃〜５０℃など）条件も含めるとテ
スト範囲の条件図は３次元となり、要注意点も８個所と
なる。目標とした範囲での動作が保証されたら、次にど
の程度まで動作に余裕があるかをテストすることにより
製品の限界を評価する。この評価作業中に思わぬ欠陥や
弱点を見い出すことがある。
【００１５】
【発明の効果】以上のように本発明によれば、発振部か
らの発振クロック信号の出力端子への出力及び停止の制
御を行う第１の論理回路と、外部からのクロック信号を
入力し出力端子へ出力する第２の論理回路と、第１の論
理回路を制御する制御信号を入力するための制御端子
と、第２の論理回路に外部クロック信号を供給するため
のクロック供給端子とを設けて構成したので、可観測性
と可制御性が向上し、クロック変動検査や回路機能試験
を容易に行え、また、回路の動作範囲も診断できるとい
う効果が得られる。
らの発振クロック信号の出力端子への出力及び停止の制
御を行う第１の論理回路と、外部からのクロック信号を
入力し出力端子へ出力する第２の論理回路と、第１の論
理回路を制御する制御信号を入力するための制御端子
と、第２の論理回路に外部クロック信号を供給するため
のクロック供給端子とを設けて構成したので、可観測性
と可制御性が向上し、クロック変動検査や回路機能試験
を容易に行え、また、回路の動作範囲も診断できるとい
う効果が得られる。
【図１】この発明の一実施例に係る発振回路の回路構成
図である。
図である。
【図２】この実施例において通常の発振クロック信号の
出力を行っているときのタイミングチャートである。
出力を行っているときのタイミングチャートである。
【図３】この実施例において発振クロック信号の出力が
停止されているときのタイミングチャートである。
停止されているときのタイミングチャートである。
【図４】この実施例において外部よりクロック信号が注
入されているときのタイミングチャートである。
入されているときのタイミングチャートである。
【図５】複合マージンテストを説明するためのマトリク
ス図である。
ス図である。
【図６】従来の発振回路の内部回路構成図である。
【図７】従来の発振回路の外観構成図である。
１ 発振部 ３１ ＮＡＮＤゲート（第１の論理回路） ３２ ＮＡＮＤゲート（第２の論理回路） ４ 出力端子 ５ 制御端子 ６ クロック供給端子
Claims (1)
- 【請求項１】 発振クロック信号を発生する発振部と、
この発振部からの発振クロック信号を外部へ出力するた
めの出力端子とを備えた発振回路において、上記発振部
からの発振クロック信号の上記出力端子への出力及び停
止の制御を行う第１の論理回路と、外部からのクロック
信号を入力し上記出力端子へ出力する第２の論理回路
と、上記第１の論理回路を制御する制御信号を入力する
ための制御端子と、上記第２の論理回路に外部クロック
信号を供給するためのクロック供給端子とを設けたこと
を特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089379A JPH05257563A (ja) | 1992-03-13 | 1992-03-13 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089379A JPH05257563A (ja) | 1992-03-13 | 1992-03-13 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257563A true JPH05257563A (ja) | 1993-10-08 |
Family
ID=13969049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089379A Pending JPH05257563A (ja) | 1992-03-13 | 1992-03-13 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257563A (ja) |
-
1992
- 1992-03-13 JP JP4089379A patent/JPH05257563A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03248067A (ja) | 半導体集積回路 | |
| JPH0342850A (ja) | 半導体集積回路装置 | |
| KR900001242B1 (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
| US6651199B1 (en) | In-system programmable flash memory device with trigger circuit for generating limited duration program instruction | |
| US20030009714A1 (en) | Test system | |
| MXPA02008946A (es) | Aparato oscilador que se puede probar y controlar para un circuito integrado. | |
| JPH10111343A (ja) | 集積回路 | |
| JPH05257563A (ja) | 発振回路 | |
| KR930010875B1 (ko) | 전자시계용 집적회로 | |
| JPH06160489A (ja) | バウンダリスキャン内部テスト方式 | |
| JP2002196046A (ja) | 半導体集積回路およびそのテスト方法 | |
| JPH0399294A (ja) | 電子時計 | |
| JP2002286806A (ja) | 半導体デバイスのスキャンテスト方式 | |
| JP3493132B2 (ja) | モード設定回路 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPS578858A (en) | Integrated circuit package | |
| JPH05190771A (ja) | モード変更可能な内部回路を有する電子回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPS58100774A (ja) | 計時用集積回路 | |
| JPH0366624B2 (ja) | ||
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPS6222432B2 (ja) | ||
| JPH0210178A (ja) | 論理回路 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH04172273A (ja) | 半導体集積回路 |