JPH05244141A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH05244141A JPH05244141A JP4044256A JP4425692A JPH05244141A JP H05244141 A JPH05244141 A JP H05244141A JP 4044256 A JP4044256 A JP 4044256A JP 4425692 A JP4425692 A JP 4425692A JP H05244141 A JPH05244141 A JP H05244141A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- circuit
- frame synchronization
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
多重信号を復号器に供給してフレーム同期信号を生成す
る際に同期確立判定を行うフレーム同期回路を有するフ
レーム同期方式において、第1のフレーム多重信号を所
定時間tだけ遅延させる遅延回路6と、この遅延回路6
により所定の遅延を受けた第2のフレーム多重信号およ
び前記第1のフレーム多重信号を入力してフレーム同期
確立の判定を行う。 【効果】伝送効率の低下を招くことなくフレーム同期確
立の信頼度を向上することができる。
Description
り訂正符号およびフレーム同期信号を有するディジタル
信号系において複数のフレームから検出されるフレーム
同期信号判定を効率的に行うフレーム同期方式に関す
る。
よび分離化に使用するフレーム同期信号、及び、誤り訂
正に用いる付加ビット等を多重化した1系列の多重化デ
ィジタル信号をフレーム同期回路へ入力し、多重化信号
から検出されたフレーム同期信号を直列的に複数フレー
ムにわたり順次監視を行い、複数個のフレームにわたり
フレーム同期符号が基準フレーム符号パターンと合致し
ていれば(後方保護)、このフレーム同期によりフレー
ム同期を確立する。その後、フレーム同期信号を基に誤
り訂正を実行していた。
器(図示せず)からのフレーム同期信号及び誤り訂正に
用いる付加ビットを多重した1系列の多重化信号101
を誤り訂正復号器1,フレーム同期回路4に入力する。
誤り訂正復号器1は演算回路2,遅延回路3,誤り訂正
回路5より構成される。ここでフレーム同期回路4は図
3に示す信号フォーマットに示すように、1系列の多重
化信号101に付加されたフレーム同期信号F1〜F6
を直列的に複数個のフレームを順次監視することにより
同期を確立する。例えば図3のτ時間内にF1〜F6の
6個のフレーム同期パターンが基準フレームパターンと
一致していれば同期確立と判定する。この同期確立され
たフレーム同期信号102は誤り訂正復号器1の中の演
算回路2を制御し、誤り訂正信号103を誤り訂正回路
5に出力する。誤り訂正回路5では、遅延回路3によっ
て演算回路2の演算時間分遅らせた多重化信号101A
を入力して誤り訂正を行った出力信号104を後段へ出
力していた。
フレーム同期方式では1系列の多重化信号のフレーム同
期信号を複数フレームにわたり直列的に順次監視してフ
レーム同期を確立するために、フレーム同期引込時間に
多大の時間を要することになる。特に衛星通信等の回線
雑音が多い場合に、不一致の判定が多く時間を要してい
た。一方、フレーム同期引込時間を短縮するためにはフ
レーム同期信号の冗長度、すなわち主信号に対する監視
すべきフレーム同期信号の付加率を増す方法もあるが、
主信号のタイムスロットを減少させ、伝送効率が低下す
るという欠点があった。
式は入力される誤り訂正符号を含む第1のフレーム多重
信号を復号器に供給してフレーム同期信号を生成する際
に同期確立判定を行うフレーム同期回路を有するフレー
ム同期方式において、前記第1のフレーム多重信号を所
定時間tだけ遅延させる遅延回路と、この遅延回路によ
り所定の遅延を受けた第2のフレーム多重信号および前
記第1のフレーム多重信号を入力してフレーム同期確立
の判定を行う。
る。図1は本発明の一実施例のブロック図、図4は本実
施例の信号フォーマットの説明図である。
同一の構成と機能を有する。すなわち、本実施例では遅
延回路6を追加し、後述する多重化信号101を所定時
間遅延させた信号もフレーム同期回路に入力している。
訂正に用いる付加ビット等を多重した復調器(図示せ
ず)からの1系列の多重化信号101は、誤り訂正復号
器1及びフレーム同期回路4に入力される。誤り訂正復
号器1に入力された多重化信号101はそれぞれ演算回
路2,遅延回路3に入力され遅延回路3より演算回路2
の演算時間分遅らせた入力信号101Aが出力される。
フレーム同期回路4では多重化信号101と遅延回路6
により後述するt時間遅延された多重化信号105を生
成して現時点のフレーム同期信号101および遅延多重
化信号105の2系列の多重化信号に含まれるフレーム
同期信号を監視することにより、フレーム同期を確立す
る。同期確立後は従来と同様に、フレーム同期信号10
2により、誤り訂正復号器1内の演算回路2を制御し、
誤り訂正信号103を誤り訂正回路5に出力して誤り訂
正動作を行い、出力信号104を後段へ出力する。
レーム分のフレーム同期信号を監視しているが、図4に
示す本発明の実施例では、同じτ時間の間に多重化信号
101のF1〜F6の6個のフレーム同期信号に加え
て、t時間だけ遅延させたF1〜F5の5個のフレーム
同期信号を再度監視している。τ+t時間ではF1〜F
6の計12個のフレーム同期信号を監視している。この
ことについて図4を用いて説明する。
の多重化信号101に多重しているフレーム同期信号F
1〜F6の監視の様子を示している。図4から明らかな
様に、本発明によるフレーム同期方式は2系列同時監視
となり、単位時間τ内におけるフレーム同期信号の監視
数が従来例の2倍になるので、フレーム同期信号の位置
検出確率が高くなり、等価的にフレーム同期引込時間が
短くなる。
系列同時監視であるが、遅延回路6の遅延時間tを1フ
レーム期間Tの中でt×n個配列して同時監視数を増加
することも可能である。なお、同じフレーム同期信号を
複数回監視することにより冗長度を増加し同期確立の信
頼度を向上できる。
ーム同期方式は、フレーム同期信号を多重した多重化信
号と同一の多重化信号を所定時間分遅延させた信号を加
えて2系列信号を並列的に同時監視してフレーム同期の
確立をはかっているので、伝送効率の低下を招くことな
くフレーム同期確立の信頼度を向上することができる効
果がある。
である。
図である。
Claims (2)
- 【請求項1】 入力される誤り訂正符号を含む第1のフ
レーム多重信号を復号器に供給してフレーム同期信号を
生成する際に同期確立判定を行うフレーム同期回路を有
するフレーム同期方式において、前記第1のフレーム多
重信号を所定時間tだけ遅延させる遅延回路と、この遅
延回路により所定の遅延を受けた第2のフレーム多重信
号および前記第1のフレーム多重信号を入力してフレー
ム同期確立の判定を行うことを特徴とするフレーム同期
方式。 - 【請求項2】 複数のフレーム同期信号間のフレーム時
間間隔をTとすると、最大N(N≦T/t)個までの前
記遅延回路を並列接続して前記第1のフレーム多重信号
を並列に入力し、出力されるN系列の第2のフレーム多
重信号をフレーム同期回路に供給することを特徴とする
請求項1記載のフレーム同期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04425692A JP3146263B2 (ja) | 1992-03-02 | 1992-03-02 | フレーム同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04425692A JP3146263B2 (ja) | 1992-03-02 | 1992-03-02 | フレーム同期方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05244141A true JPH05244141A (ja) | 1993-09-21 |
JP3146263B2 JP3146263B2 (ja) | 2001-03-12 |
Family
ID=12686445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04425692A Expired - Fee Related JP3146263B2 (ja) | 1992-03-02 | 1992-03-02 | フレーム同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3146263B2 (ja) |
-
1992
- 1992-03-02 JP JP04425692A patent/JP3146263B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3146263B2 (ja) | 2001-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07202865A (ja) | 高速通信システム、高速通信実行方法及び高速通信方法 | |
JPH10322298A (ja) | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム | |
JPH05244141A (ja) | フレーム同期方式 | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
JPH0710061B2 (ja) | 多重分離回路 | |
JPS6320931A (ja) | デ−タ伝送装置 | |
JP2692476B2 (ja) | フレーム同期システム | |
JPH0715398A (ja) | 多重化チャネル生成方法とその回路 | |
JP2867942B2 (ja) | 多重分離信号監視方式 | |
JP3014120B2 (ja) | フレーム同期検出装置 | |
JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
JP2944322B2 (ja) | データ多重化装置 | |
JPS63114430A (ja) | 多重伝送回路 | |
JPH0715427A (ja) | ビットアライン回路 | |
JPS60219852A (ja) | コ−ド処理方式 | |
JPH06125356A (ja) | 同期回路 | |
JP3005997B2 (ja) | 同期多重方式 | |
JPH05344114A (ja) | 同期検出装置 | |
JPH0661963A (ja) | 並列展開型フレーム同期方式 | |
JP3153975B2 (ja) | フレーム同期回路 | |
JP3076935B2 (ja) | 障害区間判定方式 | |
JP2708303B2 (ja) | Fm多重放送受信回路 | |
JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
JPS588782B2 (ja) | マルチフレ−ム同期装置 | |
JPH0817378B2 (ja) | ブロツク同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |