JPH0817378B2 - ブロツク同期方式 - Google Patents
ブロツク同期方式Info
- Publication number
- JPH0817378B2 JPH0817378B2 JP62059070A JP5907087A JPH0817378B2 JP H0817378 B2 JPH0817378 B2 JP H0817378B2 JP 62059070 A JP62059070 A JP 62059070A JP 5907087 A JP5907087 A JP 5907087A JP H0817378 B2 JPH0817378 B2 JP H0817378B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- series
- syndrome
- initial phase
- sequences
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ伝送におけるフレーム同期或いは誤り
訂正を行う場合のブロック同期に関し、ブロック同期時
間を短縮できるブロック同期方式に関するものである。
訂正を行う場合のブロック同期に関し、ブロック同期時
間を短縮できるブロック同期方式に関するものである。
（従来の技術） 従来のブロック同期回路を第４図に示す。ここではｎ
系列のうちの１系列のシンドローム計算結果のみを用い
てブロック同期を行なう。即ち非同期の状態でシンドロ
ームが１の場合、フレームパルスを１ビットシフトしシ
ンドローム計算を行なう。この結果シンドロームが１の
場合再度１ビットシフトし、これをシンドロームが０に
なるまで繰り返えす。
系列のうちの１系列のシンドローム計算結果のみを用い
てブロック同期を行なう。即ち非同期の状態でシンドロ
ームが１の場合、フレームパルスを１ビットシフトしシ
ンドローム計算を行なう。この結果シンドロームが１の
場合再度１ビットシフトし、これをシンドロームが０に
なるまで繰り返えす。
ここでシンドロームが０の場合、ブロック同期が確立
したとして、ビットシフトせずに、以後そのままのブロ
ック同期位相のフレームパルスを用いる。
したとして、ビットシフトせずに、以後そのままのブロ
ック同期位相のフレームパルスを用いる。
通常、誤同期を避けるため、例えばシンドロームが０
のブロックが２回連続した場合に同期と判断（前方保
護）しているがここでは簡単のため保護段数を１とし
た。
のブロックが２回連続した場合に同期と判断（前方保
護）しているがここでは簡単のため保護段数を１とし
た。
（発明が解決しようとする問題点） 以上の様な方法を用いるために、従来の回路では最大
引き込み時間T01は次の様な式となる。
引き込み時間T01は次の様な式となる。
T01≒Lx（Ｌ−１）xT （１） ここでＬはフレーム長、Ｔは１ビット周期である。
しかし、T01はできるだけ小さくする必要がある。ま
たフレーム同期に関しても同様に複数信号系列のうちの
１系列について同期をとり、他の系列についてはその系
列に従読同期をさせる方式であった。
たフレーム同期に関しても同様に複数信号系列のうちの
１系列について同期をとり、他の系列についてはその系
列に従読同期をさせる方式であった。
本発明は従来のブロック同期回路の以上に述べた問題
点を解決するため、ブロック同期引き込み時間を短縮で
きるブロック同期方式を提供することを目的とする。
点を解決するため、ブロック同期引き込み時間を短縮で
きるブロック同期方式を提供することを目的とする。
（問題点を解決するための手段） 本発明は複数系列について（ｉ）それぞれブロック初
期位相をシフトさせ、各系列同一位相からシンドローム
を計算し、（ii）同一のブロック初期位相を有する複数
のデータ列についてそれぞれ異なった位相からシンドロ
ームを計算することによってブロック同期を確立するこ
とを最も主要な特徴とする。従来の技術とはブロック同
期引き込み時間が短縮される点が異なる。
期位相をシフトさせ、各系列同一位相からシンドローム
を計算し、（ii）同一のブロック初期位相を有する複数
のデータ列についてそれぞれ異なった位相からシンドロ
ームを計算することによってブロック同期を確立するこ
とを最も主要な特徴とする。従来の技術とはブロック同
期引き込み時間が短縮される点が異なる。
（作用） 本発明では誤り訂正符号を対象とし、受信側で誤りが
ないとき（シンドローム＝０）は同期がとれた状態、誤
りがあるとき（シンドローム＝１）は非同期の状態とみ
なす。受信側ではフレームパルスの位相を１ビットずつ
シフトさせ、いずれかの系列で同期がとれたとき（シン
ドローム＝０）、その系列を基準として他の系列に所定
のフレームパルスを供給することにより全系列の同期が
とれる。
ないとき（シンドローム＝０）は同期がとれた状態、誤
りがあるとき（シンドローム＝１）は非同期の状態とみ
なす。受信側ではフレームパルスの位相を１ビットずつ
シフトさせ、いずれかの系列で同期がとれたとき（シン
ドローム＝０）、その系列を基準として他の系列に所定
のフレームパルスを供給することにより全系列の同期が
とれる。
（実施例１） 第１図は請求の範囲（１）に示した発明の実施例を示
すブロック図である。この図では例として256QAM即ち８
系列を同期に送り、そのうちの８系列全てにパリティビ
ットを挿入しブロック同期時間を短縮するものを挙げて
いる。11〜18は８系列の入力データ、21〜28はシンドロ
ーム算出回路、31〜38はシンドロームを示す信号。40は
第１のフレームカウンタであり各系列に等しいタイムス
ロットで前ブロックより１ビットシフトした第１のフレ
ームパルスを出力する。50は第２のフレームカウンタで
第１のフレームパルスと各系列のシンドロームを示す信
号を入力として、Ｋビットづつ初期位相の異なる８系列
の第２のフレームパルスを出力する。60は第1,第２のフ
レームパルスと各系列のシンドロームを示す信号を入力
とし第１又は第２のフレームパルスを選択し出力するフ
レームパルス選択回路、70はクロック信号である。まず
非同期となった場合、31〜38のシンドロームは全て１と
なる。この場合、60のフレームパルス選択回路は第１の
フレームパルスを選択する。従って各シンドローム算出
回路を等しい初期位相でシンドロームを算出する。この
結果が全て１の場合、第１のフレームカウンタ40から出
力される前ブロックより１ビットシフトしたフレームパ
ルスが各シンドローム算出回路に入力され、繰返しシン
ドロームが算出される。次にいずれかの系列のシンドロ
ームが０となった場合には第２のフレームカウンタ50
で、その系列を基準としてその時点の第１のフレームパ
ルスと等しいフレームパルスを出力し、他の７系列はＫ
ビットづつシフトしたフレームパルスを出力する。ま
た、この時60のフレームパルス選択回路は第２のフレー
ムパルスを選択し、各シンドローム算出回路は送信した
データ系と同様にＫビットづつシフトした初期位相でシ
ンドロームを算出し、同期が確立する。以上述べた構成
でブロック同期を行うため、最大引き込み時間T02は T02≒｛Lx（L/8）＋Lx（7/8）｝xT （２） となり、（１）に比べ約1/8に短縮することができる。
すブロック図である。この図では例として256QAM即ち８
系列を同期に送り、そのうちの８系列全てにパリティビ
ットを挿入しブロック同期時間を短縮するものを挙げて
いる。11〜18は８系列の入力データ、21〜28はシンドロ
ーム算出回路、31〜38はシンドロームを示す信号。40は
第１のフレームカウンタであり各系列に等しいタイムス
ロットで前ブロックより１ビットシフトした第１のフレ
ームパルスを出力する。50は第２のフレームカウンタで
第１のフレームパルスと各系列のシンドロームを示す信
号を入力として、Ｋビットづつ初期位相の異なる８系列
の第２のフレームパルスを出力する。60は第1,第２のフ
レームパルスと各系列のシンドロームを示す信号を入力
とし第１又は第２のフレームパルスを選択し出力するフ
レームパルス選択回路、70はクロック信号である。まず
非同期となった場合、31〜38のシンドロームは全て１と
なる。この場合、60のフレームパルス選択回路は第１の
フレームパルスを選択する。従って各シンドローム算出
回路を等しい初期位相でシンドロームを算出する。この
結果が全て１の場合、第１のフレームカウンタ40から出
力される前ブロックより１ビットシフトしたフレームパ
ルスが各シンドローム算出回路に入力され、繰返しシン
ドロームが算出される。次にいずれかの系列のシンドロ
ームが０となった場合には第２のフレームカウンタ50
で、その系列を基準としてその時点の第１のフレームパ
ルスと等しいフレームパルスを出力し、他の７系列はＫ
ビットづつシフトしたフレームパルスを出力する。ま
た、この時60のフレームパルス選択回路は第２のフレー
ムパルスを選択し、各シンドローム算出回路は送信した
データ系と同様にＫビットづつシフトした初期位相でシ
ンドロームを算出し、同期が確立する。以上述べた構成
でブロック同期を行うため、最大引き込み時間T02は T02≒｛Lx（L/8）＋Lx（7/8）｝xT （２） となり、（１）に比べ約1/8に短縮することができる。
以上では、８系列全てにパリティビットを挿入する例
で説明したが、必ずしも全ての系列の信号にパリティビ
ットを挿入する必要はなく、一部パリティビットを挿入
しない系列があってもよい。送信側で全ての系列の信号
は同期して送出されるので、パリティビットを挿入しな
い系列についても受信側では同期の確率した系列に従っ
て同期をとることができる。これは、従来技術の場合と
同様な手順である。
で説明したが、必ずしも全ての系列の信号にパリティビ
ットを挿入する必要はなく、一部パリティビットを挿入
しない系列があってもよい。送信側で全ての系列の信号
は同期して送出されるので、パリティビットを挿入しな
い系列についても受信側では同期の確率した系列に従っ
て同期をとることができる。これは、従来技術の場合と
同様な手順である。
（実施例２） 特許請求の範囲（２）に示した発明では送信側では８
系列のデータに、それぞれ等しいタイムスロットにパリ
ティビットを挿入し、（１）と同様に、非同期になった
場合全ての系列のシンドロームが１となり、フレームパ
ルス選択回路では第１のフレームパルスが選択される。
ここで（１）の場合と異なり、第１のフレームパルスで
は、前ブロックより１ビットシフトし且つ各系列でＫビ
ットづつシフトした８系列のフレームパルスを出力す
る。次に再度第１のフレームパルスにより繰返しシンド
ロームを算出する。次にいずれかの系列のシンドローム
が０となった場合には第２のフレームパルスが選択され
る。ここでも（１）の場合と異なり第２のフレームパル
スはシンドロームが０になった時点のその系列のフレー
ムパルスと同期させる。従って同期確立後は送信側と同
様に各系列で等しいタイムスロットを初期位相としてシ
ンドロームを算出する。以上述べた構成により、請求の
範囲（１）と同様の効果を得られる。
系列のデータに、それぞれ等しいタイムスロットにパリ
ティビットを挿入し、（１）と同様に、非同期になった
場合全ての系列のシンドロームが１となり、フレームパ
ルス選択回路では第１のフレームパルスが選択される。
ここで（１）の場合と異なり、第１のフレームパルスで
は、前ブロックより１ビットシフトし且つ各系列でＫビ
ットづつシフトした８系列のフレームパルスを出力す
る。次に再度第１のフレームパルスにより繰返しシンド
ロームを算出する。次にいずれかの系列のシンドローム
が０となった場合には第２のフレームパルスが選択され
る。ここでも（１）の場合と異なり第２のフレームパル
スはシンドロームが０になった時点のその系列のフレー
ムパルスと同期させる。従って同期確立後は送信側と同
様に各系列で等しいタイムスロットを初期位相としてシ
ンドロームを算出する。以上述べた構成により、請求の
範囲（１）と同様の効果を得られる。
第２図に第１の発明の送信側、受信側のフレームパル
スの時間関係を示す。ここではブロック長を９とし、３
系列の信号を送る場合である。送信側ではフレームパル
スの挿入タイムスロットが３ビットずつシフトしてい
る。これに対し最初のブロックで各系列、同じタイムス
ロットにフレームパルスを挿入してシンドロームを算出
するが、各系列とも送信側のフレームパルスと同期して
いないのでシンドロームは１となる。従って次のブロッ
クでは各々前ブロックより１ビットシフトしたタイムス
ロットにフレームパルスを挿入し再度シンドロームを算
出する。これを繰り返し、３ブロック目で第２の系列が
送信側と同期しシンドロームが０となる。ここで、同期
が確立し、４ブロック目以降、全系列について同期が確
立する。
スの時間関係を示す。ここではブロック長を９とし、３
系列の信号を送る場合である。送信側ではフレームパル
スの挿入タイムスロットが３ビットずつシフトしてい
る。これに対し最初のブロックで各系列、同じタイムス
ロットにフレームパルスを挿入してシンドロームを算出
するが、各系列とも送信側のフレームパルスと同期して
いないのでシンドロームは１となる。従って次のブロッ
クでは各々前ブロックより１ビットシフトしたタイムス
ロットにフレームパルスを挿入し再度シンドロームを算
出する。これを繰り返し、３ブロック目で第２の系列が
送信側と同期しシンドロームが０となる。ここで、同期
が確立し、４ブロック目以降、全系列について同期が確
立する。
第３図は第２の発明の送信側、受信側のフレームパル
スの時間関係を示す。送信側では常に各系列等しいタイ
ムスロットにフレームパルスを挿入している。受信側で
は３ビットずつシフトしたタイムスロットにフレームパ
ルスを挿入しシンドロームを算出しシンドロームが全系
列１の場合、次のブロックで各系列１ビットシフトした
タイムスロットにフレームパルスを挿入し、繰り返しシ
ンドロームを算出する。ここで３ブロック目に第３の系
列において同期がとれ次のブロック以降全系列とともに
ブロック同期が確立する。
スの時間関係を示す。送信側では常に各系列等しいタイ
ムスロットにフレームパルスを挿入している。受信側で
は３ビットずつシフトしたタイムスロットにフレームパ
ルスを挿入しシンドロームを算出しシンドロームが全系
列１の場合、次のブロックで各系列１ビットシフトした
タイムスロットにフレームパルスを挿入し、繰り返しシ
ンドロームを算出する。ここで３ブロック目に第３の系
列において同期がとれ次のブロック以降全系列とともに
ブロック同期が確立する。
以上では、８系列全てにパリティビットを挿入する例
で説明したが、必ずしも全ての系列の信号にパリティビ
ットを挿入する必要はなく、一部パリティビットを挿入
しない系列があってもよい。送信側で全ての系列の信号
は同期して送出されるので、パリティビットを挿入しな
い系列についても受信側では同期の確率した系列に従っ
て同期をとることができる。これは、従来技術の場合と
同様な手順である。
で説明したが、必ずしも全ての系列の信号にパリティビ
ットを挿入する必要はなく、一部パリティビットを挿入
しない系列があってもよい。送信側で全ての系列の信号
は同期して送出されるので、パリティビットを挿入しな
い系列についても受信側では同期の確率した系列に従っ
て同期をとることができる。これは、従来技術の場合と
同様な手順である。
（発明の効果） 以上説明したように、複数系列のデータのシンドロー
ムを用いてブロック同期を確立するため、ブロック同期
引き込み時間を短縮することができる。特に本発明で
は、複数系列にそれぞれ設けられている誤り訂正復号器
内の誤り訂正復号のためのシンドローム算出回路を同期
確立のために共用できるので、回路規模を増大させるこ
となく同期引込時間の短縮化を図ることができる。
ムを用いてブロック同期を確立するため、ブロック同期
引き込み時間を短縮することができる。特に本発明で
は、複数系列にそれぞれ設けられている誤り訂正復号器
内の誤り訂正復号のためのシンドローム算出回路を同期
確立のために共用できるので、回路規模を増大させるこ
となく同期引込時間の短縮化を図ることができる。
実施例で示した例では８系列にパリティビットを挿入
したもので、（１），（２）式より約1/8に短縮され
る。
したもので、（１），（２）式より約1/8に短縮され
る。
第１図は本発明の実施例を示すブロック図、第２図は第
１の実施例のフレームパルスの時間関係を示す図、第３
図は第２の実施例のフレームパルスの時間関係を示すタ
イムチャートを示す図、第４図は従来のブロック同期方
式のブロック図である。 11〜18……８系列の入力データ、21〜28……各系列のシ
ンドローム算出回路、31〜38……シンドロームを示す信
号、40……第１のフレームカウンタ、41〜48……第１の
フレームパルス、50……第２のフレームカウンタ、51〜
58……第２のフレームパルス、60……フレームパルス選
択回路、61〜68……選択されたフレームパルス、70……
クロック信号。
１の実施例のフレームパルスの時間関係を示す図、第３
図は第２の実施例のフレームパルスの時間関係を示すタ
イムチャートを示す図、第４図は従来のブロック同期方
式のブロック図である。 11〜18……８系列の入力データ、21〜28……各系列のシ
ンドローム算出回路、31〜38……シンドロームを示す信
号、40……第１のフレームカウンタ、41〜48……第１の
フレームパルス、50……第２のフレームカウンタ、51〜
58……第２のフレームパルス、60……フレームパルス選
択回路、61〜68……選択されたフレームパルス、70……
クロック信号。
Claims (2)
- 【請求項１】クロック同期の確立した複数（ｎ）系列の
誤リ訂正コードにより符号化された信号を並列に送信
し、受信側でブロック同期を確立するブロック同期方式
において、 送信側で特定複数（m:m≦ｎ）系列の信号についてパリ
ティビットが挿入されるタイムスロットを基準となる系
列のブロック初期位相からそれぞれKiビット（ｉ＝１〜
m,Kiは任意の整数）シフトさせ、 受信側では同一の初期位相から特定のｍ個の系列のシン
ドロームを算出し、いずれのシンドロームも０でない場
合は前ブロックより１ビットシフトした初期位相から再
度シンドロームの算出を繰り返し行い、いずれか１つの
系列のシンドロームが０となった場合はその系列を基準
として、他の（ｍ−１）系列については送信側と同様に
シフトしたタイムスロットにブロック初期位相を同期さ
せ、且つ前記ｎ系列の残り（ｎ−ｍ）系列はｍ系列の信
号の１つあるいは複数の系列のブロック初期位相に従っ
て同期をとることを特徴とするブロック同期方式。 - 【請求項２】クロック同期の確立した複数（ｎ）系列の
誤り訂正コードにより符号化された信号を並列に送信
し、受信側でブロック同期を確立するブロック同期方式
において、 送信側で特定複数（m:m≦ｎ）系列の信号について等し
いタイムスロットにパリティビットを挿入し、 受信側では基準となる系列からそれぞれKiビット（ｉ＝
１〜m,Kiは任意の整数）シフトしたタイムスロットをブ
ロック初期位相としてシンドロームを算出し、いずれの
シンドロームも０でない場合は前ブロックよりそれぞれ
１ビットシフトした初期位相から再度シンドロームの算
出を繰り返し行い、いずれか１つの系列のシンドローム
が０となった場合はその系列のブロック初期位相にｍ個
の系列を同期させ、且つ前記ｎ系列の残り（ｎ−ｍ）系
列はｍ系列の信号のブロック初期位相に従って同期をと
ることを特徴とするブロック同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059070A JPH0817378B2 (ja) | 1987-03-16 | 1987-03-16 | ブロツク同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059070A JPH0817378B2 (ja) | 1987-03-16 | 1987-03-16 | ブロツク同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226147A JPS63226147A (ja) | 1988-09-20 |
| JPH0817378B2 true JPH0817378B2 (ja) | 1996-02-21 |
Family
ID=13102721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059070A Expired - Lifetime JPH0817378B2 (ja) | 1987-03-16 | 1987-03-16 | ブロツク同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817378B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597872B2 (ja) * | 1988-02-13 | 1997-04-09 | 日本電信電話株式会社 | ブロック同期方式 |
| US4975916A (en) * | 1988-07-26 | 1990-12-04 | International Business Machines Corporation | Character snychronization |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107753A (ja) * | 1981-12-22 | 1983-06-27 | Nec Corp | 受信信号フレ−ム同期回路 |
-
1987
- 1987-03-16 JP JP62059070A patent/JPH0817378B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63226147A (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US4488302A (en) | Burst error correction using cyclic block codes | |
| JP2597872B2 (ja) | ブロック同期方式 | |
| US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
| RU2491785C2 (ru) | Способ передачи и приема тактового сигнала и устройство для передачи тактового сигнала | |
| JPH0817378B2 (ja) | ブロツク同期方式 | |
| JP2710427B2 (ja) | データブロック信号伝送方法及びその装置 | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| US5280484A (en) | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information | |
| JPS6359621B2 (ja) | ||
| JP2555213B2 (ja) | 送信情報に挿入されたワードのコード化に応答する受信端部の同期回路を具備した時分割多重通信システム | |
| JP2626900B2 (ja) | ブロック同期方式 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPS6341255B2 (ja) | ||
| JPH0993143A (ja) | 誤り検出符号生成方法及び装置 | |
| JP2809404B2 (ja) | 誤りパルス付加回路 | |
| JP3225060B2 (ja) | 符号誤り検出装置 | |
| SU1124441A1 (ru) | Устройство дл цикловой синхронизации порогового декодера | |
| JP2752859B2 (ja) | 誤り訂正方式及びこれに用いるハーゲルバーガー復号回路 | |
| JPH0227850A (ja) | クロック非同期データ検出装置 | |
| JPH08163108A (ja) | 誤り訂正符号復号器の再同期化装置 | |
| JPH0321130A (ja) | 多重分離タイミング同期方式 | |
| JP2003273750A (ja) | 符号誤り検出訂正装置 | |
| JPS58162152A (ja) | ル−プ伝送方式 | |
| JPH0964848A (ja) | 巡回冗長符号誤り検査方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |