JPH05212902A - 画像形成装置 - Google Patents

画像形成装置

Info

Publication number
JPH05212902A
JPH05212902A JP4799692A JP4799692A JPH05212902A JP H05212902 A JPH05212902 A JP H05212902A JP 4799692 A JP4799692 A JP 4799692A JP 4799692 A JP4799692 A JP 4799692A JP H05212902 A JPH05212902 A JP H05212902A
Authority
JP
Japan
Prior art keywords
image forming
circuit
blocks
strobe signal
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4799692A
Other languages
English (en)
Inventor
Shunji Murano
俊次 村野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4799692A priority Critical patent/JPH05212902A/ja
Publication of JPH05212902A publication Critical patent/JPH05212902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

(57)【要約】 【目的】 ブロック間の段差の発生やプリンタ本体との
信号転送の複雑化なしに、スタティック方式の画像形成
装置の最大消費電力を抑え、電源装置を単純化する。 【構成】 スタティック方式の画像形成装置の印画素子
や駆動用の定電流回路、データ記憶用のシフトレジスタ
等を8個以上のブロックに分割し、ストローブ信号発生
回路でプリンタ本体からのクロックをカウントしてスト
ローブ信号を発生させ、1ブロックずつ順に駆動する。

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】この発明はスタティック方式の画像
形成装置に関し、特に電源容量の軽減と印画ライン内で
の段差の発生の防止に関する。
【0002】
【従来技術】スタティック方式の画像形成装置では、基
板上に多数の画像形成素子を配置し、各画像形成素子に
は専用の駆動回路を割り当てる。図4に、スタティック
方式のLEDプリントヘッドの基本構成を示す。図にお
いて、01は制御回路で、SR1〜SR40はシフトレ
ジスタ、L1〜L40はラッチ回路、A1〜A40はア
ンド回路アレイ、B1〜B40は定電流回路アレイ、4
はLEDアレイである。
【0003】図5に、スタティック方式の画像形成装置
の動作波形を示す。プリンタ本体から1ライン分のデー
タが送られると、これをラッチ回路L1〜L40にラッ
チし、ストローブ信号でアンド回路アレイA1〜A40
を駆動して、LEDアレイ4を一斉に発光させる。この
ような画像形成装置では、電源の負担が大きく大容量の
電源が必要なため回路コストが増加する。例えばA4の
300DPI(ドット/インチ)の画像形成装置で、各
LEDの発光電流を5mAとし、定電流回路アレイB1
〜B40を5V駆動すると、最大消費電力は64Wに達
する。ここではLEDプリントヘッドを例に従来例の問
題点を示したが、サーマルヘッド等の他の画像形成装置
でも、多数の画像形成素子の一斉動作に伴う大消費電力
の問題は共通である。
【0004】電源容量の軽減のため特開昭63−647
75号公報は、4本のストローブ端子を設けて、スタテ
ィック方式の画像形成装置を4分割駆動することを提案
している。しかしながら副走査方向の1ピッチは84.
6μmで、これを4分割するとストローブ信号の切り替
え部で21μmの段差が発生する。10μm以上の段差
があると画像品位が著しく低下するため、この公報は4
つのストローブ信号を副走査方向にさらに128分割
し、1ラインの印画に対して4つのストローブ信号を1
28回交互に発生させることを提案している。このよう
にすると段差は解消するが、1ドットの印画を副走査方
向に128回分割して印画するため、ドットは副走査方
向に広がり分解能が低下する。またストローブ信号を1
28×4の512回に分割することは、信号処理を複雑
にする。
【0005】特開昭63−64775号公報でこのよう
な複雑な処理を行うことの原因の1つは、ストローブ信
号をプリンタ本体側で発生させるため、ストローブ信号
用の信号線を増すと本体との接続が複雑になり、ストロ
ーブ信号の数を増すことができない点にある。
【0006】
【発明の課題】この発明の課題は、(1) 画像形成装置
の電源容量を軽減し、電源回路を単純化すること、(2)
印画ライン内での段差を解消すること、(3) ストロ
ーブ信号を画像形成装置内で発生させ、プリンタ本体と
の信号伝送を簡単化するとともに、上記のような副走査
方向への解像度の低下を防止すること、にある。
【0007】
【発明の構成】この発明の画像形成装置は、多数の画像
形成素子を基板上に配列するとともに、各画像形成素子
毎に駆動回路を設けたスタティック方式の画像形成装置
において、前記の画像形成素子と駆動回路とを、複数個
のブロックに分割すると共に、クロック信号をカウント
して、ブロック毎にストローブ信号を発生するためのス
トローブ信号発生回路を設けて、ブロック毎に画像形成
素子と駆動回路とを動作させるようにしたことを特徴と
する。
【0008】画像形成装置としては、実施例に示したL
EDプリントヘッドの他に、サーマルヘッド、液晶シャ
ッタアレイプリントヘッド、ELプリントヘッド、プラ
ズマプリントヘッド等でも同様である。
【0009】
【発明の作用】この発明では、画像形成装置内でストロ
ーブ信号を発生させる。このためにはカウンタでクロッ
ク信号をカウントし、1ブロック分のクロックが入力す
るつどブロックを切り替えてストローブ信号を発生させ
れば良い。
【0010】
【実施例】図1に実施例の構成を、図2にその動作波形
を示す。図1において、2は制御回路で、プリンタ本体
からクロック信号を受け取り、1ライン分のデータが揃
う都度ラッチ信号を発生する。SR1〜SR40は、各
64ビットのシフトレジスタで、プリンタ本体からの印
画データをシリアルに転送する。L1〜L40は各64
ビットのラッチ回路で、シフトレジスタSR1〜SR4
0でシリアル転送される印画データを直並列変換する。
A1〜A40は、各64個のアンド回路からなる、アン
ド回路アレイである。B1〜B40は、各64個の定電
流回路からなる定電流回路アレイ、4はLEDアレイ
で、ここでは64個のLEDを集積化したLEDアレイ
4を40個設ける。画像形成装置の構成は、解像度30
0DPIのA4プリンタ用である。実施例にはこれ以外
に、定電流回路アレイB1〜B40等に電源電圧VDDを
供給するための電源回路7を設ける。
【0011】6はストローブ信号発生回路で、1ライン
当り40個のストローブ信号(ストローブ1〜ストロー
ブ40)を発生する。即ちLEDアレイ4や定電流回路
アレイB1〜B40、アンド回路アレイA1〜A40、
ラッチ回路L1〜L40、シフトレジスタSR1〜SR
40は、アレイや回路毎にブロック化し、1ラインを4
0分割して40個のストローブ信号で駆動する。
【0012】ストローブ信号発生回路6には、例えば2
MHzのクロック信号をカウントするための64進カウ
ンタ8と、先頭にプリセットビットを設けこれ以外に4
0ビットを設けたシフトレジスタ10を設ける。
【0013】図2に、実施例の動作を示す。制御回路2
は1ライン(2560ドット)分のクロックが入力する
毎に、ラッチ信号をラッチ回路L1〜L40に加える。
クロックと同期して入力した印画データは、シフトレジ
スタSR1〜SR40に蓄えられ、ラッチ信号でラッチ
回路L1〜L40に移される。またシフトレジスタSR
1〜SR40でのシフトクロックには、プリンタ本体か
らのクロック信号を用いる。
【0014】ストローブ信号発生回路6では、画像形成
装置のリセットによりシフトレジスタ10のプリセット
ビットDPBにデータをセットし、カウンタ8で64個
のクロック信号をカウントする毎に、データを1ビット
ずつシフトレジスタ10内でシフトさせる。また最終ビ
ットのデータは、次のカウンタ8の信号でシフトレジス
タ10の先頭ビット(プリセットビットDPBの次のビ
ット)に循環させる。そしてシフトレジスタ10のデー
タをストローブ信号とし、40個のストローブ信号を取
り出す。
【0015】このようにするとストローブ信号は、各6
4クロックに対応する40個のストローブ信号に分割さ
れて発生し、アンド回路アレイA1〜A40が1アレイ
ずつ駆動されて、LEDアレイ4も1アレイずつ64ク
ロックの幅で動作する。消費電力の点について計算す
る。定電流回路アレイB1〜B40を5V駆動し、LE
Dアレイ4の各LEDを5mA駆動すると、1アレイず
つ定電流回路アレイB1〜B40を駆動するので最大消
費電力は1.6W(5mA×5V×64)となり、図4
の従来例の1/40に低下する。このため電源回路7の
容量は従来例よりも極めて小さくて良く、電源回路7の
大型化を防止することができる。
【0016】次に段差の点について検討すると、解像度
300DPIでは副走査方向のピッチは84.6μmと
なる。これを40分割したのでブロック間の段差は2.
1μmとなり、段差が目立ち易い図形データ等でも画像
品位が低下しない。発明者の経験によると20μmの段
差では、図形データで特に画像品位の低下が問題とな
り、例えば水平方向の直線に段差によるぎざぎざが目立
つようになる。肉眼で段差を目立たなくするためには、
段差を10μm程度以下に抑える必要があり、これはA
4の解像度300DPIの画像形成装置ではストローブ
信号を少なくとも8個以上に分割することで得られる。
副走査方向の1ラインのピッチが84.6μmでこれを
8分割すれば、ストローブ信号の切り替わりにより生じ
る段差は約10μmとなる。またA4の240DPIプ
リンタでは副走査方向のラインピッチは106μmで、
これを8分割すれば段差が目立たないほぼ上限の13.
25μmの段差となる。段差の影響を除き、電源容量を
小さくするため、ストローブ信号は好ましくは10個以
上に分割し、より好ましくは20個以上に分割する。
【0017】図1のストローブ信号発生回路6は種々に
変形でき、例えば図3のストローブ信号発生回路12を
用いても良い。このストローブ信号発生回路12では、
64進のカウンタ8の後段に40進のカウンタ14を設
け、40進のカウンタ14の信号をデコーダ16でデコ
ードして、40個のストローブ信号を発生させる。
【0018】実施例ではLEDプリントヘッドを例に説
明したが、LEDを発熱素子に変えればサーマルヘッド
となり、EL素子に変えればELヘッドが得られる。
【0019】
【発明の効果】この発明では、スタティック方式の画像
形成装置をストローブ信号により時分割駆動するため、
最大消費電力が減少し、電源回路が簡単化する。またス
トローブ信号を複数個に分割するため、ストローブ信号
の切り替わりによるブロック間の段差を小さくし、段差
による画像品位の低下がない。さらに多数のストローブ
信号を画像形成装置内で発生させるため、プリンタ本体
との信号伝送が単純になる。
【図面の簡単な説明】
【図1】 実施例の画像形成装置のブロック図
【図2】 実施例の動作波形図
【図3】 変形例の画像形成装置の要部ブロック図
【図4】 従来例の画像形成装置ブロック図
【図5】 従来例の画像形成装置の動作波形図
【符号の説明】
2 制御回路 4 LEDアレイ 6 ストローブ信号発生回路 7 電源回路 8 カウンタ 10 シフトレジスタ 12 ストローブ信号発生回路 14 40進カウンタ 16 デコーダ A1〜A40 アンド回路アレイ B1〜B40 定電流回路アレイ L1〜L40 ラッチ回路 SR1〜SR40 シフトレジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 多数の画像形成素子を基板上に配列する
    とともに、各画像形成素子毎に駆動回路を設けたスタテ
    ィック方式の画像形成装置において、 前記の画像形成素子と駆動回路とを、複数個のブロック
    に分割すると共に、 クロック信号をカウントして、ブロック毎にストローブ
    信号を発生するためのストローブ信号発生回路を設け
    て、ブロック毎に画像形成素子と駆動回路とを動作させ
    るようにしたことを特徴とする、画像形成装置。
JP4799692A 1992-02-03 1992-02-03 画像形成装置 Pending JPH05212902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4799692A JPH05212902A (ja) 1992-02-03 1992-02-03 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4799692A JPH05212902A (ja) 1992-02-03 1992-02-03 画像形成装置

Publications (1)

Publication Number Publication Date
JPH05212902A true JPH05212902A (ja) 1993-08-24

Family

ID=12790933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4799692A Pending JPH05212902A (ja) 1992-02-03 1992-02-03 画像形成装置

Country Status (1)

Country Link
JP (1) JPH05212902A (ja)

Similar Documents

Publication Publication Date Title
US6476839B1 (en) Thermal printer and heat history control method
JPH0379377A (ja) プリンタの印字率補正回路
JPH05212902A (ja) 画像形成装置
JP2565212B2 (ja) サーマルプリンタ
JP2781859B2 (ja) 画像形成装置
JP3497216B2 (ja) 画像形成方式
JPH03193469A (ja) サーマルヘッドの階調制御回路
JPH10226102A (ja) 駆動用ic及び光プリントヘッド
JPH10235935A (ja) ドライバicとledプリントヘッド
JPH06198958A (ja) Ledプリンタにおける高密度画像形成方法
JPH06297770A (ja) プリントヘッド
JP2007112106A (ja) 感熱印字ヘッド及び関連制御方法
JP4244449B2 (ja) デジタルプリンタ
JPS60168669A (ja) サ−マルヘツド駆動装置
JP2001130042A (ja) サーマルヘッドの駆動制御方法及び装置
JPH09141932A (ja) 記録ヘッド
JP2927395B2 (ja) 感熱ヘッドの通電パルス印加方法
JP3727152B2 (ja) サーマルヘッドの駆動方法
JPH05177872A (ja) ドット画像出力装置における階調制御方法
JPS61241170A (ja) サ−マルシリアルプリンタの駆動制御方式
JP3117771B2 (ja) カラー画像形成方法
JPH0552271B2 (ja)
JPH10264431A (ja) 感熱記録装置
JP3534985B2 (ja) 光プリンタヘッド
JP2007112105A (ja) 感熱印字ヘッド、その駆動回路及び関連制御方法