JPH05211247A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05211247A JPH05211247A JP4014923A JP1492392A JPH05211247A JP H05211247 A JPH05211247 A JP H05211247A JP 4014923 A JP4014923 A JP 4014923A JP 1492392 A JP1492392 A JP 1492392A JP H05211247 A JPH05211247 A JP H05211247A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- die bonding
- chip
- bonding area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 PPGA構造の半導体装置の耐熱性を改善す
る。 【構成】 本発明の半導体装置は、ダイボンディングエ
リア1を有するヒートシンク2と、ダイボンディングエ
リア1に対応する切欠き部3を有するプリント配線基板
4とを接着剤等により貼り合わせ、更に、ダイボンディ
ングエリア1上にICチップ5をダイボンディングし
て、金線6によりICチップ5上の電極とプリント配線
基板4上の所定の電極とをワイヤボンディング法にて電
気的に接続し、樹脂7をポッティングして、カバー8に
より封止して、更に、外部端子用ピン9をプリント配線
基板4の所定のスルホール10内に挿入して半田付けし
て形成される。
る。 【構成】 本発明の半導体装置は、ダイボンディングエ
リア1を有するヒートシンク2と、ダイボンディングエ
リア1に対応する切欠き部3を有するプリント配線基板
4とを接着剤等により貼り合わせ、更に、ダイボンディ
ングエリア1上にICチップ5をダイボンディングし
て、金線6によりICチップ5上の電極とプリント配線
基板4上の所定の電極とをワイヤボンディング法にて電
気的に接続し、樹脂7をポッティングして、カバー8に
より封止して、更に、外部端子用ピン9をプリント配線
基板4の所定のスルホール10内に挿入して半田付けし
て形成される。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特
に、ピングリッドアレイ構造の半導体装置に関する。
に、ピングリッドアレイ構造の半導体装置に関する。
【0002】
【従来の技術】従来の、この種の半導体装置は、図3の
断面図に示されるように、角形のプリント配線基板10
1の略中央部にICチップ102をダイボンディングし
て、ICチップ102上の電極とプリント配線基板10
1上の所定の電極とを金線103によりワイヤボンディ
ングし、然る後樹脂104をポッティングし、カバー1
05により封止して、更にプリント配線基板101の所
定箇所に格子状に配列したスルホールに、外部端子とな
るピン106を挿入して、ピン106とスルホールとが
半田付けされた構造のプラスチック・ピングリッドアレ
イ(以下PPGAと云う)構造として形成されている。
断面図に示されるように、角形のプリント配線基板10
1の略中央部にICチップ102をダイボンディングし
て、ICチップ102上の電極とプリント配線基板10
1上の所定の電極とを金線103によりワイヤボンディ
ングし、然る後樹脂104をポッティングし、カバー1
05により封止して、更にプリント配線基板101の所
定箇所に格子状に配列したスルホールに、外部端子とな
るピン106を挿入して、ピン106とスルホールとが
半田付けされた構造のプラスチック・ピングリッドアレ
イ(以下PPGAと云う)構造として形成されている。
【0003】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、搭載されるICチップが大電力を発生
する場合には、プリント配線基板の熱抵抗が大きいため
に、周囲に対する放熱性に劣るという欠点がある。
装置においては、搭載されるICチップが大電力を発生
する場合には、プリント配線基板の熱抵抗が大きいため
に、周囲に対する放熱性に劣るという欠点がある。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
プラスチック・ピングリッドアレイ構造の半導体装置に
おいて、一つ以上のダイボンディングエリア1を有する
ヒートシンク2と、当該ダイボンディングエリア1に対
応する切欠き部3を有するプリント配線基板4とを、少
なくとも構成要素として備えている。
プラスチック・ピングリッドアレイ構造の半導体装置に
おいて、一つ以上のダイボンディングエリア1を有する
ヒートシンク2と、当該ダイボンディングエリア1に対
応する切欠き部3を有するプリント配線基板4とを、少
なくとも構成要素として備えている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0006】図1は本発明の第1の実施例を示す断面図
である。図1に示されるように、本実施例は、ダイボン
ディングエリア1を有するヒートシンク2と、ダイボン
ディングエリア1に対応する切欠き部3を有するプリン
ト配線基板4とを接着剤等により貼り合わせ、更に、ダ
イボンディングエリア1上にICチップ5をダイボンデ
ィングして、金線6によりICチップ5上の電極とプリ
ント配線基板4上の所定の電極とをワイヤボンディング
法にて電気的に接続し、樹脂7をポッティングして、カ
バー8により封止して、更に、外部端子用ピン9をプリ
ント配線基板4の所定のスルホール10内に挿入して半
田付けして形成される。
である。図1に示されるように、本実施例は、ダイボン
ディングエリア1を有するヒートシンク2と、ダイボン
ディングエリア1に対応する切欠き部3を有するプリン
ト配線基板4とを接着剤等により貼り合わせ、更に、ダ
イボンディングエリア1上にICチップ5をダイボンデ
ィングして、金線6によりICチップ5上の電極とプリ
ント配線基板4上の所定の電極とをワイヤボンディング
法にて電気的に接続し、樹脂7をポッティングして、カ
バー8により封止して、更に、外部端子用ピン9をプリ
ント配線基板4の所定のスルホール10内に挿入して半
田付けして形成される。
【0007】次に、本発明の第2の実施例について説明
する。
する。
【0008】図2は本発明の第2の実施例を示す断面図
である。図2に示されるように、本実施例は、二つのダ
イボンディングエリア1aおよび1bを有するヒートシ
ンク2と、ダイボンディングエリア1aおよび1bのそ
れぞれに対応する切欠き部3aおよび3bを有するプリ
ント配線基板4とを備えて形成されることを特徴として
おり、上述のヒートシンク2と、プリント配線基板4と
を接着剤等により貼り合わせ、更に、ダイボンディング
エリア1aおよび1b上にICチップ5をダイボンディ
ングして、金線6によりICチップ5上の電極とプリン
ト配線基板4上の所定の電極とをワイヤボンディング法
にて電気的に接続し、樹脂7をポッティングして、カバ
ー8により封止して、更に、外部端子用ピン9をプリン
ト配線基板4の所定のスルホール10内に挿入して半田
付けして形成される。
である。図2に示されるように、本実施例は、二つのダ
イボンディングエリア1aおよび1bを有するヒートシ
ンク2と、ダイボンディングエリア1aおよび1bのそ
れぞれに対応する切欠き部3aおよび3bを有するプリ
ント配線基板4とを備えて形成されることを特徴として
おり、上述のヒートシンク2と、プリント配線基板4と
を接着剤等により貼り合わせ、更に、ダイボンディング
エリア1aおよび1b上にICチップ5をダイボンディ
ングして、金線6によりICチップ5上の電極とプリン
ト配線基板4上の所定の電極とをワイヤボンディング法
にて電気的に接続し、樹脂7をポッティングして、カバ
ー8により封止して、更に、外部端子用ピン9をプリン
ト配線基板4の所定のスルホール10内に挿入して半田
付けして形成される。
【0009】本発明においては、第1および第2の実施
例において説明したように、ヒートシンクにICチップ
を直接ダイボンディングすることにより、熱抵抗を極小
にすることが可能となり、放熱性に関する問題は回避さ
れる。
例において説明したように、ヒートシンクにICチップ
を直接ダイボンディングすることにより、熱抵抗を極小
にすることが可能となり、放熱性に関する問題は回避さ
れる。
【0010】
【発明の効果】以上説明したように、本発明は、ヒート
シンクの所定部位にICチップを直接ダイボンディング
するために、熱抵抗を極めて小さい値にすることが可能
となり、大電力用のICチップを搭載することができる
という効果がある。
シンクの所定部位にICチップを直接ダイボンディング
するために、熱抵抗を極めて小さい値にすることが可能
となり、大電力用のICチップを搭載することができる
という効果がある。
【図1】本発明の第1の実施例を示す断面図である。
【図2】本発明の第2の実施例を示す断面図である。
【図3】従来例を示す断面図である。
1、1a、1b ダイボンティングエリア 2 ヒートシンク 3、3a、3b 切欠き部 4、101 プリント配線基板 5、5a、5b、102 ICチップ 6、103 金線 7、104 樹脂 8、105 カバー 9、106 ピン 10 スルホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 7220−4M H01L 23/36 C
Claims (1)
- 【請求項1】 プラスチック・ピングリッドアレイ構造
の半導体装置において、一つ以上のダイボンディングエ
リア1を有するヒートシンク2と、当該ダイボンディン
グエリア1に対応する切欠き部3を有するプリント配線
基板4とを、少なくとも構成要素として備えることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4014923A JPH05211247A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4014923A JPH05211247A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05211247A true JPH05211247A (ja) | 1993-08-20 |
Family
ID=11874483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4014923A Withdrawn JPH05211247A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05211247A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352119B1 (ko) * | 1996-12-13 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법 |
CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
CN113380756A (zh) * | 2021-07-07 | 2021-09-10 | 广东汇芯半导体有限公司 | 半导体电路及其制造方法 |
-
1992
- 1992-01-30 JP JP4014923A patent/JPH05211247A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352119B1 (ko) * | 1996-12-13 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법 |
CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
CN113380756A (zh) * | 2021-07-07 | 2021-09-10 | 广东汇芯半导体有限公司 | 半导体电路及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (ja) | 半導体装置の製造方法 | |
US6426484B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
EP0399447B1 (en) | Plastic molded type semiconductor device | |
US6576987B2 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
US5637828A (en) | High density semiconductor package | |
US6627981B2 (en) | Resin-packaged semiconductor device | |
KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
JP2509027B2 (ja) | 半導体装置 | |
JPH0758277A (ja) | 半導体装置 | |
US6365433B1 (en) | Semiconductor device and manufacturing method thereof | |
US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
JPH05206365A (ja) | 半導体装置およびその組立用リードフレーム | |
JPH0661372A (ja) | ハイブリッドic | |
JPH05211247A (ja) | 半導体装置 | |
EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
JP2002076234A (ja) | 樹脂封止型半導体装置 | |
JPH04114455A (ja) | 半導体装置及びその実装構造 | |
JP2880878B2 (ja) | 縦型表面実装樹脂封止型半導体装置 | |
JPS6329413B2 (ja) | ||
JP3034657B2 (ja) | 半導体装置用パッケージ | |
JPH05283582A (ja) | 正負安定化電源装置 | |
JPH0529539A (ja) | マルチチツプモジユール | |
JPH05211250A (ja) | 樹脂封止型半導体装置 | |
JP3392039B2 (ja) | 電力用ダイオードモジュール | |
JPS61288454A (ja) | マルチチツプ搭載半導体デバイスのリ−ドフレ−ム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |