JPH05206688A - 半導体装置とその面実装方法 - Google Patents

半導体装置とその面実装方法

Info

Publication number
JPH05206688A
JPH05206688A JP4010441A JP1044192A JPH05206688A JP H05206688 A JPH05206688 A JP H05206688A JP 4010441 A JP4010441 A JP 4010441A JP 1044192 A JP1044192 A JP 1044192A JP H05206688 A JPH05206688 A JP H05206688A
Authority
JP
Japan
Prior art keywords
semiconductor device
block
semiconductor
device block
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4010441A
Other languages
English (en)
Other versions
JP2575566B2 (ja
Inventor
Hisamitsu Ishikawa
寿光 石川
Atsushi Kitamura
厚 北村
Kenji Hirayama
健二 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP4010441A priority Critical patent/JP2575566B2/ja
Priority to KR1019930000701A priority patent/KR0150805B1/ko
Publication of JPH05206688A publication Critical patent/JPH05206688A/ja
Priority to US08/348,128 priority patent/US5616962A/en
Priority to US08/766,874 priority patent/US5773321A/en
Application granted granted Critical
Publication of JP2575566B2 publication Critical patent/JP2575566B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/12—Resilient or clamping means for holding component to structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10537—Attached components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【構成】本発明は垂直実装型半導体装置を面実装する
際、複数個の垂直実装型半導体装置を並列して連結して
半導体装置ブロックを形成し、この半導体装置ブロック
を面実装する。 【効果】本発明によれば、複数個の垂直実装型半導体装
置を並列して連結した半導体装置ブロックを面実装する
のでリフローの際に半導体装置が倒れてしまうことがな
い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置とその実装方
法に関わり、特に垂直表面実装型半導体装置に関わる。
【０００２】
【従来の技術】半導体装置、特にメモリーなどの集積回
路のプリント基板への実装は、高密度実装の要求が大き
い。ここで、これら半導体装置の実装法が挿入実装から
面実装に置き換えられてきた。この様にすると、プリン
ト基板に挿入穴を開ける必要が無くなり、実装密度を上
げることができる。面実装方法もプリント基板に固定さ
れた電子部品を溶融はんだ槽につけるはんだフローと呼
ばれる方法から、はんだペーストをあらかじめプリント
基板の所定の位置に印刷し、電子部品をはんだペースト
で固定した後に熱処理をするリフローと呼ばれる方法が
用いられるようになった。リフローを多ピンパッケージ
の半導体装置の面実装に用いるとリードピッチを小さく
することができ、より高密度の実装ができる。
【０００３】また、メモリー等の半導体装置は、従来の
デュアル・インライン・パッケージ（ＤＩＰと略す）に
代表される水平実装パッケージからジグザグ・インライ
ン・パッケージ（ＺＩＰと略す）に代表される垂直実装
パッケージへと置き換えられている。この様にすると、
プリント基板の単位面積当りに実装できる半導体装置数
を上げることができ、高密度実装が可能になるからであ
る。
【０００４】はんだペーストが印刷されたプリント基板
に電子部品を実装する場合は、はんだペーストが接着剤
の役割をしてリフローを行うまでの間プリント基板に電
子部品を固定する。また、面実装用の電子部品はリフロ
ーのときにはんだが溶融しても倒れないような構造をし
ている。しかし、［図２０］に示すように、垂直実装型
の半導体装置９０１をプリント基板９０３に実装する場
合、半導体装置の重心が高くなり、はんだペースト９０
５だけでは固定する力が十分でない。また、垂直実装型
の半導体装置は自立する構造になっていないのでリフロ
ー時にはんだが溶融すると倒れてしまう。従って、垂直
実装型の半導体装置のプリント基板への実装にリフロー
による面実装を用いることは難しい。
【０００５】ここで、垂直実装型の半導体装置を面実装
する方法が幾つか提案されている。例えば［図２１］に
示すように、エル字型の外部リード９０７を曲げる向き
を隣接外部リードごとに変えて、さらに外部リード９０
７のプリント基板平面方向の長さを長くして垂直実装型
の半導体装置でも自立するようにしたものである。しか
し、この様にすると外部リード９０７の長さが長くなる
ので高密度実装には不適である。
【０００６】また、［図２２］に示すように、樹脂封止
する際にパッケージの両端に外部リードの垂直方向の長
さより長い突起９０９を設けたものもある。これは、は
んだが硬化するまでの間、半導体装置を垂直に立てたま
ま固定するようにしたものである。しかし、この様にす
ると、半導体装置一個当り少なくとも２個のスルーホー
ル９１１をプリント基板９０３に開けなければいけない
ので、実装効率が低くなる。また、両面実装をする場合
には裏表のスルーホールの位置をずらす必要がある。さ
らに、リフロー時に実装基板の材質と封止樹脂の材質が
異なり、実装基板にクラックが入るという問題が生じ
る。これらの問題は突起の材料をエポキシ樹脂からリー
ドフレームと同じＦｅ−Ｎｉに変えても解決しない。
【０００７】
【発明が解決しようとする課題】上記したように、垂直
実装型の半導体装置を従来技術を用いて面実装すると、
面実装の目的である高密度実装が実現されないという問
題があった。そこで、この発明は上記欠点を除去し垂直
実装型の半導体装置を高密度に面実装する方法とこの方
法に用いられる半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、複数個の垂直実装型の半導体装置を並
列して連結した半導体装置ブロックを形成する工程と、
前記半導体装置ブロックをプリント基板上に固定する工
程とを具備することを特徴とする半導体装置の面実装方
法を提供する。
【０００９】また、複数個の垂直実装型の半導体装置を
並列しかつ隙間を開けて連結した半導体装置ブロックを
形成する工程と、前記半導体装置ブロックをプリント基
板上に固定する工程とを具備することを特徴とする半導
体装置の面実装方法を提供する。
【００１０】また、複数個の垂直実装型の半導体装置を
放熱装置を挟み並列して連結した半導体装置ブロックを
形成する工程と、前記半導体装置ブロックをプリント基
板上に固定する工程とを具備することを特徴とする半導
体装置の面実装方法を提供する。
【００１１】また、複数個の垂直実装型の半導体装置を
枠を用いて並列して固定した半導体装置ブロックを形成
する工程と、前記半導体装置ブロックをプリンと基板上
に固定する工程と、前記枠を半導体装置ブロックから取
り去る工程とを具備することを特徴とする半導体装置の
面実装方法を提供する。
【００１２】また、垂直実装型の半導体装置において、
エル字型に曲げられた外部リード端子を有すると共に、
複数の前記半導体装置を並列して連結する手段を有する
ことを特徴とする半導体装置を提供する。また、前記連
結手段として前記半導体装置の外面に形成された凹凸を
用いることを特徴とする半導体装置を提供する。また、
前記連結手段として前記半導体装置から露出した連結手
を用いることを特徴とする半導体装置を提供する。ま
た、前記連結手段として前記半導体装置に組み込まれた
磁石を用いることを特徴とする半導体装置を提供する。
また、前記連結手段として前記半導体装置に形成された
穴とこの穴に通される連結棒とを用いることを特徴とす
る半導体装置。
【００１３】
【作用】垂直実装型の半導体装置はそれ自体が自立する
構造になっていないが、複数個を並列して連結し、半導
体装置ブロックを作ることによりプリント基板の上に自
立する。したがってリフロー時にはんだペーストが溶融
しても半導体装置が倒れてしまうことはなく、垂直実装
型の半導体装置でも高密度面実装を行うことができる。
【００１４】また、複数個の垂直実装型の半導体装置を
並列して連結し、半導体装置ブロックを作る際、各半導
体装置間に隙間を空けることにより、半導体装置が動作
時に出す熱を放出することができる。
【００１５】また、複数個の垂直実装型の半導体装置を
並列して連結し、半導体装置ブロックを作る際、半導体
装置と放熱装置である放熱板を交互に重ねることによ
り、上記のように間隔を空けたものと比較して、半導体
装置が動作時に出す熱を効率良く放出することができ
る。また、垂直実装型の半導体装置の外面に凹凸を設
け、凹部と凸部をはめ込むことにより、半導体装置を連
結した半導体装置ブロックを作ることができる。また、
半導体装置から露出した連結手を引っ掛け合わせること
により半導体装置を連結した半導体装置ブロックを作る
ことができる。また、磁石を組み込むことにより、この
磁石の吸引力を利用して半導体装置を連結した半導体装
置ブロックを作ることができる。また、半導体装置に穴
を形成し、この穴に連結棒を通すことにより、半導体装
置を結合した半導体装置ブロックを作ることができる。
【００１６】
【実施例】以下、本発明を用いた垂直実装型の半導体装
置を面実装する第一の実施例を［図１］〜［図３］を参
照して説明する。
【００１７】第一の実施例では［図１］に示すような垂
直実装型の半導体装置１０３をプリント基板に実装す
る。半導体チップをエポキシ樹脂でモールドしたパッケ
ージ１０１はＺＩＰと同じである。外部リード１０２は
内部の半導体チップと電気的に接続されていて、その先
端は面実装が可能なようにエル字型に曲がっている。こ
のままではこの半導体装置１０３は安定性が悪い。たと
え、粘着性のあるはんだペーストを用いてプリント基板
に固定したとしてもリフロー時にはんだペーストが溶融
して半導体装置１０３が倒れてしまう。
【００１８】ここで、［図２］に示すように、半導体装
置１０３を複数個、接着剤１０５を用いて並列して連結
し、半導体装置ブロック１０７を形成する。複数個の半
導体装置１０３からなる半導体装置ブロック１０７はそ
のままで自立する。
【００１９】次に、［図３］に示すように、所定の位置
にはんだペーストが印刷されたプリント基板１１１の上
に半導体ブロック１０７をのせる。続いて熱風でリフロ
ーを行うことによりはんだペーストを溶融して外部リー
ド１０２とプリント基板１１１をはんだ付けする。ここ
で、半導体装置ブロック１０７はそのままで自立するの
でリフロー時、接着性のあるはんだペーストが溶融して
も倒れてしまうことがない。
【００２０】以上、第一の実施例を説明したが、上記の
ような、はんだペーストを印刷し熱風で溶融する方法に
限らず、ベーパーフェイズ・リフローのような方法を用
いて面実装を行っても良い。このように、第一の実施例
に示した方法を用いると、垂直実装型の半導体装置を、
プリント基板にスルーホールを全くあけずに面実装する
ことができる。
【００２１】第一の実施例では半導体装置ブロックを接
着剤を用いて形成したが、半導体装置をおさめることが
できる枠を用いても良い。以下、枠を用いた第二の実施
例を［図４］〜［図５］を参照して説明する。
【００２２】［図４］に示すように、耐熱性の材料で、
複数個の半導体装置をおさめることのできる枠２０１を
用意する。この枠に、［図５］に示すように、半導体装
置２０５を固定して半導体装置ブロック２０６を形成す
る。以下の工程は［図３］に示すようにリフローを用い
て面実装すれば良い。面実装が終了した後、枠２０１は
取り外す。
【００２３】枠２０１はエポキシ樹脂や金属で作成する
が、枠は［図４］に示すように半導体装置の下半分を囲
むものに限るわけではなく、半導体装置全体を囲むもの
でも良い。また、実装の精度を上げるため、枠にプリン
ト基板を貫通する足を設けても良い。
【００２４】第一の実施例や、第二の実施例で枠を取り
外さない場合は、半導体装置の動作時に発生する熱を効
率的に放出することができない。半導体装置を連結する
ときに間隔をあければ半導体装置ブロックの表面積が大
きくなるので、十分な放熱効果が期待される。ただし、
本明細書中でいう「隙間を空けて連結」とは、半導体装
置と半導体装置の間にスペーサなどを介して連結するこ
とをいう。以下、第三の実施例を［図６］〜［図８］を
参照して説明する。
【００２５】［図６］は半導体装置３０１を連結する際
にスペーサ３０５を間に介したものである。ここで、半
導体装置３０１の両端部３０３とスペーサ３０５の平面
部３０４に接着剤を塗布し、半導体装置３０１とスペー
サ３０５とを接着する。続いて、このようにして形成さ
れた半導体装置ブロック３０７を実施例１と同様にリフ
ローを用いて面実装する。この様にすると、半導体装置
ブロックの表面積が大きくなるので、半導体装置の動作
時に発生する熱が効果的に放出される。
【００２６】第三の実施例では半導体装置３０１にスペ
ーサ３０５を後付したが、［図７］に示すように、半導
体装置３０９をエポキシ樹脂でモールドする際にスペー
サに相当する凸部３１１を一体形成しても良い。この様
にすると半導体装置ブロック３１３を形成する工程が簡
略化される。
【００２７】また、［図６］や［図７］に示した実施例
では半導体装置の両端にスペーサが配置されていたが、
熱の放出を効果的にするためにスペーサまたは凸部を小
さくしても良い。この様に、一体形成により小さな凸部
３１４を設けた半導体装置３１５、３１７を［図８］に
示す。
【００２８】以上、接着剤を用いて半導体装置ブロック
を形成する方法を中心に説明したが、半導体装置に凹凸
を設け、これらをはめ込めるようにした第四の実施例を
［図９］に示す。
【００２９】半導体装置４０１の表面に凹部に相当する
二つの突起４０３、裏面に凸部に相当する突起４０５を
設ける。ここで、突起４０３の間隔を突起４０５の幅を
同じにして、凹部と凸部とが噛み合い、はめ込めるよう
にする。このようにすると、接着剤を用いなくても半導
体装置ブロック４０７を形成することができ、前実施例
と比較して工程を簡略化できる。
【００３０】第四の実施例を少し変更し、凹凸をつける
方向を変えた第五の実施例を［図１０］に示す。この様
にすると、実装後の検査工程で不良が見つかっても、半
導体装置ブロック中４０９の一部の半導体装置のみを上
に引き抜くことにより交換が可能である。
【００３１】また、［図１１］に示すように、半導体装
置表面に形成した凹凸のかわりに、金属などで形成した
連結手５０３を連結手段として用いても良い。この場
合、連結手５０３がばねのようにしなって半導体装置５
０１をしっかりと連結する。連結手５０３は［図１１］
に示したものに限る必要はなく、連結できるような形状
ならばどのような形でもよい。連結手５０３は外部リー
ドを形成する際に、リードフレームに同時に作り込んで
おけば工程数を特に増やすことがない。次に、半導体装
置の連結手段として磁石を用いた第六の実施例を［図１
２］〜［図１４］を参照して示す。
【００３２】［図１２］に示すように、磁石６０３を半
導体装置６０１に埋め込む。この磁石の吸引力を利用し
て半導体装置ブロックを形成する。磁石は外部リードな
どを形成する際に、リードフレーム上にマウントする。
リードフレームには磁石をマウントするための磁石ベッ
ド６０７をあらかじめ形成しておく。磁石ベッド６０７
の面積を大きくすると磁石の磁極の面積が増大するので
吸引力が増加する。ここで、磁石６０３としてあまり強
力なものを用いると半導体素子に影響を与える恐れがあ
る。磁石ベッド６０７の面積増大による方法は磁界によ
る半導体素子へダメージを増大させずに吸引力を増大で
きる。
【００３３】磁石６０３を有する半導体装置６０１の実
装方法を［図１３］に示す。半導体装置６０１の磁石６
０３が埋め込まれている部分を強磁性体のスペーサ６１
１を介して連結する。実装間隔が大きくないときはスペ
ーサが強磁性体である必要はない。半導体装置６０１を
密着して実装する場合はスペーサ６１１は必要無い。
【００３４】［図１４］に示すように磁石６１３、６１
４を半導体装置６０１から露出させても良い。製造方法
は、二つの磁石を磁石ベッド６１５の両面にマウントす
る。この様にすると、実装間隔をあける場合にスペーサ
を介さなくてもよくなる。また、磁極どうしを連結させ
るので強力な磁石を用いなくても十分な連結力を確保で
き、さらに磁界の漏れが少ないので半導体素子に与える
影響も少ない。［図１４］には磁石を二つ設け、半導体
装置の裏表に露出させた例を示したが、磁石を表のみや
裏のみに露出させてもよい。また、露出させるものを磁
石ではなく、内部の磁石と接触させた強磁性体を露出さ
せても良い。
【００３５】［図１４］のように半導体装置を露出させ
た場合、スペーサに相当する露出した磁石と同じ高さの
凸部を表面の別の位置に形成しても良い。すると半導体
装置ブロックが安定する。
【００３６】また、磁石を取り付ける位置は［図１２］
〜［図１４］に示した位置のみに限るわけでなく、磁石
をマウントすることが可能で半導体装置を安定して連結
させることができるならば、どこでも良い。
【００３７】次に、半導体装置の連結手段として半導体
装置に形成された穴とこの穴に連結棒を通して半導体装
置ブロックを形成する第七の実施例を［図１５］〜［図
１８］を参照して説明する。
【００３８】［図１５］に示すように、半導体装置７０
１に連結穴７０３を設ける。［図１６］に示すように、
スペーサ７０５を介して連結棒で連結し、半導体装置ブ
ロック７０７を形成する。連結棒は［図１６］に示すよ
うなボルト７０９とナット７１１の組み合わせでも、ピ
アノ線のようなものでも良い。第七の実施例において、
連結棒を面実装後に取り外してもよい。また、密着して
実装する場合は、スペーサを用いなくても良いことはい
うまでもない。
【００３９】また、スペーサを後付けするのでなく、
［図１７］に示すように、樹脂モールドする際に同時に
半導体装置７１３に中空円筒形の突起７１５を設け、こ
の穴に連結棒７１７を通して半導体装置ブロック７１６
を形成しても良い。また、［図１８］に示すように、ス
ペーサに相当する凸部７１９を半導体装置表面の広い位
置に設けても良い。
【００４０】以上、半導体装置に形成した穴を連結手段
として用いる第七の実施例を説明してきたが、穴の位置
は［図１５］〜［図１８］に示した位置のみに限るわけ
ではなく、穴を開けることが可能で半導体装置を安定し
て連結することができるならば、どこでも良い。次に、
半導体装置を放熱板を挟んで連結して半導体装置ブロッ
クを形成した第八の実施例を［図１９］を参照して説明
する。
【００４１】［図１９］に示すように、複数個の半導体
装置８０１を装着できるようにした放熱板８０３を用い
て半導体装置ブロック８０５を形成する。このようにす
ると半導体装置が動作中に出す熱を効率良く放出でき
る。
【００４２】
【発明の効果】以上、第一の実施例から第八の実施例で
半導体装置ブロック用いて垂直実装方の半導体装置を面
実装する方法と半導体ブロックを形成するための半導体
装置を説明してきた。
【００４３】上記のような方法を用いると、垂直実装型
の半導体装置はそれ自体が自立する構造になっていない
が、複数個を並列して連結し、半導体装置ブロックを作
ることによりプリント基板の上に自立する。したがって
リフロー時にはんだペーストが溶融しても半導体装置が
倒れてしまうことはなく、垂直実装型の半導体装置でも
高密度面実装を行うことができる。
【図面の簡単な説明】
【図１】第一の実施例を示す正面図および側面図
【図２】第一の実施例を示す正面図および側面図
【図３】第一の実施例を示す斜視図
【図４】第二の実施例を示す斜視図
【図５】第二の実施例を示す斜視図
【図６】第三の実施例を示す斜視図
【図７】第三の実施例を示す斜視図
【図８】第三の実施例を示す斜視図
【図９】第四の実施例を示す斜視図
【図１０】第四の実施例を示す斜視図
【図１１】第五の実施例を示す斜視図
【図１２】第六の実施例を示す正面図と側面図
【図１３】第六の実施例を示す斜視図
【図１４】第六の実施例を示す側面図
【図１５】第七の実施例を示す正面図と側面図
【図１６】第七の実施例を示す斜視図
【図１７】第七の実施例を示す斜視図と側面図
【図１８】第七の実施例を示す斜視図と側面図
【図１９】第八の実施例を示す側面図
【図２０】従来例を示す側面図と正面図
【図２１】従来例を示す側面図と正面図
【図２２】従来例を示す側面図と正面図
【符号の説明】
１０１、６０９ パッケージ １０２、９０４、９０７ 外部リード １０３、２０５、３０１、３０９、３１５、３１７、４
０１、５０１、６０１、７０１、７１３、８０１、９０
１ 半導体装置 １０５ 接着剤 １０７、２０６、３０７、３１３、４０７、４０９、５
０５、７０７、７１６、８０５ 半導体装置ブロック １０９、９０３ プリント基板 ２０１ 枠 ３０３、３０４ 接着面 ３０５、６１１、７０５ スペーサ ３１１、３１４、４０３、４０５、７１５、７１９
凸部 ５０３ 連結手 ６０３、６１３、６１４ 磁石 ６０４ ベッド ６０５、６１６ リード ６０７、６１５ 磁石ベッド ６１７ ＩＣチップ ７０３ 接続穴 ７０９ ボルト ７１１ ナット ７１７ 接続棒 ８０３ 放熱板 ９０５ はんだペースト ９０９ 突起
フロントページの続き (72)発明者 平山 健二 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数個の垂直実装型の半導体装置を並列
    して連結した半導体装置ブロックを形成する工程と、 前記半導体装置ブロックをプリント基板上に固定する工
    程とを具備することを特徴とする半導体装置の面実装方
    法。
  2. 【請求項２】 複数個の垂直実装型の半導体装置を並列
    しかつ隙間を開けて連結した半導体装置ブロックを形成
    する工程と、 前記半導体装置ブロックをプリント基板上に固定する工
    程とを具備することを特徴とする半導体装置の面実装方
    法。
  3. 【請求項３】 複数個の垂直実装型の半導体装置を放熱
    装置を挟み並列して連結した半導体装置ブロックを形成
    する工程と、 前記半導体装置ブロックをプリント基板上に固定する工
    程とを具備することを特徴とする半導体装置の面実装方
    法。
  4. 【請求項４】 複数個の垂直実装型の半導体装置を枠を
    用いて並列して固定した半導体装置ブロックを形成する
    工程と、 前記半導体装置ブロックをプリント基板上に固定する工
    程と、 前記枠を半導体装置ブロックから取り去る工程とを具備
    することを特徴とする半導体装置の面実装方法。
  5. 【請求項５】 垂直実装型の半導体装置において、エル
    字型に曲げられた外部リード端子を有すると共に、複数
    の前記半導体装置を並列して連結する手段を有すること
    を特徴とする半導体装置。
  6. 【請求項６】 前記連結手段として前記半導体装置の外
    面に形成された凹凸を用いることを特徴とする請求項５
    記載の半導体装置。
  7. 【請求項７】 前記連結手段として前記半導体装置から
    露出した連結手を用いることを特徴とする請求項５記載
    の半導体装置。
  8. 【請求項８】 前記連結手段として前記半導体装置に組
    み込まれた磁石を用いることを特徴とする請求項５記載
    の半導体装置。
  9. 【請求項９】 前記連結手段として前記半導体装置に形
    成された穴とこの穴に通される連結棒とを用いることを
    特徴とする請求項５記載の半導体装置。
JP4010441A 1992-01-24 1992-01-24 半導体装置 Expired - Fee Related JP2575566B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4010441A JP2575566B2 (ja) 1992-01-24 1992-01-24 半導体装置
KR1019930000701A KR0150805B1 (ko) 1992-01-24 1993-01-20 반도체 장치 및 그 면실장 방법
US08/348,128 US5616962A (en) 1992-01-24 1994-11-28 Semiconductor integrated circuit devices having particular terminal geometry
US08/766,874 US5773321A (en) 1992-01-24 1996-12-13 Semiconductor integrated circuit devices having particular terminal geometry and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4010441A JP2575566B2 (ja) 1992-01-24 1992-01-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH05206688A true JPH05206688A (ja) 1993-08-13
JP2575566B2 JP2575566B2 (ja) 1997-01-29

Family

ID=11750245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4010441A Expired - Fee Related JP2575566B2 (ja) 1992-01-24 1992-01-24 半導体装置

Country Status (3)

Country Link
US (2) US5616962A (ja)
JP (1) JP2575566B2 (ja)
KR (1) KR0150805B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2009004622A (ja) * 2007-06-22 2009-01-08 Sony Corp 半導体装置
JP2013195384A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 検査装置、検査方法、及び、電子部品の製造方法
JP2014120612A (ja) * 2012-12-17 2014-06-30 Toshiba Corp 半導体装置、およびそれを用いた半導体モジュール

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
US5754408A (en) * 1995-11-29 1998-05-19 Mitsubishi Semiconductor America, Inc. Stackable double-density integrated circuit assemblies
US5790381A (en) * 1995-12-15 1998-08-04 Mitsubishi Semiconductor America, Inc. Integrated circuit package assembly
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
KR19990000698A (ko) * 1997-06-10 1999-01-15 윤종용 고방열 구조를 갖는 반도체 패키지
US5892287A (en) * 1997-08-18 1999-04-06 Texas Instruments Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
US6342731B1 (en) 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6222739B1 (en) * 1998-01-20 2001-04-24 Viking Components High-density computer module with stacked parallel-plane packaging
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
US6264478B1 (en) * 1999-08-05 2001-07-24 Intel Corporation Interlocking socket base for an integrated circuit package
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
AU2003256360A1 (en) * 2002-06-25 2004-01-06 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
AU2003301632A1 (en) 2002-10-22 2004-05-13 Unitive International Limited Stacked electronic structures including offset substrates
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
TW200603698A (en) 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
KR100800140B1 (ko) 2005-06-27 2008-02-01 주식회사 하이닉스반도체 패키지 스택
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439676U (ja) * 1987-09-03 1989-03-09
JPH01133393A (ja) * 1987-11-18 1989-05-25 Matsushita Electric Ind Co Ltd 電子部品の実装法
JPH01118497U (ja) * 1988-02-03 1989-08-10
JPH0226267U (ja) * 1988-08-04 1990-02-21
JPH02146867U (ja) * 1989-05-11 1990-12-13
JP3056187U (ja) * 1998-06-01 1999-02-12 悟史 中島 市販ドリンク缶の飲み口清潔シート

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184882A (en) * 1962-09-05 1965-05-25 Paul E Vega Magnetic toy blocks
US3594689A (en) * 1967-09-23 1971-07-20 Hopt Kg R & E Building block for electrical or electronic construction kits
US4017963A (en) * 1973-02-26 1977-04-19 Signetics Corporation Semiconductor assembly and method
US4045105A (en) * 1974-09-23 1977-08-30 Advanced Memory Systems, Inc. Interconnected leadless package receptacle
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
US4224637A (en) * 1978-08-10 1980-09-23 Minnesota Mining And Manufacturing Company Leaded mounting and connector unit for an electronic device
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
JPS58178547A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 電気部品組立体およびその製造方法
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
US4661886A (en) * 1985-10-03 1987-04-28 Burroughs Corporation Magnetically sealed multichip integrated circuit package
JPS62293749A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の３次元的実装構造およびその製造方法
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JPS63186457A (ja) * 1987-01-29 1988-08-02 Hitachi Ltd 半導体装置及びその製造方法
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
JP2885414B2 (ja) * 1989-03-13 1999-04-26 株式会社日立製作所 半導体装置、その実装方法および電子装置
US5065277A (en) * 1990-07-13 1991-11-12 Sun Microsystems, Inc. Three dimensional packaging arrangement for computer systems and the like
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439676U (ja) * 1987-09-03 1989-03-09
JPH01133393A (ja) * 1987-11-18 1989-05-25 Matsushita Electric Ind Co Ltd 電子部品の実装法
JPH01118497U (ja) * 1988-02-03 1989-08-10
JPH0226267U (ja) * 1988-08-04 1990-02-21
JPH02146867U (ja) * 1989-05-11 1990-12-13
JP3056187U (ja) * 1998-06-01 1999-02-12 悟史 中島 市販ドリンク缶の飲み口清潔シート

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2009004622A (ja) * 2007-06-22 2009-01-08 Sony Corp 半導体装置
JP2013195384A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 検査装置、検査方法、及び、電子部品の製造方法
JP2014120612A (ja) * 2012-12-17 2014-06-30 Toshiba Corp 半導体装置、およびそれを用いた半導体モジュール

Also Published As

Publication number Publication date
JP2575566B2 (ja) 1997-01-29
US5773321A (en) 1998-06-30
KR0150805B1 (ko) 1998-12-15
US5616962A (en) 1997-04-01
KR930017475A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
JP2575566B2 (ja) 半導体装置
CA1297203C (en) Compliant s-leads for chip carriers
US5554886A (en) Lead frame and semiconductor package with such lead frame
EP0767495B1 (en) Surface-mounting type semiconductor device
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
JP2747634B2 (ja) 面実装型ダイオード
JP2560974B2 (ja) 半導体装置
JP2907801B2 (ja) ボトムリード半導体パッケージ及びその製造方法
JPH03145186A (ja) 半導体モジュール
JP2512828B2 (ja) チップ部品の実装方法
JP2805471B2 (ja) 面実装型ダイオードの製造方法
JP4193618B2 (ja) 放熱構造
JP3925317B2 (ja) 基板搭載部品の放熱器取付構造
JP3597202B2 (ja) 回路板用のケース
JP2867445B2 (ja) プリント基板アセンブリ
JPH0710517Y2 (ja) 混成集積回路
JPS635248Y2 (ja)
JP2862437B2 (ja) 面実装形パッケージ
JP2558239Y2 (ja) 放熱板付き回路部品
JPH08191127A (ja) 半導体装置
JPS59189662A (ja) 樹脂封止型半導体装置
JPH0217486Y2 (ja)
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH08250656A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees