JPH05183007A - 半導体基板等のパッド構造 - Google Patents
半導体基板等のパッド構造Info
- Publication number
- JPH05183007A JPH05183007A JP7827992A JP7827992A JPH05183007A JP H05183007 A JPH05183007 A JP H05183007A JP 7827992 A JP7827992 A JP 7827992A JP 7827992 A JP7827992 A JP 7827992A JP H05183007 A JPH05183007 A JP H05183007A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- insulating film
- wiring metal
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、パッドへのリードの接続を
容易にするために機械的強度の弱い有機絶縁膜上にパッ
ドを形成したとしても、パッドの機械的強度を向上させ
ることができる半導体基板等のパッド構造を提供するこ
とにある。 【構成】 本発明は、窒化膜２０上の配線金属層と、窒
化膜２０上に形成された多層有機絶縁膜（シリコン含有
ポリイミド層）２８上のリード接続用のパッド２６を電
気的に接続する半導体基板等のパッド構造において、多
層有機絶縁膜の各層上にパッド座２４ａ〜２４ｄ及び窒
化膜２０上の配線金属に位置的に対応するように設けら
れた各層配線金属を有し、パッド２６、各層配線金属及
び窒化膜２０上の配線金属を各層有機絶縁膜２８に形成
されたスルーホール３０ａ〜３０ｃを介して電気的に接
続している。
容易にするために機械的強度の弱い有機絶縁膜上にパッ
ドを形成したとしても、パッドの機械的強度を向上させ
ることができる半導体基板等のパッド構造を提供するこ
とにある。 【構成】 本発明は、窒化膜２０上の配線金属層と、窒
化膜２０上に形成された多層有機絶縁膜（シリコン含有
ポリイミド層）２８上のリード接続用のパッド２６を電
気的に接続する半導体基板等のパッド構造において、多
層有機絶縁膜の各層上にパッド座２４ａ〜２４ｄ及び窒
化膜２０上の配線金属に位置的に対応するように設けら
れた各層配線金属を有し、パッド２６、各層配線金属及
び窒化膜２０上の配線金属を各層有機絶縁膜２８に形成
されたスルーホール３０ａ〜３０ｃを介して電気的に接
続している。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板等のパッド構
造に関し、特に、絶縁膜上に配線層を多層化してなる半
導体基板，プリント基板等のパッド構造に関する。
造に関し、特に、絶縁膜上に配線層を多層化してなる半
導体基板，プリント基板等のパッド構造に関する。
【０００２】
【従来の技術】従来、半導体基板においては、図３に示
されているように、無機絶縁膜１１上に形成された有機
絶縁膜１０をエッチングし、そのエッチング箇所にメッ
キ処理等によりパッド１２を形成している。このよう
に、比較的機械強度の高い無機絶縁膜１１上にパッド１
２を直接形成することにより、パッド１２自体の機械的
強度が向上し、当該パッド１２のボンディング時の圧力
による剥れ、及びリード接続後の剥がれを防止できる。
パッド１２上には、外部リード（図示せず）が加圧方式
又は半田付けによってボンディングされる。半田付けに
よる場合には、パッド１２上に低融点半田を配置し、マ
イクロピンを立ててリードを形成する（特開昭６３−２
７９７８９号参照）。この場合には、ボンディング時の
圧力がなくなるので、ボンディング時のパッド１２の剥
がれを確実に防ぐことができる。
されているように、無機絶縁膜１１上に形成された有機
絶縁膜１０をエッチングし、そのエッチング箇所にメッ
キ処理等によりパッド１２を形成している。このよう
に、比較的機械強度の高い無機絶縁膜１１上にパッド１
２を直接形成することにより、パッド１２自体の機械的
強度が向上し、当該パッド１２のボンディング時の圧力
による剥れ、及びリード接続後の剥がれを防止できる。
パッド１２上には、外部リード（図示せず）が加圧方式
又は半田付けによってボンディングされる。半田付けに
よる場合には、パッド１２上に低融点半田を配置し、マ
イクロピンを立ててリードを形成する（特開昭６３−２
７９７８９号参照）。この場合には、ボンディング時の
圧力がなくなるので、ボンディング時のパッド１２の剥
がれを確実に防ぐことができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置においては、有機絶縁膜１０を
多数積層する場合には、パッド１２へのリードの接続を
良好に行うために、パッド１２を有機絶縁膜よりも厚く
しなければならないが、パッド１２がメッキ処理等によ
って形成されるため、厚みの大きなパッドを形成するこ
とが非常に困難になり、その結果、パッドが有機絶縁膜
より薄くなるとパッドへのリードの接続が困難になる。
ような従来の半導体装置においては、有機絶縁膜１０を
多数積層する場合には、パッド１２へのリードの接続を
良好に行うために、パッド１２を有機絶縁膜よりも厚く
しなければならないが、パッド１２がメッキ処理等によ
って形成されるため、厚みの大きなパッドを形成するこ
とが非常に困難になり、その結果、パッドが有機絶縁膜
より薄くなるとパッドへのリードの接続が困難になる。
【０００４】
【発明の目的】本発明の目的は、パッドへのリードの接
続を容易にするために機械的強度の弱い有機絶縁膜上に
パッドを形成したとしても、パッドの機械的強度を向上
させることができる半導体基板等のパッド構造を提供す
ることにある。
続を容易にするために機械的強度の弱い有機絶縁膜上に
パッドを形成したとしても、パッドの機械的強度を向上
させることができる半導体基板等のパッド構造を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、無機絶縁膜上の配線金属層と、無機絶縁膜
上に形成された多層有機絶縁膜上のリード接続用のパッ
ドとを電気的に接続する半導体基板等のパッド構造にお
いて、多層有機絶縁膜の各層上にパッド及び無機絶縁膜
上の配線金属に位置的に対応するように設けられた各層
配線金属を有し、パッド，各層配線金属及び無機絶縁膜
上の配線金属とを各層有機絶縁膜に形成されたスルーホ
ールを介して電気的に接続している。
するために、無機絶縁膜上の配線金属層と、無機絶縁膜
上に形成された多層有機絶縁膜上のリード接続用のパッ
ドとを電気的に接続する半導体基板等のパッド構造にお
いて、多層有機絶縁膜の各層上にパッド及び無機絶縁膜
上の配線金属に位置的に対応するように設けられた各層
配線金属を有し、パッド，各層配線金属及び無機絶縁膜
上の配線金属とを各層有機絶縁膜に形成されたスルーホ
ールを介して電気的に接続している。
【０００６】
【作用】半導体基板上に窒化膜等の無機絶縁膜が形成さ
れ、順次その上に拡散等によってソース，ドレイン，ゲ
ート等の素子領域が層状に形成される。各素子領域は必
要に応じて各層の配線金属によって接続され、各層の配
線金属は各層の有機絶縁膜によって絶縁される。同時
に、各層のそれぞれの配線金属は、有機絶縁膜上の複数
のパッドの対応する１つのパッドに電気的に接続され
る。このとき、無機絶縁膜上にパッド座としての配線金
属を設けるとともに、各有機絶縁膜上に配線金属を設
け、これらの配線金属と有機絶縁膜上のパッドをスルー
ホールで接続する。ボンディング作業等において、パッ
ドに圧力がかかっても、その圧力は機械的強度の大きい
無機絶縁膜上の最下のパッド座によって受けられるの
で、機械的強度の弱い有機絶縁膜には負担がかからな
い。
れ、順次その上に拡散等によってソース，ドレイン，ゲ
ート等の素子領域が層状に形成される。各素子領域は必
要に応じて各層の配線金属によって接続され、各層の配
線金属は各層の有機絶縁膜によって絶縁される。同時
に、各層のそれぞれの配線金属は、有機絶縁膜上の複数
のパッドの対応する１つのパッドに電気的に接続され
る。このとき、無機絶縁膜上にパッド座としての配線金
属を設けるとともに、各有機絶縁膜上に配線金属を設
け、これらの配線金属と有機絶縁膜上のパッドをスルー
ホールで接続する。ボンディング作業等において、パッ
ドに圧力がかかっても、その圧力は機械的強度の大きい
無機絶縁膜上の最下のパッド座によって受けられるの
で、機械的強度の弱い有機絶縁膜には負担がかからな
い。
【０００７】
【実施例】以下、本発明の一実施例を添付図面を参照し
つつ詳細に説明する。図１には、本発明の第１の実施例
に係る半導体基板の構造が示されている。この半導体基
板は、無機絶縁膜としての窒化膜２０と、窒化膜２０の
上に積層されたパッド座２２，２４ａ〜２４ｄ及びパッ
ド２６と、各層の配線金属を絶縁する有機絶縁膜として
のシリコン含有ポリイミド（ＰＳＩ）層２８とを含んで
いる。ＰＳＩ層２８は厚さ１μｍに成形され、パッド形
成部分に幅１μｍのスルーホール３０ａ，３０ｂ，３０
ｃが形成されている。
つつ詳細に説明する。図１には、本発明の第１の実施例
に係る半導体基板の構造が示されている。この半導体基
板は、無機絶縁膜としての窒化膜２０と、窒化膜２０の
上に積層されたパッド座２２，２４ａ〜２４ｄ及びパッ
ド２６と、各層の配線金属を絶縁する有機絶縁膜として
のシリコン含有ポリイミド（ＰＳＩ）層２８とを含んで
いる。ＰＳＩ層２８は厚さ１μｍに成形され、パッド形
成部分に幅１μｍのスルーホール３０ａ，３０ｂ，３０
ｃが形成されている。
【０００８】パッド座２２，２４ａ〜２４ｄとパッド２
６とは同一サイズであり、パッド座２２，２４ａ〜２４
ｄは厚さ０．５μｍに形成されている。そして、最下部
のパッド座２２は平坦に、その他のパッド座２４ａ〜２
４ｄはスルーホール３０ａ〜３０ｃを充填するように突
起部分が形成されている。このようなパッド座２２，２
４ａ〜２４ｄとパッド２６は金メッキで形成され、金メ
ッキの下面にはＰＳＩ層２８との密着性を向上させるた
めにチタン・タングステン（ＴｉＷ）３２が厚さ５００
Åで形成されている。また、パッド座２４ｂは内部機能
回路（図示せず）と引出し配線３４によって接続されて
いる。以上のような構造により、パッド２６がスルーホ
ール３０ａ〜３０ｃ及び各配線層の配線金属及び窒化膜
２０上の金属配線（図示せず）と電気的に接続される。
６とは同一サイズであり、パッド座２２，２４ａ〜２４
ｄは厚さ０．５μｍに形成されている。そして、最下部
のパッド座２２は平坦に、その他のパッド座２４ａ〜２
４ｄはスルーホール３０ａ〜３０ｃを充填するように突
起部分が形成されている。このようなパッド座２２，２
４ａ〜２４ｄとパッド２６は金メッキで形成され、金メ
ッキの下面にはＰＳＩ層２８との密着性を向上させるた
めにチタン・タングステン（ＴｉＷ）３２が厚さ５００
Åで形成されている。また、パッド座２４ｂは内部機能
回路（図示せず）と引出し配線３４によって接続されて
いる。以上のような構造により、パッド２６がスルーホ
ール３０ａ〜３０ｃ及び各配線層の配線金属及び窒化膜
２０上の金属配線（図示せず）と電気的に接続される。
【０００９】図２には、本発明の第２の実施例に係る半
導体基板のパッド構造が示されている。なお、以下の説
明において上記第１の実施例と共通する部分についての
詳細は省略する。この半導体基板は、窒化膜２０と、窒
化膜２０の上に積層されたパッド座４０，４２ａ〜４２
ｄ及びパッド４６と、各パッド座４０，４２ａ〜４２
ｄ，４６間に配置されたシリコン含有ポリイミド（ＰＳ
Ｉ）層２８とを含んでいる。
導体基板のパッド構造が示されている。なお、以下の説
明において上記第１の実施例と共通する部分についての
詳細は省略する。この半導体基板は、窒化膜２０と、窒
化膜２０の上に積層されたパッド座４０，４２ａ〜４２
ｄ及びパッド４６と、各パッド座４０，４２ａ〜４２
ｄ，４６間に配置されたシリコン含有ポリイミド（ＰＳ
Ｉ）層２８とを含んでいる。
【００１０】パッド４４の四隅及び中央部分に対応する
箇所にはスルーホール４６ａ〜４６ｅが形成され、各ス
ルーホールに対応する位置にパッド座４０，４２ａ〜４
２ｄが分割して配置されている。５か所の各パッド座間
には、配線５０ａ，５０ｂが通過し、半導体装置の配線
領域が有効に活用される。
箇所にはスルーホール４６ａ〜４６ｅが形成され、各ス
ルーホールに対応する位置にパッド座４０，４２ａ〜４
２ｄが分割して配置されている。５か所の各パッド座間
には、配線５０ａ，５０ｂが通過し、半導体装置の配線
領域が有効に活用される。
【００１１】なお、上記実施例においては、半導体装置
に使用される半導体基板について説明したが、本発明は
プリント配線板等にも適用可能である。
に使用される半導体基板について説明したが、本発明は
プリント配線板等にも適用可能である。
【００１２】
【発明の効果】以上説明したように本発明に係る積層基
板は、無機絶縁膜上の配線金属層と、無機絶縁膜上に形
成された多層有機絶縁膜上のリード接続用のパッドとを
電気的に接続する半導体基板等のパッド構造において、
多層有機絶縁膜の各層上にパッド及び無機絶縁膜上の配
線金属に位置的に対応するように設けられた各層配線金
属を有し、パッド，各層配線金属及び無機絶縁膜上の配
線金属を各層有機絶縁膜に形成されたスルーホールを介
して電気的に接続しているため、パッドへのリードの接
続を容易にするために機械的強度の弱い有機絶縁膜上に
パッドを形成したとしても、パッドの機械的強度を向上
させることができるという効果がある。
板は、無機絶縁膜上の配線金属層と、無機絶縁膜上に形
成された多層有機絶縁膜上のリード接続用のパッドとを
電気的に接続する半導体基板等のパッド構造において、
多層有機絶縁膜の各層上にパッド及び無機絶縁膜上の配
線金属に位置的に対応するように設けられた各層配線金
属を有し、パッド，各層配線金属及び無機絶縁膜上の配
線金属を各層有機絶縁膜に形成されたスルーホールを介
して電気的に接続しているため、パッドへのリードの接
続を容易にするために機械的強度の弱い有機絶縁膜上に
パッドを形成したとしても、パッドの機械的強度を向上
させることができるという効果がある。
【図１】本発明の第１の実施例に係る半導体基板の構造
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ方向
の断面図である。
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ方向
の断面図である。
【図２】本発明の第２の実施例に係る半導体基板の構造
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ方向
の断面図である。
を示し、（ａ）が平面図、（ｂ）が（ａ）のＡ−Ａ方向
の断面図である。
【図３】従来の半導体基板の構造を示す断面図である。
２０ 窒化膜 ２２，２４ａ〜２４ｄ，４０，４２ａ〜４２ｄ パ
ッド座 ２６，４４ パッド ２８ シリコン含有ポリイミド（ＰＳＩ）層 ３０ａ〜３０ｃ，４６ａ〜４６ｅ スルーホール ３２ チタン・タングステン（ＴｉＷ） ３４ 引出し配線 ５０ａ，５０ｂ 配線
ッド座 ２６，４４ パッド ２８ シリコン含有ポリイミド（ＰＳＩ）層 ３０ａ〜３０ｃ，４６ａ〜４６ｅ スルーホール ３２ チタン・タングステン（ＴｉＷ） ３４ 引出し配線 ５０ａ，５０ｂ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 Ｂ 9154−4Ｅ 3/46 Ｎ 6921−4Ｅ
Claims (4)
- 【請求項１】 無機絶縁膜上の配線金属層と、前記無機
絶縁膜上に形成された多層有機絶縁膜上のリード接続用
のパッドとを電気的に接続する半導体基板等のパッド構
造において、 前記多層有機絶縁膜の各層上に前記パッド及び前記配線
金属に位置的に対応するように設けられた各層配線金属
を有し、 前記パッド，前記各層配線金属及び前記無機絶縁膜上の
前記配線金属とは、前記各層有機絶縁膜に形成されたス
ルーホールを介して電気的に接続された構成を有するこ
とを特徴とする半導体基板等のパッド構造。 - 【請求項２】 前記パッド，前記各層配線金属及び前記
無機絶縁膜上の前記配線金属は、共に同一面積の正方形
状のパターンを有し、 前記スルーホールは、前記パターンに対応する位置に形
成された複数の矩形の長尺状のパターンを有する請求項
１記載の半導体基板等のパッド構造。 - 【請求項３】 前記各層配線金属及び前記無機絶縁膜上
の前記配線金属は、前記パッドに対応する領域の内部に
おいて分割された複数の正方形状のアイランドのパター
ンを有する請求項１記載の半導体基板等のパッド構造。 - 【請求項４】 前記各層配線金属及び前記無機絶縁膜上
の前記配線金属は、金メッキによって構成され、その裏
面上にチタンタングステンが形成されている請求項１記
載の半導体基板等のパッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7827992A JPH05183007A (ja) | 1991-10-29 | 1992-02-28 | 半導体基板等のパッド構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-309989 | 1991-10-29 | ||
| JP30998991 | 1991-10-29 | ||
| JP7827992A JPH05183007A (ja) | 1991-10-29 | 1992-02-28 | 半導体基板等のパッド構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183007A true JPH05183007A (ja) | 1993-07-23 |
Family
ID=26419354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7827992A Pending JPH05183007A (ja) | 1991-10-29 | 1992-02-28 | 半導体基板等のパッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183007A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026154A1 (en) * | 1999-10-04 | 2001-04-12 | Philips Semiconductors Inc. | Die pad crack absorption integrated circuit chip and fabrication process |
| US6346471B1 (en) | 1998-05-26 | 2002-02-12 | Nec Corporation | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor |
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| JP2012169663A (ja) * | 1998-07-14 | 2012-09-06 | Texas Instruments Inc | 能動集積回路上のボンディングのためのシステム及び方法 |
-
1992
- 1992-02-28 JP JP7827992A patent/JPH05183007A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346471B1 (en) | 1998-05-26 | 2002-02-12 | Nec Corporation | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor |
| JP2012169663A (ja) * | 1998-07-14 | 2012-09-06 | Texas Instruments Inc | 能動集積回路上のボンディングのためのシステム及び方法 |
| WO2001026154A1 (en) * | 1999-10-04 | 2001-04-12 | Philips Semiconductors Inc. | Die pad crack absorption integrated circuit chip and fabrication process |
| US6503820B1 (en) | 1999-10-04 | 2003-01-07 | Koninklijke Philips Electronics N.V. | Die pad crack absorption system and method for integrated circuit chip fabrication |
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| US6815325B2 (en) | 2000-09-29 | 2004-11-09 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3069010B2 (ja) | マンドレルで製造した相互接続デカールを有するマルチチップモジュール | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2988045B2 (ja) | ベアチップの構造およびベアチップの実装構造 | |
| JPH05183007A (ja) | 半導体基板等のパッド構造 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2847890B2 (ja) | ３次元実装用半導体基板の製造方法 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3057832B2 (ja) | 半導体装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPH0661404A (ja) | 半導体装置 | |
| JPH05267392A (ja) | 多層配線基板 | |
| JP4520478B2 (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP4520479B2 (ja) | 半導体装置 | |
| JP4018848B2 (ja) | 半導体装置 | |
| JP4575928B2 (ja) | 半導体装置 | |
| JP2001007113A (ja) | 半導体装置 | |
| JPH1079578A (ja) | 配線基板の製造方法 | |
| JP2697345B2 (ja) | 混成集積回路 |