JP2697345B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JP2697345B2
JP2697345B2 JP3085631A JP8563191A JP2697345B2 JP 2697345 B2 JP2697345 B2 JP 2697345B2 JP 3085631 A JP3085631 A JP 3085631A JP 8563191 A JP8563191 A JP 8563191A JP 2697345 B2 JP2697345 B2 JP 2697345B2
Authority
JP
Japan
Prior art keywords
circuit board
mounting
wiring
electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3085631A
Other languages
English (en)
Other versions
JPH04318998A (ja
Inventor
雅貴 西村
真 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3085631A priority Critical patent/JP2697345B2/ja
Publication of JPH04318998A publication Critical patent/JPH04318998A/ja
Application granted granted Critical
Publication of JP2697345B2 publication Critical patent/JP2697345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関す
る。
【０００２】
【従来の技術】従来の混成集積回路は、回路を形成した
回路基板上に、半田ペーストを、実装する半導体装置の
電極に合せて形成された半田ランド上に塗布し、半導体
装置の電極を半田ランドに合せて半田を溶かし回路基板
と半導体装置を接続していた。
【０００３】
【発明が解決しようとする課題】従来の混成集積回路
は、搭載する半導体装置の電極及びピッチに合せて半導
体装置を実装する回路基板上に接続用のランドを形成す
る必要があり、回路基板のサイズに制約がある場合、回
路基板上の配線は、形成されたランドの間に配線する
為、回路基板上に配線を収容しきれなくなるという問題
点があった。配線密度を上げる対策として回路基板の多
層化があるが、各層の接続電極の面積が必要になり、高
密度実装が進む中では、限界がある。
【０００４】又、半導体ベアチップと表面実装用半導体
装置を同一回路基板上に実装する場合、半導体ベアチッ
プの電極が多いと、回路基板に設ける電極及び電極から
の配線導体も多くなり、半田ランドを形成するのに必要
なスペースを確保するには、回路基板を多層にするか、
回路基板のサイズを大きくしなければならないという問
題点があった。
【０００５】
【課題を解決するための手段】本発明の混成集積回路の
構成は、複数の絶縁フィルムの層間に配線を設けてこれ
ら配線に接続され上面に回路素子搭載用の電極および下
面に回路基板接続用の電極を設けた実装用補助フィルム
と、前記回路基板接続用の電極と接続するランドおよび
配線が上面に設けられ前記実装用補助フィルムを搭載し
実装する回路基板とを有することを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００７】図１（ａ）は本発明の一実施例を示す分解
斜視図、図１（ｂ）は図１（ａ）の実装用補助フイルム
の分解斜視図である。
【０００８】図１（ａ）に示すように、上面に設けた電
極１０，１１に接続してフラットパッケージ型半導体装
置４を搭載し、下面に回路基板接続用の電極１２を設
け、電極１０，１１と電極１２間を接続した実装用補助
フイルム５を回路基板５の上に載せ、回路基板５の上に
設けた配線９に接続して設けたランド６と電極１２とを
接続して実装する。
【０００９】図１（ｂ）に示すように、実装用補助フイ
ルム５は２枚の絶縁フイルム２の間に電極１０，１１，
１２及びこれらを接続する配線１を挟んで積層し、半導
体装置４を接続する電極１０の上面と、半導体装置４を
接続し且つランド６に接続する上面の夫々の絶縁フイル
ム２に開孔部を設けると共に電極１２の下面及び直接回
路基板７上に素子を搭載するための開孔部１３を設けて
いる。なお、位置合わせマーク３は実装用補助フイルム
５と回路基板７との位置合わせを行なうためのものであ
る。なお、実装用補助フイルム５は配線１を絶縁フイル
ム２を介して多層に形成しても良い。
【００１０】
【発明の効果】以上説明したように本発明は、実装用補
助フイルムを半導体装置と回路基板の間に介在させるこ
とにより回路基板のサイズに制約が有る場合でも回路基
板の配線数を増やす事が出来、集積度が高くなるという
効果を有する。
【００１１】又、半導体ベアチップとフラットパッケー
ジ型半導体装置を同一基板上に実装する場合等の半導体
を同一基板上に実装する場合等の半導体装置の電極から
の引き出し本数が多い場合でも、回路配線上の制約が多
い回路基板上の配線の一部を実装用補助フイルム上に設
けることにより、配線の密集度を緩和できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す分解斜視図及び一実施
例に使用する実装用補助フイルムの分解斜視図である。
【符号の説明】
１，９ 配線 ２ 絶縁フイルム ３ 位置合わせマーク ４ 半導体装置 ５ 実装用補助フイルム ６ ランド ７ 回路基板 １０，１１，１２ 電極 １３ 開孔部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の絶縁フィルムの層間に配線を設け
    てこれら配線に接続され上面に回路素子搭載用の電極お
    よび下面に回路基板接続用の電極を設けた実装用補助フ
    ィルムと、前記回路基板接続用の電極と接続するランド
    および配線が上面に設けられ前記実装用補助フィルムを
    搭載し実装する回路基板とを有することを特徴とする混
    成集積回路。
JP3085631A 1991-04-18 1991-04-18 混成集積回路 Expired - Lifetime JP2697345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3085631A JP2697345B2 (ja) 1991-04-18 1991-04-18 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3085631A JP2697345B2 (ja) 1991-04-18 1991-04-18 混成集積回路

Publications (2)

Publication Number Publication Date
JPH04318998A JPH04318998A (ja) 1992-11-10
JP2697345B2 true JP2697345B2 (ja) 1998-01-14

Family

ID=13864186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3085631A Expired - Lifetime JP2697345B2 (ja) 1991-04-18 1991-04-18 混成集積回路

Country Status (1)

Country Link
JP (1) JP2697345B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371579U (ja) * 1986-10-30 1988-05-13

Also Published As

Publication number Publication date
JPH04318998A (ja) 1992-11-10

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
JP2988075B2 (ja) 半導体装置
JP2003110084A (ja) 半導体装置
US6504244B2 (en) Semiconductor device and semiconductor module using the same
US5095407A (en) Double-sided memory board
US6528734B2 (en) Semiconductor device and process for fabricating the same
US4016463A (en) High density multilayer printed circuit card assembly and method
JPH0227838B2 (ja)
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JP3016910B2 (ja) 半導体モジュール構造
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH0575014A (ja) 半導体チツプの実装構造
JP2697345B2 (ja) 混成集積回路
JP2656585B2 (ja) 集積回路部品とその実装構造
JP2924583B2 (ja) 素子分離型複合マイクロ波回路モジュール
JPH09237855A (ja) セラミックス多層配線基板
JPS60160641A (ja) リ−ドレスパツケ−ジｉｃの基板実装方法
JPH06326471A (ja) 多層配線基板
JPH01196198A (ja) 多層配線基板
JPH01286353A (ja) 混成集積回路
JP2778235B2 (ja) 半導体装置
JP3216940B2 (ja) マルチチップモジュ−ル集合基板
JP3234045B2 (ja) 多層配線基板
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH08241935A (ja) 多層回路基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819